JP2007200291A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法 Download PDF

Info

Publication number
JP2007200291A
JP2007200291A JP2006345314A JP2006345314A JP2007200291A JP 2007200291 A JP2007200291 A JP 2007200291A JP 2006345314 A JP2006345314 A JP 2006345314A JP 2006345314 A JP2006345314 A JP 2006345314A JP 2007200291 A JP2007200291 A JP 2007200291A
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor
semiconductor film
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006345314A
Other languages
English (en)
Other versions
JP4912858B2 (ja
Inventor
Hajime Tokunaga
肇 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006345314A priority Critical patent/JP4912858B2/ja
Publication of JP2007200291A publication Critical patent/JP2007200291A/ja
Application granted granted Critical
Publication of JP4912858B2 publication Critical patent/JP4912858B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1685—Operation of cells; Circuit arrangements affecting the entire cell
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07701—Constructional details, e.g. mounting of circuits in the carrier the record carrier comprising an interface suitable for human interaction
    • G06K19/07703—Constructional details, e.g. mounting of circuits in the carrier the record carrier comprising an interface suitable for human interaction the interface being visual
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07701—Constructional details, e.g. mounting of circuits in the carrier the record carrier comprising an interface suitable for human interaction
    • G06K19/07703—Constructional details, e.g. mounting of circuits in the carrier the record carrier comprising an interface suitable for human interaction the interface being visual
    • G06K19/07707—Constructional details, e.g. mounting of circuits in the carrier the record carrier comprising an interface suitable for human interaction the interface being visual the visual interface being a display, e.g. LCD or electronic ink
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Molecular Biology (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

【課題】電磁波によって与えられた電力を有効活用することのできる表示機能付き無線認証半導体装置を提供することを目的とする。
【解決手段】アンテナと、アンテナとに電気的に接続された電源生成回路と、電源生成回路に電気的に接続されたＩＣチップ回路および表示素子と、電源生成回路に設けられた第１のＴＦＴ、ＩＣチップ回路に設けられた第２のＴＦＴおよび表示素子に設けられた第３のＴＦＴと、第１のＴＦＴ、第２のＴＦＴおよび第３のＴＦＴを覆って設けられた絶縁膜と、絶縁膜上に形成された第１のソース電極またはドレイン電極と、第２のソース電極またはドレイン電極および第３のソース電極またはドレイン電極と、第３のソースまたはドレイン電極と電気的に接続された画素電極とを有し、第１のソース電極またはドレイン電極をアンテナと電気的に接続する。
【選択図】図１

Description

本発明は、無線通信により情報の入出力を行うＩＣタグ、ＩＣカード、ＩＣラベル等の半導体装置に関し、特に表示機能を付加したものに関する。
社会生活のさまざまな場面で、コンピュータネットワークにより情報処理が行われ、その利便性が享受できるユビキタス社会の実現が近づいている。「ユビキタス」とは「あまねく存在する」という意味のラテン語で、いつでもどこでもコンピューターの存在を意識せず、コンピューターを利用した情報処理が生活環境の中に自然に溶け込んでいるという意味に用いられている。
そのようなものの代表例として、鉄道交通の乗車券、高速道路の自動課金システム、電子マネーなどが知られている。また、従来バーコードで行われていた商品管理を、無線通信でデータの送受信を行うＩＣタグで行うＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）の普及も進められている。ＩＣタグは単に商品管理に便利なだけでなく、消費者に有益な情報を提供する手段としても考えられている。
ＩＣカードやＩＣタグは、専用の読み取り装置が必要であり、それを介さなければ半導体チップに記録されている内容を利用者は直接確認出来ないという不便さがあった。そこで、ＩＣカードに表示部を設けた、表示機能付き非接触ＩＣカードが考えられている（例えば、特許文献１、特許文献２参照）。
特開２００３−４４８０８号公報 特開２００３−２２３６２２号公報
しかしながら、従来の表示機能付きＩＣカードは、高周波回路、ロジック回路及びメモリ回路などを構成するＩＣチップと、情報を表示する表示部とを別々に形成して一枚の基体に実装しなければならなかった。ＩＣチップと表示部とを接続するには接続端子や配線を別途設ける必要があり、実装するための工程が増えてしまうという問題があった。また、ＩＣチップと表示部をつなぐ接続配線により、電磁波で与えられる電力を損失してしまい、せっかく与えられた電力を有効活用できないという問題があった。
さらに、シリコンウエハから形成されるＩＣチップと表示部とは厚さが異なるので、表示部を構成する素子と比較して厚いＩＣチップを一体に設けて薄いカード状にしても、表面に凹凸が現れてしまい外観の美観を損ねてしまう問題があった。
そこで本発明は、電磁波によって与えられた電力を有効活用することのできる表示機能付き半導体装置を提供することを目的とする。また、そのような半導体装置の生産性の向上を図ることを目的とする。また、表示機能付き半導体装置の美観を向上させることを目的とする。
本発明の半導体装置は、アンテナとして機能する導電膜と、アンテナとして機能する導電膜に電気的に接続された電源生成回路と、電源生成回路に設けられた定電圧回路及び表示用電源回路と、定電圧回路から第１の電圧が供給される集積回路と、表示用電源回路から第２の電圧が供給される表示素子と、電源生成回路を構成する第１の薄膜トランジスタと、集積回路を構成する第２の薄膜トランジスタと、表示素子を構成する第３の薄膜トランジスタと、第１の薄膜トランジスタ、第２の薄膜トランジスタおよび第３の薄膜トランジスタを覆って設けられた絶縁膜と、絶縁膜上に形成された、第１の薄膜トランジスタのソース電極またはドレイン電極と、第２の薄膜トランジスタのソース電極またはドレイン電極および第３の薄膜トランジスタのソース電極またはドレイン電極と、第３の薄膜トランジスタのソース電極またはドレイン電極と電気的に接続された画素電極とを有し、第１の薄膜トランジスタのソース電極またはドレイン電極は、アンテナとして機能する導電膜に電気的に接続されている。
また、本発明の半導体装置は、上記構成において、第１の薄膜トランジスタは、第１の半導体膜と、第１の半導体膜上に設けられた第１のゲート絶縁膜と、第１のゲート絶縁膜上に設けられた第１のゲート電極を有し、第２の薄膜トランジスタは、第２の半導体膜と、第２の半導体膜上に設けられた第２のゲート絶縁膜と、第２のゲート絶縁膜上に設けられた第２のゲート電極を有し、第３の薄膜トランジスタは、第３の半導体膜と、第３の半導体膜上に設けられた第３のゲート絶縁膜と、第３のゲート絶縁膜上に設けられた第３のゲート電極を有し、第３のゲート絶縁膜は、第１のゲート絶縁膜及び第２のゲート絶縁膜と厚さが異なることを特徴としている。また、第１の薄膜トランジスタ、第２の薄膜トランジスタ及び第３の薄膜トランジスタは、同一の基板上に設けられた構成とすることができる。基板としては、可撓性を有する基板を用いることができる。
また、本発明の半導体装置は、上記構成において、表示素子は表示部を有しており、当該表示部に液晶素子、発光素子又は電気泳動素子を設けた構成とすることができる。
本発明の半導体装置の作製方法は、基板上に半導体膜を形成し、半導体膜を選択的にエッチングして、第１の半導体膜および第２の半導体膜を形成し、第１の半導体膜および第２の半導体膜を覆うように第１のゲート絶縁膜を形成し、第２の半導体膜上に形成された第１のゲート絶縁膜を選択的に除去し、第２の半導体膜を選択的にエッチングして第３の半導体膜を形成し、第１の半導体膜上に形成された第１のゲート絶縁膜および第３の半導体膜を覆うように第２のゲート絶縁膜を形成し、第１の半導体膜上に第１のゲート絶縁膜および第２のゲート絶縁膜を介して第１のゲート電極を形成し、第３の半導体膜上に第２のゲート絶縁膜を介して第２のゲート電極を形成し、第１の半導体膜および第３の半導体膜に不純物元素を導入してソース領域とドレイン領域とを形成し、第１のゲート電極および第２のゲート電極を覆うように層間絶縁膜を形成し、層間絶縁膜上に、第１の半導体膜のソース領域またはドレイン領域と電気的に接続する第１の導電膜と、第３の半導体膜のソース領域またはドレイン領域と電気的に接続する第２の導電膜を形成し、第２の導電膜と電気的に接続するようにアンテナとして機能する導電膜を形成することを特徴としている。
また、本発明の半導体装置の他の作製方法は、基板上に半導体膜を形成し、半導体膜を選択的にエッチングして、第１の半導体膜および第２の半導体膜を形成し、第１の半導体膜および第２の半導体膜を覆うように第１のゲート絶縁膜を形成し、第２の半導体膜上に形成された第１のゲート絶縁膜を選択的に除去し、第２の半導体膜を選択的にエッチングして第３の半導体膜を形成し、第１の半導体膜上に形成された第１のゲート絶縁膜および第３の半導体膜を覆うように第２のゲート絶縁膜を形成し、第１の半導体膜上に第１のゲート絶縁膜および第２のゲート絶縁膜を介して第１のゲート電極を形成し、第３の半導体膜上に第２のゲート絶縁膜を介して第２のゲート電極を形成し、第１の半導体膜および第３の半導体膜に不純物元素を導入してソース領域とドレイン領域とを形成し、第１のゲート電極および第２のゲート電極を覆うように層間絶縁膜を形成し、層間絶縁膜上に、第１の半導体膜のソース領域またはドレイン領域と電気的に接続する第１の導電膜と、第３の半導体膜のソース領域またはドレイン領域と電気的に接続する第２の導電膜を形成し、第１の導電膜と電気的に接続するように画素電極を形成し、第２の導電膜と電気的に接続するようにアンテナとして機能する導電膜を形成することを特徴としている。
また、本発明の半導体装置の他の作製方法は、基板上に半導体膜を形成し、半導体膜を覆うようにゲート絶縁膜を形成し、半導体膜上にゲート絶縁膜を介してゲート電極を形成し、半導体膜に不純物元素を導入してソース領域とドレイン領域とを形成し、ゲート電極を覆うように層間絶縁膜を形成し、層間絶縁膜上に、画素電極として機能する第１の導電膜と半導体膜のソース領域またはドレイン領域と電気的に接続する第２の導電膜を形成し、第２の導電膜と電気的に接続するようにアンテナとして機能する導電膜を形成し、第１の導電膜と対向するように対向電極を設け、第１の導電膜と対向電極の間にマイクロカプセルを形成することを特徴としている。
本発明の半導体装置は、電源生成回路、集積回路、表示素子の回路等に含まれる半導体素子等を同一の基板上に同一工程で作り込んで設けるため、電磁波で与えられる電力の損失を低減し、与えられた電力を有効活用することが可能となる。また、電源生成回路、集積回路、表示素子の回路等に含まれる半導体素子等を同一の基板上に同一工程で作り込んで設けることによって、これらの回路を実装する工程を省き工程の簡略化を図ることができる。また、表示素子と集積回路の厚さの違いによる凹凸を低減することができる。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
（実施の形態１）
本実施の形態では、本発明の表示機能付きの非接触ＩＣカードの一例に関して図面を参照して説明する。
本発明の表示機能付きの非接触ＩＣカードは、図１（Ａ）、（Ｂ）に示すように、カード型の基板１上に、受信機（リーダ／ライタ）から転送される信号を表示する表示部２と、表示部２を駆動するためのゲートドライバ３およびソースドライバ４と、ゲートドライバ３とソースドライバ４の動作を制御するためのコントローラ５と、電波を受信するためのアンテナ６と、アンテナで受信した電磁波から直流電圧を生成するための電源生成回路７と、固有識別番号（ＵＩＤ）を持つ集積回路８を有している。また、本実施の形態で示す表示機能付きのＩＣカードは、制限なく書き換え可能であることを特徴とする。
本発明の表示機能付きの非接触ＩＣカードは、表示部２、ゲートドライバ３、ソースドライバ４およびコントローラ５を有する表示素子９と電源生成回路７と集積回路８とを構成するトランジスタやダイオード等の素子を同時に作り込むことを特徴とする。例えば、表示素子９と電源生成回路７と集積回路８とを薄膜トランジスタ（ＴＦＴ）等の素子で形成する場合、表示素子９を構成するＴＦＴと電源生成回路７を構成するＴＦＴと集積回路８を構成するＴＦＴとを同時に作り込むことで、それぞれの素子により形成される回路を任意に配置することができる。従って、駆動するために高電圧が必要であるコントローラ５、ゲートドライバ３、ソースドライバ４等を電源生成回路７に近接して配置することによって、電磁波で与えられる電力の損失を最低限に抑えることができる。なぜなら、表示素子９と電源生成回路７と集積回路８とを別々に貼り合わせ等により設ける場合には、それぞれの回路を接続配線により接続するため電力を損失してしまうからである。
基板１としては、ガラス基板、石英基板、金属基板またはプラスチック基板等を用いることができる。また、基板１に可撓性を持たせたい場合には、プラスチック基板を用いることが好ましいが、他にもガラス基板を薄膜化させたものやステンレス等の金属フィルムを基板として用いることができる。
表示素子９に設けられた表示部２としては、画像や映像等の情報を表示する手段を有していれば静止画や動画に限られずどのようなものでもよい。例えば、表示部において、液晶素子、発光素子、電気泳動素子等を用いて画素を形成することができる。これら表示部２を含む表示素子９の駆動方法は、アクティブマトリクス型またはパッシブマトリクス型のどちらを用いてもよい。また、アクティブマトリクス型で設ける場合には、表示部における複数の画素に薄膜トランジスタや有機ＴＦＴを作り込んで形成することができる。
ゲートドライバ３、ソースドライバ４としては、薄膜トランジスタ、容量素子、ダイオード、抵抗素子、インダクタ等の薄膜半導体素子を用いて形成される。
アンテナ６としては、表示機能付きの非接触ＩＣカードにおける伝送方式によって適宜最適な形状のアンテナを設ける。伝送方式は、電磁結合方式、電磁誘導方式またはマイクロ波方式等を用いることができる。例えば、伝送方式として、電磁結合方式または電磁誘導方式（例えば１３．５６ＭＨｚ帯）を適用する場合には、磁界密度の変化による電磁誘導を利用するため、アンテナとして機能する導電膜を輪状（例えば、ループアンテナ）、らせん状（例えば、スパイラルアンテナ）に形成する（図１（Ａ））。一方、半導体装置における信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯（８６０〜９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電膜の長さ等の形状を適宜設定すればよい（図１（Ｂ））。アンテナとして機能する導電膜として、金、銀、銅、パラジウム、アルミニウム、クロム、タングステン、チタン、モリブデン、タンタル等の金属、または金属化合物を一つまたは複数有する導電材料を用いることができる。
コントローラ５、電源生成回路７、集積回路８は、薄膜トランジスタ、容量素子、ダイオード、抵抗素子、インダクタ等の薄膜半導体素子を用いて形成される。
図２に本発明の表示機能付きの半導体装置における回路ブロック図の一例を示す。本発明の表示機能付き半導体装置が有する回路は、電磁波を受信するためのアンテナ６と、送信された電磁波から、電磁波に乗った高周波信号を検出するための検波容量１１と、アンテナ６で受信した電磁波から回路動作用直流電圧を生成する整流回路１２と、チップ応答時に回路動作による電圧降下を抑制するための保持容量１３と、集積回路の動作用電源としてある一定の電圧を供給するための定電圧回路１４と、集積回路動作用信号と表示部分動作用信号を分離する信号分離回路１５と、表示素子９を動作させるための表示用電源回路１６と、集積回路８と、表示素子９とを備え、全て同一基板上に形成される。集積回路８と表示素子９は、それぞれ定電圧回路１４と表示用電源回路１６からの直流電圧を受けて動作する。また、図２に示した構成において、検波容量１１、整流回路１２、保持容量１３、定電圧回路１４、信号分離回路１５、表示用電源回路１６は、上記図１に示した電源生成回路７に設ける構成とすることができる。
具体的には、まずシステム１９ａに設けられたアンテナ１９ｂから出力された電磁波をアンテナ６で受信する。アンテナ６で受信された電磁波から、検波容量１１において電磁波に含まれる高周波信号を検出する。集積回路８を動作させるための高周波信号が検出された場合、信号分離回路１５で集積回路８側へ命令信号が送られる。また、表示素子９を動作させるための高周波信号が検出された場合は、信号分離回路１５で表示素子９側へ命令信号が送られる。
次に、整流回路１２においてアンテナ６で受信した電磁波から回路動作用直流電圧を生成する。生成された直流電圧は定電圧回路１４と表示用電源回路１６に供給される。集積回路８へは定電圧回路１４で定電圧化された電圧が供給され、表示素子９には表示用電源回路１６から定電圧化されない電圧が供給される。アンテナ６で大きな電磁波エネルギーを受信した場合、表示素子９には集積回路８に供給される電圧と比較して高い電圧が供給される。
特に電磁波エネルギーを直接的に受けて電源電圧を生成するマイクロ波方式を適用する場合には、電波発信源とＩＣカードが近接したときに、整流回路１２で集積回路８の動作に対して過剰な電源電圧が生成される。そのため、通常、集積回路８に過電圧がかからないように、定電圧回路１４によって、ある一定以上の電圧が集積回路８に供給されないように制御される。
本実施形態で使用する定電圧回路１４における動作の計算結果を図３に示す。横軸は定電圧回路１４への入力電圧を表しており、縦軸は定電圧回路１４からの出力を示している。グラフ中の実線２０が定電圧回路１４における出力される動作の計算結果である。参考のために定電圧回路１４に入力される電圧を図中に点線２１で示してある。
ここで、動作の計算に用いた回路モデルを図４に示す。定電圧回路１４により、高い入力電圧が印加された場合でもある一定の電圧が出力される。ここで例に挙げた定電圧回路１４の場合、入力電圧が２．５Ｖ以上の場合、約２．５Ｖの一定電圧が出力されている。
例えば、電波発信源とＩＣカードの距離が近いと、１０Ｖ程度の電圧が整流回路１２で生成される。そこで、本発明では、集積回路８には定電圧回路１４で定電圧化された、約２．５Ｖの電圧を供給し、一方、表示素子９には、定電圧回路１４を通さない電圧を供給する構成とする。その結果、電源発信源とＩＣカードとが近接した場合に整流回路１２において１０Ｖ程度の電圧が生成されるが、集積回路８には定電圧回路１４を介して一定の電圧が供給される。従って、表示部２、ゲートドライバ３、ソースドライバ４およびコントローラ５等の表示素子９には定電圧回路１４を介さずに電圧を供給することによって、集積回路８に供給される電圧より表示素子９に高電圧を供給することができる。
本実施形態では、電磁波によって電力を生成し、その電力を電源として回路動作を行うことを特徴とする。つまり、表示素子を駆動させるためにバッテリーを搭載する必要がない。従って、表示機能付きの非接触ＩＣカードをより薄く、より小さくできる点で大きな優位性を有している。
また、本実施形態では、電波発信源とＩＣカードとの距離が近いときに、表示素子を駆動させるのに十分な電力が供給されることによって、表示素子の回路の動作が開始することを特徴とする。
また、本実施の形態で説明した表示機能付きのＩＣカードは、電波発信源に接近して高い電磁波エネルギーを得るときだけ、表示素子が動作して表示部に情報が表示される。従って、他人に見られたくない情報や後に残したくない情報を表示させる場合に、他のデバイスに比べて特に優位性が高い。
電波発信源から得られる電力が小さいときにも集積回路および表示素子を動作させたい場合、昇圧回路を用いて高電圧を生成してもよい。
また、一度ＩＣカードを電波発信源に接近させて表示させた画像や映像を、電波発信源から遠ざけても表示させ続けたい場合、回路に電源保持容量や補助バッテリー等を搭載してもよい。上記、電源保持容量や補助バッテリーは回路を構成するＴＦＴ等の素子を作製する際に同時に作り込んでもよいし、別々に形成して一枚の基体に実装してもよい。
また、表示素子を集積回路と組み合わせることで、集積回路の持つ固有識別番号から、それぞれの情報に基づく画像を表示させることができる。また、ＩＣカード保有者の情報を集積回路に記憶させることで、個々の嗜好に応じた情報を選択的に得ることができる。これは情報量過剰なユビキタス社会において大きなメリットとなる。
また、集積回路に保有者の情報を記憶させる代りに、インターネットを通じたサーバーを介して、集積回路保有者の情報を登録し、その登録情報を基に各ＩＣカードへ固有の画像や映像の情報を送るシステムを構築してもよい。
なお、本実施形態で説明した表示機能付き半導体装置は、電波発信源から得られる余剰な電力を有効に使うための手段の一つである。この余剰電力は表示素子の駆動に限られず、センサーやＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）の回路を動作させるためにも利用することができる。
（実施の形態２）
本実施の形態では、上記実施の形態で示した表示機能付き半導体装置の作製方法の一例に関して図面を参照して説明する。
はじめに、表示機能付き半導体装置に含まれる素子の作製方法について説明する。具体的には、素子として薄膜トランジスタを用いた場合の作製方法に関して説明する。
まず、図５（Ａ）に示すように基板１０１上に下地絶縁膜１０２を１００〜３００ｎｍ形成する。基板１０１としてはガラス基板、石英基板、プラスチック基板、セラミックス基板等の絶縁性基板、金属基板、半導体基板等を用いることができる。
下地絶縁膜１０２は、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、窒素を含む酸化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）（酸化窒化珪素とも言う）、酸素を含む窒化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（窒化酸化珪素とも言う）等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造を用いることができる。特に、基板からの汚染が懸念される場合には、下地絶縁膜を形成するのが好ましい。
また、半導体膜に接する下地絶縁膜１０２は、膜厚０．０１〜１０μｍ、好ましくは１００〜３００ｎｍの窒化珪素膜、あるいは窒化珪素酸化膜とすると好ましい。後の結晶化工程で、半導体膜に金属元素を添加して結晶化する方法を用いた場合、金属元素をゲッタリングする必要がある。このときに、下地絶縁膜が酸化珪素膜であると、酸化珪素膜と半導体膜の珪素膜との界面において、珪素膜中の金属元素と酸化珪素膜中の酸素が反応して酸化金属物になり、金属元素がゲッタリングされにくくなる場合がある。よって、半導体膜に接する下地絶縁膜部分は酸化珪素膜ではない層にすることが好ましい。
続いて、絶縁膜１０２上に膜厚１０〜１５０ｎｍの島状の半導体膜１０３を形成する（図５（Ａ）参照）。半導体膜の材料はＴＦＴに求められる特性に応じて選択することができ、シリコン膜、シリコンゲルマニウム膜、炭化シリコン膜のいずれでも良い。本実の形態では、半導体膜の材料はシリコン膜とする。島状半導体膜１０３は、絶縁膜１０２上にスパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等により半導体膜を全面に形成した後、フォトリソグラフィ法等により形成されたマスクを用いて半導体膜を形状加工して形成する。島状半導体膜１０３を結晶性半導体膜で形成するときは、絶縁膜１０２上に直接結晶性半導体膜を形成する方法と、非晶質半導体膜を絶縁膜１０２上に形成した後に、加熱処理により結晶化させて結晶性半導体膜を形成する方法がある。後者の方法において、結晶化の際の加熱処理は、加熱炉、レーザ照射、若しくはレーザ光の代わりにランプから発する光の照射（以下、ランプアニールと表記する）、又はそれらを組み合わせて用いることにより行われる。
また、ニッケルなどを非晶質半導体膜に添加した後に上記加熱処理を行う熱結晶化法により結晶性半導体膜を形成してもよい。なお、ニッケルを用いた熱結晶化法を用いて結晶化を行って結晶性半導体膜を得た場合は、結晶化後にニッケルを除去するゲッタリング処理を行うことが好ましい。
レーザ照射により結晶化して結晶性半導体膜を作製する場合には、連続発振（ＣＷ：ｃｏｎｔｉｎｕｏｕｓ−ｗａｖｅ）型のレーザビームやパルス発振型のレーザビーム（パルスレーザビーム）を用いることができる。ここで用いることができるレーザビームは、Ａｒレーザ、Ｋｒレーザ、エキシマレーザなどの気体レーザ、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４、ＹＡｌＯ３、ＧｄＶＯ４）、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このレーザは、ＣＷで射出することも、パルス発振で射出することも可能である。ＣＷで射出する場合は、レーザのパワー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。
なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、Ａｒイオンレーザ、またはＴｉ：サファイアレーザは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザビームを発振させると、半導体膜がレーザによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。
媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。単結晶を用いる場合、通常、直径数ｍｍ、長さ数十ｍｍの円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作ることが可能である。
発光に直接寄与する媒質中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上にはある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上を図ることができる。
さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。また、このような形状の媒質から射出されるレーザビームは射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように射出されたレーザビームを、光学系を用いて整形することによって、短辺の長さ１ｍｍ以下、長辺の長さ数ｍｍ〜数ｍの線状ビームを容易に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長辺方向にエネルギー分布の均一なものとなる。
この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。
このようにして得られた強度が均一な線状ビームを用いて半導体膜をアニールし、この半導体膜を用いて電子機器を作製すると、その電子機器の特性は、良好かつ均一である。
次いで、必要があればトランジスタのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを半導体層に対して行う。ここでは、ジボラン（Ｂ２Ｈ６）を質量分離しないでプラズマ励起したイオンドープ法を用いる。
続いて島状の半導体膜１０３を覆うようにゲート絶縁膜１０４を１０〜２００ｎｍ形成する（図５（Ａ）参照）。ゲート絶縁膜１０４としてはＣＶＤ法やスパッタ法により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、窒素を含む酸化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、酸素を含む窒化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）などのいずれかを適宜組み合わせて積層構造としてもよい。本実施形態では、ゲート絶縁膜１０４は、ＳｉＮｘＯｙ膜及びＳｉＯｘＮｙ膜の積層構造とする。
続いて、ゲート絶縁膜１０４上にゲート電極となる第１の導電膜１０５及び第２の導電膜１０６を形成する（図５（Ａ）参照）。まず、第１の導電膜１０５を５〜５０ｎｍ形成する。第１の導電膜１０５としては、アルミニウム（Ａｌ）膜、銅（Ｃｕ）膜、アルミニウム又は銅を主成分とする膜、クロム（Ｃｒ）膜、タンタル（Ｔａ）膜、窒化タンタル（ＴａＮ）膜、チタン（Ｔｉ）膜、タングステン（Ｗ）膜、モリブデン（Ｍｏ）膜等を用いることができる。その上に第２の導電膜１０６を１５０〜５００ｎｍ形成する。第２の導電膜１０６としては、例えば、クロム（Ｃｒ）膜、タンタル（Ｔａ）膜、タンタルを主成分とする膜等を用いることができる。ただし、第１の導電膜１０５と第２の導電膜１０６は互いのエッチングにおいて選択比の取れる組み合わせにしなければならない。選択比の取れる第１の導電膜と第２の導電膜の組み合わせとして例えば、ＡｌとＴａ、ＡｌとＴｉ、ＴａＮとＷを用いることができる。本実施の形態では第１の導電膜１０５をＴａＮ、第２の導電膜１０６をＷとする。
続いて、第２の導電膜上にフォトマスクを用い、フォトリソグラフィ技術を使用して第１のレジスト１０７を形成する（図５（Ｂ）参照）。
続いて、第１のレジスト１０７をマスクとして第１のエッチングを行う（図５（Ｂ）参照）。第１のエッチングでは第２の導電膜１０６をエッチングし、第２の導電膜１０６から第１のゲート電極１０８を形成する。このとき、第１の導電膜１０５をエッチングしないように、第１の導電膜１０５に対し選択比の高いエッチング条件でエッチングすることが好ましい。なお、第１のレジスト１０７もエッチングされ第２のレジスト１０９になる。但し、図面上では第１のレジスト１０７から第２のレジスト１０９への後退幅を図示していない。このとき第１のゲート電極１０８の側面が有するテーパー角θは８０°≦θ≦９０°であり、ほぼ垂直なテーパー角を有する（図５（Ｃ）参照）。
第１のエッチングでは、エッチングガスとしてＣｌ２、ＳＦ６、Ｏ２の混合ガスを用い、混合比はＣｌ２／ＳＦ６／Ｏ２＝３３／３３／１０ｓｃｃｍである。０．６７Ｐａの圧力でコイル型の電極に２０００Ｗの電力を供給してプラズマを生成する。基板側（試料ステージ）には５０Ｗの電力を投入する。
続いて、第１のゲート電極１０８をマスクにして第１の導電膜に第２のエッチングをする（図５（Ｄ）参照）。第２のエッチングにより、第１の導電膜から第２のゲート電極１１０を形成する。このとき、ゲート絶縁膜１０４をエッチングしないように、ゲート絶縁膜１０４に対し選択比の高いエッチング条件でエッチングすることが好ましい。第２のエッチングの条件は、０．６７Ｐａの圧力でコイル型の電極に２０００Ｗの電力を供給してプラズマを生成する。基板側（試料ステージ）には５０Ｗの電力を投入する。エッチングガスはＣｌ２である。なお、第２のレジスト１０９もエッチングされ後退し、第３のレジスト１１１になるが、その後退している様子は図示していない。
次に、第３のエッチングを行う（図５（Ｅ）参照）。第３のエッチング条件は、１．３３Ｐａの圧力でコイル型の電極に２０００Ｗの電力を供給してプラズマを生成する。基板側（試料ステージ）には電力は投入しない。エッチングガスはＣｌ２、ＳＦ６、Ｏ２の混合ガスとし、混合比はＣｌ２／ＳＦ６／Ｏ２＝２２／２２／３０ｓｃｃｍである。第３のエッチングでは、第３のレジスト１１１を後退させる。これと同時に後退する第３のレジスト１１１をマスクとして第１のゲート電極１０８のゲート長も同様に後退させ、第３のゲート電極１１２を形成する。なお、後退した第３のレジスト１１１は第４のレジスト１１３となる。その後、第４のレジスト１１３を除去する。
上記第３のエッチングでは、第３のゲート電極１１２の側面がエッチングされる（サイドエッチング）恐れがある。第３のゲート電極１１２の側面がエッチングされると、上面や底面のゲート長よりも中腹部のゲート長が最も短くなり、第３のゲート電極１１２の断面が鼓状になる。その場合、第３のゲート電極１１２上に成膜する膜のカバレッジが悪くなり、断線が生じやすくなる。また、ＬＤＤ領域を形成するときのドーピングマスクとして第３のゲート電極が使われるため、ＬＤＤ長の制御が難しくなる。このサイドエッチングは、レジストのエッチングレートに対して第１のゲート電極のエッチングレートが速いため起こる現象である。そのため、本実施形態では、試料ステージ温度を−１０℃以下の低温にして、第１のゲート電極のエッチングレートを下げることで、サイドエッチングを抑えることができる。
以上の工程により、上方にいくほど幅が狭いゲート電極形状を得る。当該形状を有するゲート電極の形状は、エッチング時のレジスト後退幅を利用して形成される。具体的には、第３のエッチング時における第３のレジスト１１１から第４のレジスト１１３への後退幅が、第３のゲート電極のゲート長と第２のゲート電極のゲート長との差になっている。または第２及び第３のエッチング時におけるレジスト後退幅を合わせたもの、つまり第２のレジスト１０９から第４のレジスト１１３への後退幅が、第３のゲート電極のゲート長と第２のゲート電極のゲート長との差になっている。
本発明のゲート電極の作製方法では、第２のゲート電極のゲート長と第３のゲート電極のゲート長の差（Ｌｏｖ長）を、２０〜２００ｎｍにすることができ、非常に微細なゲート電極構造を形成することが可能である。
本実施の形態の第１〜第３エッチングは、ドライエッチングで行うことができ、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いて行うことが出来る。
次に、島状の半導体膜１０３に低濃度の不純物イオン１２０のドーピングを行う（図６（Ａ）参照）。第２のゲート電極とゲート絶縁膜を透過させて島状の半導体膜１０３に低濃度の不純物元素をドーピングし、第２のゲート電極と重なる島状の半導体膜部分に低濃度不純物領域１３０、１３１を形成する。また、同時にゲート絶縁膜のみを通過させ島状半導体膜の両端部分にも不純物元素をドーピングし、高濃度不純物領域１３２、１３３を形成する。またチャネル形成領域１３４も形成される。低濃度不純物領域１３０、１３１の元素濃度は１×１０１６〜１×１０２０ａｔｏｍｓ／ｃｍ３（好ましくは１×１０１６〜５×１０１８ａｔｏｍｓ／ｃｍ３）とする。ドーピング法としてはイオンドーピング法、イオン注入法を用いることができる。例えばＰ型の半導体を作製する際には不純物元素として、ボロン（Ｂ）、ガリウム（Ｇａ）等を用い、Ｎ型の半導体を作製する際にはリン（Ｐ）、砒素（Ａｓ）等を用いる。
低濃度不純物領域１３０、１３１へのドーピングは、ゲート絶縁膜だけでなく第２のゲート電極１１０も介して行われる。そのため、低濃度不純物領域１３０、１３１の不純物元素の濃度は高濃度不純物領域１３２、１３３よりも低い。
その後、層間絶縁膜１３５を形成する（図６（Ｂ）参照）。層間絶縁膜１３５は有機材料もしくは無機材料を用いて形成する。層間絶縁膜１３５は単層構造でも良いし、積層構造でも良い。層間絶縁膜１３５に高濃度不純物領域１３２、１３３を露出するためのコンタクトホールをエッチングにより形成する。次にコンタクトホールを充填するように導電層を形成し、エッチングして配線１３６、１３７を形成する。
なお、層間絶縁膜を形成する前、または層間絶縁膜が積層なら１層目もしくは２層目の膜を形成した後に、不純物領域の熱活性化を行っても良い。熱活性はレーザ光照射、ＲＴＡ、炉を用いた加熱処理などの方法を用いることができる。
本実施の形態の構成は、図６（Ｂ）では、高濃度不純物領域１３２、１３３が後にソース領域及びドレイン領域となる。また、第２のゲート電極１１０とゲート絶縁膜１０４を介して重なる低濃度不純物領域１３０、１３１が形成される。
このように、ゲート電極の下方にゲート絶縁膜を介して低濃度不純物領域を設けることによって、オン電流値の劣化を防止し高い信頼性を実現することができる。また、チャネル長（チャネル領域におけるソース領域とドレイン領域間の長さ）におけるゲート電極と低濃度不純物領域とが重なる領域（以下、「重畳領域」とも記す）が２０〜２００ｎｍ、チャネル長が０．１〜１．０μｍである微細なＴＦＴを形成できる。したがって、非常に微細なＴＦＴであっても、そのサイズに適した重畳領域を形成でき、所定のオン電流を得ることができる。
なお、図６（Ｂ）では、ゲート電極と低濃度不純物領域とがゲート絶縁膜を介して重なる構造のＴＦＴを作製したが、ゲート電極と低濃度不純物領域とが重ならない領域を有するＴＦＴを設けてもよい。
また、低濃度不純物領域１３０、１３１とチャネル形成領域１３４の間に低濃度の不純物領域１３８、１３９を形成することも可能である。この構成をポケット構造と呼ぶ。図７（Ａ）に示すように、第２のゲート電極１１０をマスクとして不純物イオン１４０を斜めドープする。斜めドープするのは第１のドーピングの前であっても後であっても良い。ドープする不純物イオンの導電型はＮチャネル型ＴＦＴであればＰ型の不純物イオンをドープし、Ｐチャネル型ＴＦＴであればＮ型の不純物イオンをドープする。不純物イオン１４０を斜めドープすることで、低濃度の不純物領域１３８、１３９を形成する。
不純物領域１３８、１３９を形成後は図６（Ｂ）に示した工程を経て図７（Ｂ）の構成となる。ポケット構造を採用すると、より短チャネル効果を抑えることができる。
以上、本発明で使用するＴＦＴの作製方法の一例を述べた。上記のＴＦＴは、微細化された半導体装置においても、高信頼性で劣化の少ない半導体装置を実現できる。
また、上記実施の形態で示したように、例えば、表示部における画素と集積回路を構成する回路にＴＦＴを設ける場合には、画素に設けられるＴＦＴと集積回路に設けられるＴＦＴとのゲート絶縁膜を異なる厚さに形成することが好ましい。なぜなら、集積回路は駆動電圧が小さく、しきい値電圧のばらつきを小さくしたいため、ゲート絶縁膜が薄いＴＦＴを設けることが好ましく、画素は駆動電圧が大きく、ゲート絶縁膜の強い耐圧性が求められるため、ゲート絶縁膜が厚いＴＦＴを設けることが好ましい。例えば、駆動電圧が小さく、しきい値電圧のばらつきを小さくしたい回路に対しては、上記図５〜図７で示したゲート絶縁膜を１０〜５０ｎｍに形成することが好ましい。一方、駆動電圧が大きく、ゲート絶縁膜の強い耐圧性が求められる回路に対しては、ゲート絶縁膜を４０〜２００ｎｍに形成することが好ましい。
ここで、ゲート絶縁膜厚の異なるＴＦＴを同時に作り込む作製方法に関して図８、図９を参照して説明する。
まず、図８（Ａ）に示すように基板１０１上に下地絶縁膜１０２を１００〜３００ｎｍ形成する。基板１０１としてはガラス基板、石英基板、プラスチック基板、セラミックス基板等の絶縁性基板、金属基板、半導体基板等を用いることができる。
下地絶縁膜１０２は、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、窒素を含む酸化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）（酸化窒化珪素とも言う）、酸素を含む窒化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（窒化酸化珪素とも言う）等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造を用いることができる。特に、基板からの汚染が懸念される場合には、下地絶縁膜を形成するのが好ましい。
また、半導体膜に接する下地絶縁膜１０２は、膜厚０．０１〜１０μｍ、好ましくは１００〜３００ｎｍの窒化珪素膜、あるいは窒化珪素酸化膜とすると好ましい。後の結晶化工程で、半導体膜に金属元素を添加して結晶化する方法を用いた場合、金属元素をゲッタリングする必要がある。このときに、下地絶縁膜が酸化珪素膜であると、酸化珪素膜と半導体膜の珪素膜との界面において、珪素膜中の金属元素と酸化珪素膜中の酸素が反応して酸化金属物になり、金属元素がゲッタリングされにくくなる場合がある。よって、半導体膜に接する下地絶縁膜部分は酸化珪素膜ではない層にすることが好ましい。
続いて、絶縁膜１０２上に膜厚１０〜１５０ｎｍの半導体膜２００を形成する（図８（Ａ）参照）。半導体膜の材料はＴＦＴに求められる特性に応じて選択することができ、シリコン膜、シリコンゲルマニウム膜、炭化シリコン膜のいずれでも良い。本実施の形態では、半導体膜の材料はシリコン膜とする。
次に、半導体膜２００を選択的にエッチングすることによって、半導体膜２０１、半導体膜２０２を形成する。なお、ここでは、ゲート絶縁膜の強い耐圧性が求められる回路に使用する半導体膜を島状にエッチングして半導体膜２０１を複数形成する（図８（Ｂ）参照）。
続いて島状半導体膜２０１、および、半導体膜２０２を覆うようにゲート絶縁膜２０３を１０〜２００ｎｍ形成する（図８（Ｃ）参照）。ゲート絶縁膜２０３としてはＣＶＤ法やスパッタ法により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、窒素を含む酸化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、酸素を含む窒化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）などのいずれかを適宜組み合わせて積層構造としてもよい。本実施形態では、ゲート絶縁膜２０３は、ＳｉＮｘＯｙ膜及びＳｉＯｘＮｙ膜の積層構造とし、５０〜１００ｎｍ成膜した。
次に、ゲート絶縁膜の強い耐圧性が求められる回路に使用する半導体膜２０１と当該半導体膜２０１を覆っているゲート絶縁膜２０３をマスクで覆い、半導体膜２０２上に形成されたゲート絶縁膜２０３を選択的に除去することにより、ゲート絶縁膜２０４とする（図９（Ａ）参照）。ゲート絶縁膜２０３のエッチングは、純水で１／１００に希釈したフッ酸を用いたウェットエッチングで行う。これは、ドライエッチングによる半導体膜２０２へのプラズマダメージやエッチング生成物などの影響を少なくするためである。
また、ウェットエッチングでゲート絶縁膜２０４を形成すると、半導体膜２０２の下方に位置する下地膜２０５の一部がエッチングされる。この状態で半導体膜２０２を覆うようにゲート絶縁膜を形成すると、ゲート絶縁膜を半導体膜２０２の周りに均一に形成することができない。これはＴＦＴ特性のばらつき増大やリーク電流の増加につながる。
そのため、半導体膜２０２を選択的にエッチングすることによって、しきい値電圧のばらつきを小さくしたい回路に使用する半導体膜２０６を形成する。ここで、島状半導体膜２０６は、ウェットエッチングで下地膜２０５のエッチングされた部分よりも内側に形成される（図９（Ｂ）参照）。
続いて島状半導体膜２０１、２０６および、ゲート絶縁膜２０４を覆うようにゲート絶縁膜２０７を１０〜２００ｎｍ形成する（図９（Ｃ）参照）。ゲート絶縁膜２０７としてはＣＶＤ法やスパッタ法により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、窒素を含む酸化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、酸素を含む窒化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）などのいずれかを適宜組み合わせて積層構造としてもよい。本実施形態では、ゲート絶縁膜２０７は、ＳｉＮｘＯｙ膜及びＳｉＯｘＮｙ膜の積層構造とし、５〜５０ｎｍ成膜した。
以上のようにして、膜厚の異なるゲート絶縁膜２０８、２０９を形成することができる。本実施の形態では、膜厚の厚いゲート絶縁膜２０８は合計５５〜１５０ｎｍの、膜厚の薄いゲート絶縁膜２０９は５〜５０ｎｍで形成する。
（実施の形態３）
本実施の形態では、表示機能付き半導体装置の作製方法に関して図面を参照して説明する。
まず、基板７０１の一表面に下地となる絶縁膜７０２および非晶質半導体膜７０３（例えば非晶質珪素を含む膜）を形成する（図１０（Ａ）参照）。なお、絶縁膜７０２および非晶質半導体膜７０３は、連続して形成することができる。
基板７０１は、ガラス基板、石英基板、ステンレス等の金属基板の一表面に絶縁膜を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板７０１であれば、その面積や形状に大きな制限はないため、基板７０１として、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。
絶縁膜７０２は、スパッタ法やプラズマＣＶＤ法等により、珪素の酸化物または珪素の窒化物を含む膜を、単層又は積層で形成する。下地となる絶縁膜が２層構造の場合、例えば、１層目として窒化酸化珪素膜を形成し、２層目として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜が３層構造の場合、１層目の絶縁膜として酸化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。または、１層目の絶縁膜として酸化窒化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜は、基板７０１からの不純物の侵入を防止するブロッキング膜として機能する。
半導体膜７０３は、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。
次に、非晶質半導体膜７０３を公知の結晶化法（レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等）により結晶化して、結晶質半導体膜を形成する。その後、半導体膜７０３を選択的にエッチングすることによって、半導体膜７０４ａ〜７０４ｄを形成する。なお、ここでは、上記図８、図９に示した方法を用いて、駆動電圧が小さくしきい値電圧のばらつきを小さくしたい回路では、ゲート絶縁膜を薄く形成し、駆動電圧が大きくゲート絶縁膜の強い耐圧性が求められる回路では、ゲート絶縁膜を厚く形成する。具体的に本実施の形態では、電源生成回路の薄膜トランジスタを構成する半導体膜７０４ａ、集積回路の薄膜トランジスタを構成する半導体膜７０４ｂ、７０４ｃ上にゲート絶縁膜７０５ｂを形成し、表示部の画素の薄膜トランジスタを構成する半導体膜７０４ｄ上にゲート絶縁膜７０５ａと７０５ｂの積層構造とする（図１０（Ｂ））。
結晶質の半導体膜７０４ａ〜７０４ｄの作製工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚５０〜６０ｎｍの非晶質半導体膜を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、必要に応じてレーザ光を照射し、フォトリソグラフィ法を用いることよって結晶質半導体膜７０４ａ〜７０４ｄを形成する。
レーザ結晶化法で結晶質半導体膜を形成する場合、連続発振型のレーザビーム（ＣＷレーザビーム）やパルス発振型のレーザビーム（パルスレーザビーム）を用いることができる。ここで用いることができるレーザビームは、Ａｒレーザ、Ｋｒレーザ、エキシマレーザなどの気体レーザ、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザのパワー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、Ａｒイオンレーザ、またはＴｉ：サファイアレーザは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザビームを発振させると、半導体膜がレーザによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。
また、結晶化を助長する金属元素を用いて非晶質半導体膜の結晶化を行うと、低温で短時間の結晶化が可能となるうえ、結晶の方向が揃うという利点がある一方、金属元素が結晶質半導体膜に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体膜上に、ゲッタリングサイトとして機能する非晶質半導体膜を形成するとよい。ゲッタリングサイトとなる非晶質半導体膜には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタ法で形成するとよい。その後、加熱処理（ＲＴＡ法やファーネスアニール炉を用いた熱アニール等）を行って、非晶質半導体膜中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体膜を除去する。そうすると、結晶質半導体膜中の金属元素の含有量を低減又は除去することができる。
ゲート絶縁膜７０５ａ、７０５ｂとしては、ＣＶＤ法やスパッタ法により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、窒素を含む酸化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、酸素を含む窒化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）などのいずれかを適宜組み合わせて積層構造としてもよい。本実施形態では、ゲート絶縁膜７０５ａ、７０５ｂをそれぞれ、ＳｉＮｘＯｙ膜及びＳｉＯｘＮｙ膜の積層構造として形成する。
また、半導体膜に対し、連続発振レーザ若しくは１０ＭＨｚ以上の周波数で発振するレーザビームを照射しながら一方向に走査して結晶化させて得られた半導体膜７０４ａ〜７０４ｄは、そのビームの走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネルが形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置し、上記ゲート絶縁層を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高い薄膜トランジスタ（ＴＦＴ）を得ることができる。
次に、ゲート絶縁膜７０５ｂ上に、第１の導電膜と第２の導電膜とを積層して形成する。ここでは、第１の導電膜は、プラズマＣＶＤ法やスパッタ法等により、２０〜１００ｎｍの厚さで形成する。第２の導電膜は、１００〜４００ｎｍの厚さで形成する。第１の導電膜と第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
次に、上記図５、図６に示した方法を用いて、半導体膜７０４ａ〜７０４ｄの上方にゲート電極７０６ａ、７０６ｂを形成し、その後、半導体膜７０４ａ〜７０４ｄに選択的に不純物元素を導入することによって、ソース領域、ドレイン領域およびＬＤＤ領域を形成する。その結果、半導体膜７０４ａ〜７０４ｄを含む薄膜トランジスタ７２０ａ〜７２０ｄが得られる（図１０（Ｃ））。ここでは、半導体膜７０４ａ、７０４ｃ、７０４ｄにＮ型を示す不純物元素を導入し、半導体膜７０４ｂにＰ型を示す不純物元素を導入しているため、薄膜トランジスタ７２０ａ、７２０ｃ、７２０ｄは、Ｎ型のＴＦＴとなり、薄膜トランジスタ７２０ｂはＰ型のＴＦＴとなる。
続いて、ゲート電極７０６ａ、７０６ｂ、ゲート絶縁膜７０５ｂ等を覆うように、絶縁膜を単層または積層して形成する。ここでは、絶縁膜７０７と絶縁膜７０８を積層して形成している（図１０（Ｄ））。絶縁膜７０７、７０８は、ＣＶＤ法、スパッタ法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または積層で形成する。例えば、ここでは、１層目の絶縁膜７０７として窒化酸化珪素膜で形成し、２層目の絶縁膜７０８として酸化窒化珪素膜で形成することができる。
なお、絶縁膜７０７、７０８を形成する前、または絶縁膜７０７、７０８のうちの１つまたは複数の薄膜を形成した後に、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザアニール法またはＲＴＡ法などを適用するとよい。
次に、フォトリソグラフィ法により絶縁膜７０７、７０８等をエッチングして、半導体膜７０４ａ〜７０４ｄのソース領域、ドレイン領域を露出させるコンタクトホールを形成する。そして、コンタクトホールを充填するように、導電膜を形成し、当該導電膜を選択的にエッチングして半導体膜７０４ａ〜７０４ｄのソース電極又はドレイン電極として機能する導電膜７０９を形成する。なお、導電膜を形成する前に、コンタクトホールにおいて露出した半導体膜７０４ａ〜７０４ｄの表面にシリサイドを形成してもよい。
導電膜７０９は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電膜７０９は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン（ＴｉＮ）膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜７０９を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。
次に、導電膜７０９を覆うように、絶縁膜７１０を形成し、当該絶縁膜７１０を選択的にエッチングしてコンタクトホールを形成した後、導電膜７０９と電気的に接続するように導電膜７１１ａ、７１１ｂを選択的に形成する（図１１（Ａ）参照）。導電膜７１１ａは薄膜トランジスタ７２０ａのソース領域またはドレイン領域と電気的に接続し、導電膜７１１ｂは薄膜トランジスタ７２０ｄのソース領域またはドレイン領域と電気的に接続されている。また、導電膜７１１ａと導電膜７１１ｂは同じ材料で同時に形成してもよいし、別途形成してもよい。導電膜７１１ａ、７１１ｂは、上記導電膜７０９の形成で説明した材料のうちいずれかを用いて形成することができる。また、絶縁膜７１０は、ＣＶＤ法、スパッタ法、ＳＯＧ法、液滴吐出法またはスクリーン印刷法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁膜７１０は、好適には、０．７５μｍ〜３μｍの厚さで形成する。絶縁膜７１０は、上記絶縁膜７０７、７０８の形成で説明した材料のうちいずれかを用いて形成することができる。
次に、導電膜７１１ａ上にアンテナとして機能する導電膜７１２を形成する。導電膜７１２は、ＣＶＤ法、スパッタ法、液滴吐出法、スクリーン印刷法等を用いて、導電性材料により形成する（図１１（Ｂ）参照）。好ましくは、導電膜７１２は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。ここでは、スクリーン印刷法により、銀を含むペーストを導電膜７１２上に形成し、その後、５０〜３５０度の加熱処理を行って導電膜７１２とする。また、導電膜７１１ａ上に導電膜７１２を形成した後に、電気的な接続を向上させるために導電膜７１１ａおよび導電膜７１２の重なっている領域にレーザ光の照射を行ってもよい。
次に、導電膜７１１ｂを覆うように、画素電極として機能する導電膜７１３を形成する。導電膜７１３として、インジウム錫酸化物膜（ＩＴＯ膜）、珪素を含有したインジウム錫酸化物膜、または酸化インジウムに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いてスパッタ法により形成した透明導電膜を用いることができる。また、他にも、表示部を反射型で設ける場合または自発光型の表示素子を設ける場合には、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）等から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料の単層または積層を用いることができる。積層構造としては、例えば、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造を用いることができる。積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれるため好ましい。特に表示機能付き非接触ＩＣカードのように、バックライト等の光源を設けることが困難な場合には、表示部に自発光型の発光素子または電気泳動素子を用いることが好ましく、上記導電膜７１３は、アルミニウム、チタン、銀、タングステン等の金属を用いるとよい。
また、導電膜７１１ｂと導電膜７１２の材料として同一の材料を用いることができる場合には、導電膜７１３を設けずに導電膜７１１ｂを画素電極として機能させることも可能である。さらに、この場合、導電膜７１１ａと導電膜７１１ｂを同一の材料で同時に形成することにより工程の簡略化を図ることができる。
また、導電膜７１２と導電膜７１３を同一の材料で形成する場合には、同時に設けることによって工程を簡略化することができる。なお、図１１において、絶縁膜７１０を設けずに、薄膜トランジスタ７２０ａのソース電極またはドレイン電極として機能する導電膜７０９と電気的に接続するように当該導電膜７０９と同一の層（ここでは、絶縁膜７０８）上に導電膜７１２を形成し、薄膜トランジスタ７２０ｄのソース電極またはドレイン電極として機能する導電膜７０９と電気的に接続するように導電膜７１３を絶縁膜７０８上に形成してもよい。絶縁膜７１０を設けない場合には、作製工程の簡略化を図ることができる。また、アンテナとして機能する導電膜７１２と画素電極として機能する導電膜７１３をより自由に配置したい場合には、絶縁膜７１０を設けることが好ましい。上述したように、導電膜７１３を設けずに、薄膜トランジスタ７２０ｄのソース電極またはドレイン電極として機能する導電膜７０９を画素電極として設けてもよい。
次に、表示部が設けられる領域７２１ｃに液晶素子を設ける。具体的には、画素電極として機能する導電膜７１３と対向電極として機能する導電膜との間に液晶材料を設ける。
図１１では、電源生成回路が設けられる領域７２１ａおよび集積回路が設けられる領域７２１ｂに導電膜７１２を覆うように絶縁膜７１４が形成され、表示部が設けられる領域７２１ｃにスペーサーが設けられる。スペーサーは、絶縁膜７１４と同じ材料を用いて同時に形成してもよい。そして、導電膜７１３上に配向膜を形成した後、液晶材料７１５を表示部が設けられる領域７２１ｃに滴下し、対向電極として機能する導電膜７１６が設けられた対向基板７１７を貼り合わせて圧着する（図１１（Ｃ）参照）。対向基板７１７は、透明導電膜からなる対向電極と、ラビング処理が施された配向膜が形成されている。なお、これらに加えて、カラーフィルタ等が形成されていてもよい。また、偏光板を対向基板７１７の導電膜７１６が形成されている面の反対側の面に貼り合わせておく。対向基板７１７としては、ガラス基板、石英基板またはプラスチック等の透光性を有する基板を用いることができる。
以上の工程により、表示機能付き半導体装置を作製することができる。
なお、図１１では、表示部が設けられる領域７２１ｃに液晶素子を設けた例を示したが、これに限られない。例えば、液晶素子に代えて、発光素子や電気泳動素子を設けてもよい。電気泳動素子を設けた構成を図１２に示す。
電気泳動素子としては、透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセル７３２を用いる構成とすることができる（図１２参照）。当該マイクロカプセル７３２は、導電膜７３１と導電膜７３３によって、電場が与えられると、白い微粒子と黒い微粒子が互いに逆の方向にそれぞれ移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動素子であり、一般的に電子ペーパーとよばれている。電気泳動素子は、液晶素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
なお、図１０〜図１２では、アンテナとして機能する導電膜７１２を導電膜７０９と電気的に接続するように作り込んで形成した例を示したが、別途アンテナとして機能する導電膜が形成された基板を貼り合わせることによって設けてもよい。例えば、図１７（Ａ）に示すように、導電膜７１１ａ上にバンプとして機能する導電膜７３６を設け、当該導電膜７３６とアンテナとして機能する導電膜７３７とが電気的に接続されるように貼り合わせる。なお、アンテナとして機能する導電膜７３７は、あらかじめ基板７３８上に設けられている。基板７３８としては、ガラス基板、石英基板またはプラスチック等の可撓性を有する基板を用いることができる。
また、導電膜７３６とアンテナとして機能する導電膜７３７は、接着性を有する樹脂７２７中に含まれた導電性粒子７２８によって電気的に接続されている。
他にも、図１７（Ｂ）に示すように、アンテナとして機能する導電膜７３７を対向基板７１７に設けた後に、貼り合わせてもよい。この場合、対向基板７１７にアンテナとして機能する導電膜７３７と対向電極として機能する導電膜７１６が設けられているが、同時に同一の材料で設けることも可能である。
また、薄膜トランジスタ等の素子を一旦基板７０１上に形成した後に、当該基板７０１から剥離してプラスチック等の可撓性を有する基板上に設けてもよい。この場合の作製方法を図１５、図１６を用いて説明する。
基板７０１上に剥離層７２４を形成し、当該剥離層７２４上に絶縁膜７０２を介して半導体膜７０３を形成する（図１５（Ａ））。そして、上記図１０（Ｂ）〜図１１（Ｃ）で示したように薄膜トランジスタ、アンテナとして機能する導電膜および表示領域を形成する（図１５（Ｂ））。
剥離層７２４は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。
次に、基板７０１を剥離する（図１５（Ｃ））。ここでは、レーザ光（例えばＵＶ光）を照射することによって薄膜トランジスタ等の素子が形成された領域を避けて開口部を形成後、物理的な力を用いて基板７０１を剥離することができる。また、形成した開口部にエッチング剤を導入して、剥離層７２４を除去した後に剥離を行ってもよい。エッチング剤を用いる場合には、エッチング剤としてフッ化ハロゲンまたはハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ３）を使用することができる。なお、エッチング剤を用いる場合には、剥離層７２４は、全て除去せず一部分を残存させてもよい。こうすることによって、エッチング剤の消費量を抑え剥離層の除去に要する処理時間を短縮することが可能となる。また、剥離された基板７０１は、コストの削減のために、再利用することが好ましい。
次に、基板７０１が剥離された面に可撓性を有する基板７２６を貼り合わせて設ける（図１６）。このように剥離法を用いることで、可撓性を有する基板上に薄膜トランジスタ等の素子を設けることが可能となる。また、上述したように集積回路と表示部に設けられる素子を同時に設けることによって、厚さの違いにより生じる表面の凹凸を低減することができる。
基板７２６としては、静電気等を防止する帯電防止対策を施したフィルム（以下、帯電防止フィルムと記す）を用いることもできる。帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設けられたフィルムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両面に帯電防止可能な材料を設けたフィルムであってもよい。帯電防止フィルムを用いることによって、商品として取り扱う際に、外部からの静電気等によって薄膜トランジスタ等の半導体素子に悪影響が及ぶことを抑制することができる。
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。つまり、上記実施の形態で示した材料や形成方法は、本実施の形態でも組み合わせて利用することができるし、本実施の形態で示した材料や形成方法も上記実施の形態でも組み合わせて利用することができる。
（実施の形態４）
以下に、本発明の表示機能付きであって無線で認証可能な半導体装置の応用例を図面に基づいて説明する。具体的には、電波発信源システムの一例について図１３を参照して説明する。
電波発信源システムは、各無線で認証可能な半導体装置の保有者の固有情報を格納するメインサーバー５０１と、半導体装置が有する集積回路の情報を供給する店舗サーバー５０２と、ＩＣカード５０７〜５０９に情報を送信するリーダ／ライター５０３〜５０５（以下、「Ｒ／Ｗ」と書く）と、固有情報の登録や変更をするためのＷｅｂサーバー５０６とで構築される。
メインサーバー５０１は、各半導体装置の保有者の固有情報を格納し、店舗サーバー５０２は、店舗やセキュリティー管理会社等に設けられており、Ｒ／Ｗ５０３〜５０５と半導体装置が有する集積回路の情報の送受信を行う。Ｒ／Ｗ５０３〜５０５は、各店舗内やセキュリティーを必要とするチェックポイントに設置されており、設定に応じた情報を電磁波を介してＩＣカード５０７〜５０９に送信する。また、Ｗｅｂサーバー５０６は、インターネット等を経由してメインサーバー５０１に固有情報の登録や変更を行う。
Ｗｅｂサーバー５０６には個人用ＰＣ５１０等からインターネット経由でアクセスすることができ、固有情報を登録、変更することができる。この時、情報の漏洩を抑制するためにＩＤ番号やパスワードを入力する方式をとってもよい。
各店舗やセキュリティーを必要とするチェックポイントに設置されたＲ／Ｗ５０３〜５０５にＩＣカード５０７〜５０９をかざすと、ＩＣカード５０７〜５０９は、当該ＩＣカード５０７〜５０９に設けられた集積回路の固有識別番号をＲ／Ｗ５０３〜５０５に送る。集積回路の固有識別番号を確認したＲ／Ｗ５０３〜５０５は店舗サーバー５０２の設定によって、メインサーバー５０１に格納された各々の集積回路保有者の固有情報、またはその一部を読み出す。そして、Ｒ／Ｗ５０３〜５０５はその固有情報をもとにＩＣカード５０７〜５０９に店舗サーバー５０２の設定に基づいた画像情報を送信する。
次に、図１４のフローチャートを用いて、ＩＣカードの動作の一例について説明する。
まず、ＩＣカードをＲ／Ｗに近づけると、Ｒ／Ｗからの電磁波エネルギーを受けて回路を動作させるための電力を生成する（Ａ）。この時、Ｒ／Ｗは集積回路の固有識別番号を確認するための命令信号も同時に発信する。その電力を受けて集積回路の回路が動作する（Ｂ）。
次に、集積回路はＲ／Ｗから発信された固有識別番号を確認するための命令信号を解析して、集積回路固有の固有識別番号を返信する（Ｃ）。ＩＣカードから返信された固有識別番号がメインサーバーに未登録であった場合、Ｒ／ＷはＩＣカードに、例えば『登録情報なし』、などのエラーメッセージを送信する（Ｄ）。
ＩＣカードから返信された固有識別番号がメインサーバーに登録された固有識別番号と一致した場合、メインサーバーから店舗サーバーへ、Ｒ／Ｗで認識された固有識別番号の固有情報、もしくはその一部が店舗サーバーへ送られる（Ｅ）。
特に厳しいセキュリティーが必要な場合は、登録されたＩＤ番号やパスワードの確認を行ってもよい（Ｆ）。このＩＤ番号は集積回路の固有識別番号である必要はなく、固有情報を登録する際に任意に決定したものでもよい。パスワードについても、上記と同様に固有情報を登録する際に任意に決定することができる。
ＩＤ番号やパスワードの確認は、Ｒ／Ｗに設置されたボタン操作で行う。その他にも、指紋認証、声音認証、など個々を判断するためのあらゆる認識方法を利用することができる。ＩＤ番号とパスワード、もしくはそれらのいずれかが登録された固有情報と異なる場合、Ｒ／ＷはＩＣカードに、例えば『ＩＤ番号、パスワードが違います』、などのエラーメッセージを送信する（Ｇ）。ＩＤ番号とパスワードがともに一致した場合、メインサーバーから店舗サーバーに送信された固有情報、もしくはその一部が店舗に設置されたＲ／Ｗへ送られる（Ｈ）。
ここで、特にセキュリティーが必要ではない場合は、パスワードの確認等をする必要がない。その場合は、固有識別番号と個人情報の確認（Ｅ）が完了した後、続いて店舗内の各Ｒ／Ｗへ必要な情報を送信（Ｈ）を行ってもよい。
そして、各Ｒ／Ｗの設定に基づく画像・映像信号が電磁波を介してＩＣカードに送信される（Ｉ）。ＩＣカードはＲ／Ｗから送られた画像・映像信号を解析し、視覚情報として使用者に伝達する（Ｋ）。表示する情報を更に絞り込むために、メニュー画面を表示して、使用者の嗜好に合わせて入手する情報を選択する方式を用いてもよい（Ｊ）。
ＩＣカードをＲ／Ｗから遠ざけて、受ける電力が減少すると（Ｌ）、ＩＣカード内の回路にリセットがかかり、一連のシステムが終了する（Ｍ）。もちろん、回路内やＩＣカードに搭載された電源保持容量や補助バッテリー等を使用して、表示された視覚情報を保持することもできる。
このＩＣカードの使用例のひとつとしてショッピングが挙げられる。例えば、夕食の材料をスーパーに買いに行くとき、予めインターネットを通じて夕食のメニューを登録しておく。この時、特に材料やその分量を登録しなくてもよく、各店舗がそのメニューに必要な情報を顧客に提供するシステムを採用することが望ましい。
例えば、スーパーに行き、入り口にあるＲ／ＷにＩＣカードをかざすと、登録したメニューに必要な食材、分量が表示される。このシステムによって消費者の無駄な買い物を減らすだけでなく、店舗としても、顧客の嗜好を知ることができるため、効率のよい物資調達、商品選定が可能である。
また、各店舗で使用しているポイントカードへの応用も可能である。最近では、数多くの店舗でポイントカードの導入がなされている。しかし、店舗によって異なるポイントカードを採用しており、それら全てを持ち歩くのは消費者にとって負担となる。本発明を利用した場合、各ＩＣカードの持つポイント情報は、店舗サーバーやメインサーバーで管理されるため、各店舗に設置されたＲ／ＷによってＩＣカードの固有識別番号を確認し、その時点におけるポイント数などを表示する。従って、複数の店舗において、統一したポイントカードを利用することができる。
また、表示機能付き半導体装置の他の応用例として、乗車券への適応が挙げられる。従来のＲＦＩＤ搭載の乗車券では表示画面がついていなかったため、残金確認をするために専用のＲ／Ｗで確認をするという手間があった。表示機能付き無線で認証可能な半導体装置であれば、ポイントを通過するたびに、残金をＩＣカードに表示させることが可能となる。また、あらかじめ目的地を設定しておくことによって、ＩＣカードの表示部に目的地までの経路を表示させてもよい。
本発明の半導体装置の一例を示す図。 本発明の半導体装置の回路のブロック図の一例を示す図。 本発明の半導体装置の定電圧回路の計算結果を示す図。 本発明の半導体装置の定電圧回路の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の使用形態を説明する図。 本発明の半導体装置の使用形態を説明する図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。
符号の説明
１ 基板
２ 表示部
３ ゲートドライバ
４ ソースドライバ
５ コントローラ
６ アンテナ
７ 電源生成回路
８ 集積回路
９ 表示素子
１１ 検波容量
１２ 整流回路
１３ 保持容量
１４ 定電圧回路
１５ 信号分離回路
１６ 表示用電源回路
１９ａ システム
１９ｂ アンテナ
２０ 実線
２１ 点線
１０１ 基板
１０２ 絶縁膜
１０３ 半導体膜
１０４ ゲート絶縁膜
１０５ 第１の導電膜
１０６ 第２の導電膜
１０７ レジスト
１０８ 第１のゲート電極
１０９ レジスト
１１０ 第２のゲート電極
１１１ レジスト
１１２ 第３のゲート電極
１１３ レジスト
１２０ 低濃度の不純物イオン
１３０ 低濃度不純物領域
１３１ 低濃度不純物領域
１３２ 高濃度不純物領域
１３３ 高濃度不純物領域
１３４ チャネル形成領域
１３５ 層間絶縁膜
１３６ 配線
１３７ 配線
１３８ 不純物領域
１３９ 不純物領域
１４０ 不純物イオン
２００ 半導体膜
２０１ 半導体膜
２０２ 半導体膜
２０３ ゲート絶縁膜
２０４ ゲート絶縁膜
２０５ 下地膜
２０６ 半導体膜
２０７ ゲート絶縁膜
２０８ ゲート絶縁膜
２０９ ゲート絶縁膜
５０１ メインサーバー
５０２ 店舗サーバー
５０３ Ｒ／Ｗ
５０４ Ｒ／Ｗ
５０５ Ｒ／Ｗ
５０６ Ｗｅｂサーバー
５０７ ＩＣカード
５０８ ＩＣカード
５０９ ＩＣカード
５１０ 個人用ＰＣ
７０１ 基板
７０２ 絶縁膜
７０３ 半導体膜
７０４ａ 半導体膜
７０４ｂ 半導体膜
７０４ｃ 半導体膜
７０４ｄ 半導体膜
７０５ａ ゲート絶縁膜
７０５ｂ ゲート絶縁膜
７０６ａ ゲート電極
７０６ｂ ゲート電極
７０７ 絶縁膜
７０８ 絶縁膜
７０９ 導電膜
７１０ 絶縁膜
７１１ａ 導電膜
７１１ｂ 導電膜
７１２ 導電膜
７１３ 導電膜
７１４ 絶縁膜
７１５ 液晶材料
７１６ 導電膜
７１７ 対向基板
７２０ａ 薄膜トランジスタ
７２０ｂ 薄膜トランジスタ
７２０ｃ 薄膜トランジスタ
７２０ｄ 薄膜トランジスタ
７２１ａ 電源生成回路が設けられる領域
７２１ｂ 集積回路が設けられる領域
７２１ｃ 表示部が設けられる領域
７２４ 剥離層
７２６ 基板
７２８ 導電性粒子
７３１ 導電膜
７３３ 導電膜
７３２ マイクロカプセル
７３６ 導電膜
７３７ 導電膜
７３８ 基板

Claims (11)

  1. アンテナとして機能する導電膜と、
    前記アンテナとして機能する導電膜に電気的に接続された電源生成回路と、
    前記電源生成回路に設けられた定電圧回路及び表示用電源回路と、
    前記定電圧回路から第１の電圧が供給される集積回路と、前記表示用電源回路から第２の電圧が供給される表示素子と、
    前記電源生成回路を構成する第１の薄膜トランジスタと、
    前記集積回路を構成する第２の薄膜トランジスタと、
    前記表示素子を構成する第３の薄膜トランジスタと、
    前記第１の薄膜トランジスタ、前記第２の薄膜トランジスタおよび前記第３の薄膜トランジスタを覆って設けられた絶縁膜と、
    前記絶縁膜上に形成された、前記第１の薄膜トランジスタのソース電極およびドレイン電極と、前記第２の薄膜トランジスタのソース電極およびドレイン電極と、前記第３の薄膜トランジスタのソース電極およびドレイン電極と、
    前記第３の薄膜トランジスタのソース電極またはドレイン電極と電気的に接続された画素電極とを有し、
    前記第１の薄膜トランジスタのソース電極またはドレイン電極は、前記アンテナとして機能する導電膜に電気的に接続されていることを特徴とする半導体装置。
  2. 請求項１において、
    前記第１の薄膜トランジスタは、第１の半導体膜と、前記第１の半導体膜上に設けられた第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に設けられた第１のゲート電極を有し、
    前記第２の薄膜トランジスタは、第２の半導体膜と、前記第２の半導体膜上に設けられた第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に設けられた第２のゲート電極を有し、
    前記第３の薄膜トランジスタは、第３の半導体膜と、前記第３の半導体膜上に設けられた第３のゲート絶縁膜と、前記第３のゲート絶縁膜上に設けられた第３のゲート電極を有し、
    前記第３のゲート絶縁膜は、前記第１のゲート絶縁膜及び前記第２のゲート絶縁膜と厚さが異なることを特徴とする半導体装置。
  3. 請求項１または請求項２において、
    前記第１の薄膜トランジスタ、前記第２の薄膜トランジスタ及び前記第３の薄膜トランジスタは、同一の基板上に設けられていることを特徴とする半導体装置。
  4. 請求項３において、
    前記基板は、可撓性を有する基板であることを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記第１の電圧は前記第２の電圧より低いことを特徴とする半導体装置。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記表示素子は、液晶素子が設けられた表示部を有することを特徴とする半導体装置。
  7. 請求項１乃至請求項５のいずれか一項において、
    前記表示素子は、発光素子が設けられた表示部を有することを特徴とする半導体装置。
  8. 請求項１乃至請求項５のいずれか一項において、
    前記表示素子は、電気泳動素子が設けられた表示部を有することを特徴とする半導体装置。
  9. 基板上に半導体膜を形成し、
    前記半導体膜をエッチングして、第１の半導体膜および第２の半導体膜を形成し、
    前記第１の半導体膜および前記第２の半導体膜を覆うように第１のゲート絶縁膜を形成し、
    前記第２の半導体膜上に形成された第１のゲート絶縁膜を除去した後、
    前記第２の半導体膜をエッチングして第３の半導体膜を形成し、
    前記第１のゲート絶縁膜と前記第３の半導体膜とを覆うように第２のゲート絶縁膜を形成し、
    前記第１の半導体膜上に前記第１のゲート絶縁膜および前記第２のゲート絶縁膜を介して第１のゲート電極を形成し、
    前記第３の半導体膜上に前記第２のゲート絶縁膜を介して第２のゲート電極を形成し、
    前記第１の半導体膜および前記第３の半導体膜に不純物元素を導入してソース領域とドレイン領域とを形成し、
    前記第１のゲート電極および前記第２のゲート電極を覆うように層間絶縁膜を形成し、
    前記層間絶縁膜上に、前記第１の半導体膜のソース領域またはドレイン領域と電気的に接続する第１の導電膜と、前記第３の半導体膜のソース領域またはドレイン領域と電気的に接続する第２の導電膜を形成し、
    前記第２の導電膜と電気的に接続するアンテナとして機能する導電膜を形成することを特徴とする半導体装置の作製方法。
  10. 基板上に半導体膜を形成し、
    前記半導体膜をエッチングして、第１の半導体膜および第２の半導体膜を形成し、
    前記第１の半導体膜および前記第２の半導体膜を覆うように第１のゲート絶縁膜を形成し、
    前記第２の半導体膜上に形成された第１のゲート絶縁膜を除去した後、
    前記第２の半導体膜をエッチングして第３の半導体膜を形成し、
    前記第１のゲート絶縁膜と前記第３の半導体膜とを覆うように第２のゲート絶縁膜を形成し、
    前記第１の半導体膜上に前記第１のゲート絶縁膜および前記第２のゲート絶縁膜を介して第１のゲート電極を形成し、
    前記第３の半導体膜上に前記第２のゲート絶縁膜を介して第２のゲート電極を形成し、
    前記第１の半導体膜および前記第３の半導体膜に不純物元素を導入してソース領域とドレイン領域とを形成し、
    前記第１のゲート電極および前記第２のゲート電極を覆うように層間絶縁膜を形成し、
    前記層間絶縁膜上に、前記第１の半導体膜のソース領域またはドレイン領域と電気的に接続する第１の導電膜と、前記第３の半導体膜のソース領域またはドレイン領域と電気的に接続する第２の導電膜を形成し、
    前記第１の導電膜と電気的に接続する画素電極を形成し、
    前記第２の導電膜と電気的に接続するアンテナとして機能する導電膜を形成することを特徴とする半導体装置の作製方法。
  11. 基板上に半導体膜を形成し、
    前記半導体膜を覆うようにゲート絶縁膜を形成し、
    前記半導体膜上に前記絶縁膜を介してゲート電極を形成し、
    前記半導体膜に不純物元素を導入してソース領域とドレイン領域とを形成し、
    前記ゲート電極を覆うように層間絶縁膜を形成し、
    前記層間絶縁膜上に、画素電極として機能する第１の導電膜と前記半導体膜のソース領域またはドレイン領域と電気的に接続する第２の導電膜を形成し、
    前記第２の導電膜と電気的に接続するアンテナとして機能する導電膜を形成し、
    前記第１の導電膜と対向する対向電極を設け、
    前記第１の導電膜と前記対向電極の間にマイクロカプセルを形成することを特徴とする半導体装置の作製方法。
JP2006345314A 2005-12-27 2006-12-22 半導体装置の作製方法 Expired - Fee Related JP4912858B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006345314A JP4912858B2 (ja) 2005-12-27 2006-12-22 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005376697 2005-12-27
JP2005376697 2005-12-27
JP2006345314A JP4912858B2 (ja) 2005-12-27 2006-12-22 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009271000A Division JP5153755B2 (ja) 2005-12-27 2009-11-30 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2007200291A true JP2007200291A (ja) 2007-08-09
JP4912858B2 JP4912858B2 (ja) 2012-04-11

Family

ID=38228203

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006345314A Expired - Fee Related JP4912858B2 (ja) 2005-12-27 2006-12-22 半導体装置の作製方法
JP2009271000A Expired - Fee Related JP5153755B2 (ja) 2005-12-27 2009-11-30 半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2009271000A Expired - Fee Related JP5153755B2 (ja) 2005-12-27 2009-11-30 半導体装置の作製方法

Country Status (5)

Country Link
US (2) US8476632B2 (ja)
EP (1) EP1966740B1 (ja)
JP (2) JP4912858B2 (ja)
KR (1) KR101233639B1 (ja)
WO (1) WO2007077850A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692847B2 (en) 2007-12-18 2010-04-06 Seiko Epson Corporation Electrophoresis display and electronic apparatus including an electrophoresis display
JP2010097598A (ja) * 2008-09-17 2010-04-30 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010107860A (ja) * 2008-10-31 2010-05-13 Seiko Epson Corp 表示装置
JP2012118341A (ja) * 2010-12-01 2012-06-21 Seiko Epson Corp 薄膜トランジスタ形成用基板、半導体装置、電気装置
US8476632B2 (en) 2005-12-27 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2017111384A (ja) * 2015-12-18 2017-06-22 株式会社ジャパンディスプレイ 表示装置
WO2019159614A1 (ja) * 2018-02-13 2019-08-22 パナソニックＩｐマネジメント株式会社 無線通信半導体装置およびその製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004042187B4 (de) * 2004-08-31 2021-09-09 Infineon Technologies Ag Chipkartenmodul für eine kontaklose Chipkarte mit Sicherheitsmarkierung
WO2007105606A1 (en) 2006-03-15 2007-09-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7965180B2 (en) * 2006-09-28 2011-06-21 Semiconductor Energy Laboratory Co., Ltd. Wireless sensor device
US20080204197A1 (en) * 2007-02-23 2008-08-28 Semiconductor Energy Laboratory Co., Ltd. Memory carrier and method for driving the same
JP4420932B2 (ja) * 2007-03-09 2010-02-24 株式会社沖データ 可撓性表示体及び可撓性表示体付き物品
US7750852B2 (en) 2007-04-13 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102009004130A1 (de) * 2009-01-05 2010-07-08 Leonhard Kurz Stiftung & Co. Kg Mehrschichtiges Folienelement
KR101425096B1 (ko) * 2010-06-10 2014-08-04 에스티에스반도체통신 주식회사 무선 신호 전달 및 방열 기능들을 가지는 기판
US8928466B2 (en) * 2010-08-04 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2466426A1 (en) * 2010-12-16 2012-06-20 Innovation & Infinity Global Corp. Diffusion barrier structure, transparent conductive structure and method for making the same
CN102129324B (zh) * 2011-03-17 2012-05-02 汉王科技股份有限公司 触控装置及其控制方法和具有该触控装置的电子设备
US9781783B2 (en) * 2011-04-15 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, display device, light-emitting system, and display system
KR20140049293A (ko) * 2012-10-17 2014-04-25 숭실대학교산학협력단 무선 전력 수신이 가능한 이동 단말과, 이에 포함되는 디스플레이부 및 무선전력 수신부의 제조 방법
WO2014061984A1 (ko) * 2012-10-17 2014-04-24 숭실대학교산학협력단 무선 전력 수신이 가능한 이동 단말에 포함되는 디스플레이부 및 무선전력 수신부의 제조 방법
CN103966223A (zh) * 2013-01-30 2014-08-06 纳康科技有限公司 去甲氯胺酮蛋白结合化合物
TW201430711A (zh) * 2013-01-31 2014-08-01 Princeton Technology Corp 智慧卡
CN103971155A (zh) * 2013-02-01 2014-08-06 普诚科技股份有限公司 智能卡
JP6284202B2 (ja) * 2013-07-20 2018-02-28 国立研究開発法人産業技術総合研究所 静電気分布計測装置および静電気分布計測方法
KR102505892B1 (ko) * 2015-12-31 2023-03-03 엘지디스플레이 주식회사 박막트랜지스터를 포함하는 기판 및 그를 가지는 표시 장치
EP3503287A1 (en) * 2017-12-21 2019-06-26 IMEC vzw Improvements in or relating to antenna arrangements
KR102651064B1 (ko) * 2019-07-30 2024-03-25 삼성디스플레이 주식회사 표시 장치
CN111430443A (zh) 2020-04-29 2020-07-17 武汉华星光电半导体显示技术有限公司 一种有机发光显示器及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000356788A (ja) * 1999-04-15 2000-12-26 Semiconductor Energy Lab Co Ltd 電気光学装置及び電子機器
JP2004220591A (ja) * 2002-12-27 2004-08-05 Semiconductor Energy Lab Co Ltd カード及び前記カードを用いた記帳システム
JP2005202943A (ja) * 2003-12-19 2005-07-28 Semiconductor Energy Lab Co Ltd 半導体装置
JP2005285109A (ja) * 2004-03-04 2005-10-13 Semiconductor Energy Lab Co Ltd 半導体装置、ｉｃカード
JP2005294814A (ja) * 2004-03-08 2005-10-20 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266295A (ja) 1996-06-04 2004-09-24 Semiconductor Energy Lab Co Ltd 表示装置、表示装置を用いたカメラ、ビデオムービー、携帯型の装置、パーソナルコンピュータ、カーナビゲーションシステム及び投影型の液晶表示装置
TW334581B (en) * 1996-06-04 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor integrated circuit and fabrication method thereof
JPH11352937A (ja) * 1998-06-09 1999-12-24 Hitachi Ltd 液晶表示装置
TW518650B (en) * 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
JP2001330860A (ja) 2000-02-28 2001-11-30 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US6882012B2 (en) * 2000-02-28 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US7006846B2 (en) * 2001-03-08 2006-02-28 Northrop Grumman Corporation Credit card communication system
JP4731718B2 (ja) * 2001-04-27 2011-07-27 株式会社半導体エネルギー研究所 表示装置
JP2003044808A (ja) 2001-07-30 2003-02-14 Kyodo Printing Co Ltd 表示付き非接触ｉｃカードの製造方法、および表示付き非接触ｉｃカード
JP2003223622A (ja) 2002-01-30 2003-08-08 Nippon Signal Co Ltd:The 表示機能付き非接触ｉｃカード
US7015826B1 (en) * 2002-04-02 2006-03-21 Digital Angel Corporation Method and apparatus for sensing and transmitting a body characteristic of a host
US7061380B1 (en) * 2002-11-07 2006-06-13 Alta Analog, Inc. Monitoring and recording tag with RF interface and indicator for fault event
EP1437683B1 (en) 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
JPWO2004095406A1 (ja) * 2003-04-23 2006-07-13 松下電器産業株式会社 駆動回路および表示装置
US7148803B2 (en) * 2003-10-24 2006-12-12 Symbol Technologies, Inc. Radio frequency identification (RFID) based sensor networks
US7494066B2 (en) * 2003-12-19 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4494003B2 (ja) 2003-12-19 2010-06-30 株式会社半導体エネルギー研究所 半導体装置
US7652321B2 (en) * 2004-03-08 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7374983B2 (en) * 2004-04-08 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4096315B2 (ja) * 2004-08-04 2008-06-04 セイコーエプソン株式会社 表示システム
US7582904B2 (en) * 2004-11-26 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and method for manufacturing thereof, and television device
EP1966740B1 (en) 2005-12-27 2016-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000356788A (ja) * 1999-04-15 2000-12-26 Semiconductor Energy Lab Co Ltd 電気光学装置及び電子機器
JP2004220591A (ja) * 2002-12-27 2004-08-05 Semiconductor Energy Lab Co Ltd カード及び前記カードを用いた記帳システム
JP2005202943A (ja) * 2003-12-19 2005-07-28 Semiconductor Energy Lab Co Ltd 半導体装置
JP2005285109A (ja) * 2004-03-04 2005-10-13 Semiconductor Energy Lab Co Ltd 半導体装置、ｉｃカード
JP2005294814A (ja) * 2004-03-08 2005-10-20 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476632B2 (en) 2005-12-27 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9177242B2 (en) 2005-12-27 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7692847B2 (en) 2007-12-18 2010-04-06 Seiko Epson Corporation Electrophoresis display and electronic apparatus including an electrophoresis display
JP2010097598A (ja) * 2008-09-17 2010-04-30 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010107860A (ja) * 2008-10-31 2010-05-13 Seiko Epson Corp 表示装置
JP2012118341A (ja) * 2010-12-01 2012-06-21 Seiko Epson Corp 薄膜トランジスタ形成用基板、半導体装置、電気装置
US8902597B2 (en) 2010-12-01 2014-12-02 Seiko Epson Corporation Thin-film transistor forming substrate, semiconductor device, and electric apparatus
JP2017111384A (ja) * 2015-12-18 2017-06-22 株式会社ジャパンディスプレイ 表示装置
WO2019159614A1 (ja) * 2018-02-13 2019-08-22 パナソニックＩｐマネジメント株式会社 無線通信半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP5153755B2 (ja) 2013-02-27
US20130284816A1 (en) 2013-10-31
JP4912858B2 (ja) 2012-04-11
US20070170505A1 (en) 2007-07-26
US8476632B2 (en) 2013-07-02
JP2010056566A (ja) 2010-03-11
EP1966740A1 (en) 2008-09-10
EP1966740A4 (en) 2014-08-27
WO2007077850A1 (en) 2007-07-12
US9177242B2 (en) 2015-11-03
EP1966740B1 (en) 2016-02-17
KR101233639B1 (ko) 2013-02-15
KR20080086999A (ko) 2008-09-29

Similar Documents

Publication Publication Date Title
JP4912858B2 (ja) 半導体装置の作製方法
US8692653B2 (en) Semiconductor device
KR101153470B1 (ko) 박막 집적회로 제작방법 및 소자 기판
JP4942998B2 (ja) 半導体装置及び半導体装置の作製方法
US7767516B2 (en) Semiconductor device, manufacturing method thereof, and manufacturing method of antenna
US8716834B2 (en) Semiconductor device including antenna
US7683838B2 (en) Semiconductor device
JP5376706B2 (ja) 半導体装置の作製方法
JP4827618B2 (ja) アンテナの作製方法、半導体装置の作製方法
JP2012212893A (ja) 半導体装置および無線タグ
JP5322408B2 (ja) 半導体装置及びその作製方法
JP2008193668A (ja) 半導体装置
JP2008234633A (ja) 記録担体
JP2008252068A (ja) 半導体装置及びその作製方法
JP4942959B2 (ja) レーザ照射装置およびレーザ照射方法
JP5388433B2 (ja) 半導体装置の作製方法
JP5352046B2 (ja) 半導体装置の作製方法
JP5235051B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees