JP2008193668A

JP2008193668A - 半導体装置

Info

Publication number: JP2008193668A
Application number: JP2008000350A
Authority: JP
Inventors: Yoshifumi Tanada; 好文棚田
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2007-01-10
Filing date: 2008-01-07
Publication date: 2008-08-21
Also published as: US20080164978A1; US8570151B2

Abstract

【課題】ＲＦＩＤタグ等、無線でデータの送受信を行い、かつ搬送波を利用して内部で電力の生成を行う半導体装置において、搬送波の受信電力が下がった場合にも所望の電源電圧を生成することができる半導体装置の提供を課題とする。
【解決手段】複数の容量部によって形成された保持容量部において、前記複数の容量部の接続を並列接続した状態で充電を行い、回路動作の際にはそのときに必要とされる電源電圧に応じて、前記複数の容量部の一部もしくは全てを直列接続として高電圧を取り出す。これにより、搬送波の受信電力が下がった際、つまりはタグとリーダ／ライタの距離が離れた際にもタグ内部の回路動作に必要な電圧を保証することが出来るため、通信距離の向上に大きく寄与する。同時に、タグ内で高い駆動電圧を必要とする回路にも良好な電源供給を可能とする。
【選択図】図１

Description

本発明は、無線通信を行う半導体装置に関する。

近年、電磁界又は電波等の無線通信を利用した個体識別技術が注目を集めている。特に、無線通信によりデータの交信を行う半導体装置として、ＲＦＩＤ（ＲａｄｉｏＦｒｅｑｕｅｎｃｙＩｄｅｎｔｉｆｉｃａｔｉｏｎ）タグを利用した個体識別技術が注目を集めている。ＲＦＩＤタグ（以下、単にＲＦＩＤという）は、ＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）タグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグとも呼ばれる。ＲＦＩＤを用いた個体識別技術は、個々の対象物の生産、管理等に役立てられ始めており、個体認証への応用も期待されている。

ＲＦＩＤは、タグとリーダ／ライタ間のデータ送受信に伴う回路動作に必要な電源をタグ自身が有しているアクティブタイプ（能動タイプ）のＲＦＩＤと、外部からの電波又は電磁波（搬送波）の電力を利用して、タグ内で電力を生成して駆動するパッシブタイプ（受動タイプ）のＲＦＩＤとの二つのタイプに分けることができる（アクティブタイプに関しては特許文献１、パッシブタイプに関しては特許文献２を参照）。このうち、アクティブタイプのＲＦＩＤにおいては、ＲＦＩＤを駆動するための電源を内蔵しており、電源として電池を備えている。また、パッシブタイプにおいては、ＲＦＩＤを駆動するための電力を外部からの電波又は電磁波（搬送波）の電力を利用して作り出し、電池を備えることのない構成を実現している。
特開２００５−３１６７２４号公報特表２００６−５０３３７６号公報

パッシブ型のＲＦＩＤタグにおいては、図２に示すように、リーダ／ライタ２０１から供給される交流の搬送波２０２をＲＦＩＤタグ２０３内のアンテナ２０４にて受信することで交流電圧が生成され、該交流電圧が整流回路部２０５によって直流電圧に変換されることによって電力が生成され、さらに保持容量部２０６に電荷を保持することで、該電力をＲＦＩＤタグ２０３内の機能部２０７の駆動電源としている。

しかし問題として、整流回路部２０５にて、直流電圧に変換する際には少なからずロスを生ずる。また、タグ内部で高い電圧を得たい場合には、搬送波の受信電力を高める必要があるが、これとタグとリーダ／ライタの距離とはトレードオフの関係にある。さらに、搬送波の受信電力が十分に高い場合、整流回路部２０５を構成するトランジスタは、それに見合った耐圧が要求されるため、絶縁膜厚を厚くする等の対策が必要となるが、このようなトランジスタを使用すると、搬送波の受信電力が下がった場合、具体的にはタグとリーダ／ライタの距離が離れた場合には、十分な電圧が生成できなくなるといった欠点が生ずる。

ＲＦＩＤタグは、鉄道等の運賃前払いシステム（ＳＵＩＣＡ（登録商標）等）のように、セキュリティ面での都合から密着状態での送受信が求められるものに限らず、タグとリーダ／ライタ間での通信距離向上が求められる用途も十分に考えられる。通信距離を向上させるには、当然のことながら搬送波の受信電力が低い環境においても、タグ内部の回路動作に十分な電圧の生成が実現されなければならない。

本発明は、上述の課題を鑑み、搬送波の受信電力が下がった場合にも所望の電源電圧を生成することができる半導体装置の提供を課題とする。

本発明の半導体装置は、交流の搬送波を受信することで交流電圧を生成するアンテナと、前記交流電圧から直流電圧を生成する整流回路と、前記生成した直流電圧を保持する保持容量部とを有し、前記保持容量部は、複数の容量部と、前記複数の各容量部が有する電極間に設けられた複数のスイッチング手段とを有し、前記複数のスイッチング手段の各々をオンまたはオフの状態に制御することで、前記複数の容量部が全て並列接続となる第１のモードと、前記複数の容量部のうち一部あるいは全てを直列接続とする第２のモードとを切り替えることを特徴としている。

本発明の半導体装置は、交流の搬送波を受信することで交流電圧を生成するアンテナと、前記交流電圧から直流電圧を生成する整流回路と、前記生成した直流電圧を保持する保持容量部と、受信した前記搬送波に含まれる命令に応じて処理を行う機能部とを有し、前記保持容量部は、複数の容量部と、前記複数の容量部が有する電極間に設けられた複数のスイッチング手段とを有し、前記複数のスイッチング手段の各々をオンまたはオフの状態に制御することで、前記複数の容量部が全て並列接続となる第１のモードと、前記複数の容量部のうち一部あるいは全てを直列接続とする第２のモードとを切り替え、前記保持容量部に電荷の蓄積を行う期間においては前記第１のモードをとり、前記保持容量部に蓄積された電荷によって、前記機能部の駆動を行う期間においては、前記第２のモードをとることを特徴としている。

前述した本発明の半導体装置においては、前記整流回路、前記保持容量部または前記機能部は、薄膜トランジスタを用いて構成されていても良い。

本発明の半導体装置は、交流の搬送波を受信することで交流電圧を生成するアンテナと、前記交流電圧から直流電圧を生成する整流回路と、前記生成した直流電圧を保持する第１および第２の保持容量部と、受信した前記搬送波に含まれる命令に応じて処理を行う第１の機能部と、前記第１の機能部よりも高い駆動電圧を要求する第２の機能部とを有し、前記第２の保持容量部は、複数の容量部と、前記複数の容量部が有する電極間に設けられた複数のスイッチング手段とを有し、前記複数のスイッチング手段の各々をオンまたはオフの状態に制御することで、前記第２の保持容量部が有する前記複数の容量部が全て並列接続となる第１のモードと、前記第２の保持容量部が有する前記複数の容量部のうち一部あるいは全てを直列接続とする第２のモードとを切り替え、前記第１の機能部の駆動には、前記第１の保持容量部から得られる電力を用い、前記第２の機能部の駆動には、前記第２の保持容量部を前記第２のモードとして得られる電力を用いることを特徴としている。

前述した本発明の半導体装置においては、前記整流回路、前記第１の保持容量部、前記第２の保持容量部、前記第１の機能部または前記第２の機能部は、薄膜トランジスタを用いて構成されていても良い。

さらに、前述した本発明の半導体装置においては、前記第２の機能部としては、書き換え可能なメモリ素子群等が挙げられる。

本発明の半導体装置により、複数の容量部によって形成された保持容量部において、前記複数の容量部の接続を並列接続した状態で充電を行い、回路動作の際にはそのときに必要とされる電源電圧に応じて、前記複数の容量部の一部もしくは全てを直列接続として高電圧を取り出すことを可能とする。これにより、搬送波の受信電力が下がった際、つまりはタグとリーダ／ライタの距離が離れた際にもタグ内部の回路動作に必要な電圧を保証することが出来るため、通信距離の向上に大きく寄与する。

また、タグ内部に、従来は内蔵することのできなかった、動作に高電圧を必要とする回路群を内蔵することも可能となり、タグの高機能化にも大きく寄与する。

（実施の形態１）
本発明の実施の形態について、図面を用いて以下に説明する。ただし、本発明は以下の説明によって狭義に限定されるものではなく、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一のものを指す符号は異なる図面間で共通して用いる場合がある。

タグとリーダ／ライタ間での送受信に用いられる搬送波の周波数は、１２５ｋＨｚ、１３．５６ＭＨｚ、９１５ＭＨｚ、２．４５ＧＨｚなどがあり、それぞれＩＳＯ規格などで設定される。勿論、アンテナとリーダ／ライタ間で送受信される搬送波の周波数はこれに限定されず、例えばサブミリ波である３００ＧＨｚ〜３ＴＨｚ、ミリ波である３０ＧＨｚ〜３００ＧＨｚ、マイクロ波である３ＧＨｚ〜３０ＧＨｚ、極超短波である３００ＭＨｚ〜３ＧＨｚ、超短波である３０ＭＨｚ〜３００ＭＨｚ、短波である３ＭＨｚ〜３０ＭＨｚ、中波である３００ｋＨｚ〜３ＭＨｚ、長波である３０ｋＨｚ〜３００ｋＨｚ、及び超長波である３ｋＨｚ〜３０ｋＨｚのいずれの周波数も用いることができる。

搬送波の変調方式は、アナログ変調であってもデジタル変調であってもよく、振幅変調、位相変調、周波数変調、及びスペクトラム拡散のいずれであってもよい。好ましくは、振幅変調又は周波数変調にするとよい。

本発明に用いることのできるアンテナの形状については特に限定されない。そのため、伝送方式は、電磁結合方式、電磁誘導方式又は電波方式、光方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適な長さ及び形状を有するアンテナを設ければよい。本発明では信号の伝送方式として、電波方式を用いることができ、更にはマイクロ波方式を用いることができる。

伝送方式として電磁結合方式又は電磁誘導方式（例えば、１３．５６ＭＨｚ帯）を適用する場合には、電界密度の変化による電磁誘導を利用するため、アンテナとして機能する導電膜を輪状（例えば、ループアンテナ）又はらせん状（例えば、スパイラルアンテナ）に形成する。

伝送方式として電波方式の一種であるマイクロ波方式（例えば、ＵＨＦ帯（８６０〜９６０ＭＨｚ帯）又は２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電波の波長を考慮してアンテナとして機能する導電膜の長さや形状を適宜設定すればよい。アンテナとして機能する導電膜を例えば、線状（例えば、ダイポールアンテナ）、平坦な形状（例えば、パッチアンテナ）等に形成することができる。また、アンテナとして機能する導電膜の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状又はこれらを組み合わせた形状で設けてもよい。

図１（Ａ）に、本発明の一実施形態を示す。ここでは、本発明の半導体装置の代表的な例としてＲＦＩＤタグを挙げる。このＲＦＩＤタグ２０３は、アンテナ２０４、整流回路部２０５、保持容量部２０６、機能部２０７を有し、保持容量部２０６は、複数の容量部１０１〜１０６に分割されている。容量部１０１〜１０６の各々の電極間には、それぞれスイッチ１０７を有する。また、整流回路部２０５と保持容量部２０６との間には、スイッチ１０８を配しても良いし、保持容量部２０６と機能部２０７との間には、スイッチ１０９を配しても良い。

容量部１０１〜１０６の各々の電極間に設けられたスイッチ１０７のオンとオフを所望の状態に制御することで、容量部１０１〜１０６の接続状態を切り替えることができる。以下に、その態様につき具体的に説明する。

図１（Ｂ）は、容量部１０１〜１０６を、全て並列接続した状態を示している。このとき、容量部１０１〜１０６のそれぞれが、ｃ１〜ｃ６の容量値を有する。説明を簡単にするため、ここではｃ１＝ｃ２＝ｃ３＝ｃ４＝ｃ５＝ｃ６とする。整流回路によって、交流電圧の整流を行い、直流電圧を得る。このとき、容量部１０１〜１０６は並列接続されているので、総容量値Ｃ＝ｃ１＋ｃ２＋ｃ３＋ｃ４＋ｃ５＋ｃ６の保持容量部２０６に、電圧Ｖが保持される。

このように、容量部１０１〜１０６が並列接続された状態では、放電時、電圧Ｖが直流電源として、他の回路の駆動に用いられる。

一方、図１（Ｂ）に示した状態から、スイッチ１０７のオンとオフを切り替え、容量部１０１〜１０６の接続状態を図１（Ｃ）の状態とする。このとき、容量部１０１〜１０６は直列接続となるが、容量部１０１〜１０６においては、容量値ｃ１、ｃ２、ｃ３、ｃ４、ｃ５、ｃ６の保持容量に、それぞれ電圧Ｖが保持されているので、この状態から放電を開始すると、電圧６×Ｖの直流電源として用いることができる。勿論、図１（Ｂ）の状態からの放電に比べ、総電荷量Ｃは変わらないから、取り出すことの出来る電流値は１／６になる。従って、図１（Ｂ）に比べ、回路を駆動するに十分な電圧を保持できる時間は短くなるが、より高い駆動電圧を必要とする回路の駆動が可能となる。

一方、リーダ／ライタからの搬送波の受信電力が下がった場合、つまり整流回路部２０５が十分な電圧を吐き出すことが出来ず、保持容量部２０６での電圧Ｖが十分に得られない場合であっても、この手法によって回路動作に十分な電圧を得ることが出来る。例えばＲＦＩＤタグ等の場合、データの送受信時のみ電圧が保証されれば良いので、例え電圧を保持できる時間が短くても、十分使用に耐えうる。

スイッチ１０８、１０９の制御については、例えば図１（Ａ）において、保持容量部２０６の高電位側のノードの電位を取得し、コンパレータ等で比較を行うことで、ある電位を下回った場合に、容量部１０１〜１０６の一部あるいは全てを直列接続とするようにスイッチングを行うなどといった方法が挙げられる。容量部１０１〜１０６の一部あるいは全てを直列接続とすることにより、保持容量部２０６の高電位側のノードの電位は上昇するので、電位を取得している部分は遮断し、直ちに並列接続に戻らないようにする等の対策は必要である。

なお、スイッチ１０８、１０９については、充電時、放電時を通じて容量部１０１〜１０６を並列接続として用いる際には常時ＯＮで構わないが、放電時に直列接続して電力の供給が必要な部位がある場合には、充電時にはスイッチ１０８をＯＮ、スイッチ１０９をＯＦＦとして機能部２０７を切り離しておき、放電時にはスイッチ１０８をＯＦＦ、スイッチ１０９をＯＮとして、整流回路部２０５を切り離しておくのが好ましい。

また、ここでは、容量部１０１〜１０６それぞれの容量値が等しいとして説明してきたが、特にこの限りではない。また、本実施の形態においては、複数設けられた容量部１０１〜１０６の全てをスイッチによって接続の切り替えを行っているが、一部の容量部のみ直列接続として高電圧駆動部への電力供給に用い、他の容量部は並列接続、もしくは単独で、低電圧駆動部への電力供給として用いる構成としても良い。

また、図１（Ａ）〜図１（Ｃ）には特に図示していないが、容量部１０１〜１０６の接続を制御するスイッチ１０７、およびスイッチ１０８、１０９の駆動用電源として、保持容量部２０６と並列に、保持容量部を追加して設けても良い。

（実施の形態２）
本実施形態においては、本発明の半導体装置を用いたＩＣカードの構成例について、図３を用いて説明する。

ＲＦＩＤタグを有するＩＣカード３００は、リーダ／ライタ３０１との間で、各種規格に応じた周波数を有する搬送波３０２によりデータの送受信を行う。リーダ／ライタ３０１から出力される搬送波３０２は、アンテナ３０３を有する共振回路３０４に入力される。共振回路３０４は整流回路、保持容量等を有し、整流回路によって、搬送波３０２を受信することで生成される交流電圧から直流電圧が生成される。生成された直流電圧は、保持容量で平滑化、保持される。

クロック生成回路３０５は、搬送波３０２を受信することで生成される交流電圧が入力され、分周する等によって所望の周波数を有するクロック信号を生成し、内部回路の動作用クロック信号として供給する。

また、搬送波３０２には、ＩＣカード３００に送信するデータが、その振幅、または周波数等に変調をかける形で格納されており、変調／復調回路３０６によってデジタル信号に復調される。またこの変調／復調回路は、ＩＣカード３００からリーダ／ライタ３０１に応答を返す際、出力すべきデジタル信号を変調して、搬送波３０２に載せる機能も有している。

点線枠３０７は、内部で命令の処理を行うロジック回路３０８、ＩＣカード固有のＩＤ等が格納されているマスクＲＯＭ部３０９、情報の更新を可能とする書き換え型メモリ部３１０を有する機能回路部である。

書き換え型メモリ部３１０は、リーダ／ライタ３０１からの命令受信によって書き込み、読み出しが出来るのが好ましく、かつ、リーダ／ライタ３０１からの信号を受信していない期間にも情報を保持しておくといった不揮発性が要求されるため、ＥＥＰＲＯＭのような電気的に書き込み／消去が可能なメモリを用いるのが好適である。ＥＥＰＲＯＭは一般に、書き込み時に比較的高い電源電圧を必要とするため、本発明の半導体装置を用いることで、搬送波３０２を受信することで生成される交流電圧を、整流することで得られる通常の直流電圧よりも高い電圧を確保し、書き込みを実行することが出来る。

この場合も、実施の形態１と同様、図１（Ａ）におけるスイッチ１０８、１０９の制御により、保持容量部２０６において、容量部１０１〜１０６の一部あるいは全てを直列接続として高電位を得るが、本実施形態においては、書き換え型メモリ部３１０への書き込み動作を開始するためのフラグとなる信号を利用し、スイッチ１０８、１０９の制御を行えば良い。

一方、このように周辺の機能部よりも高い駆動電圧を必要とする部分を持たない場合には、リーダ／ライタからの搬送波の受信電力が下がった場合、つまり図２において整流回路部２０５が十分な電圧を吐き出すことが出来ず、保持容量部２０６での電圧Ｖが十分に得られない場合に、本発明の半導体装置を用いることで、回路動作に十分な電圧を得ることが出来る。

なお、共振回路３０４内に設けられる保持容量は、図７に示すように、通常の並列接続のみで用いる第１の保持容量部７０１と、並列接続と直列接続の切り替えが可能な第２の保持容量部７０２とに分けて実装し、整流回路部７００によって両者の充電を行った後、両者を完全に独立させた構成で、第１の保持容量部７０１をロジック回路３０８の駆動、マスクＲＯＭ部３０９の読み出しに伴う電源、第２の保持容量部７０２を書き換え型メモリ部３１０の書き込み電源の供給に用いても良い。両者を完全に独立させることで、書き換え型メモリ部３１０の書き込みを行うのと並行して、ロジック回路３０８の駆動と、マスクＲＯＭ部３０９の読み出しとを安定して行うことができる。

或いは、ロジック回路３０８の駆動、マスクＲＯＭ部３０９、書き換え型メモリ部３１０からの読み出し動作を行う際には、第２の保持容量部７０２が有する複数の容量部を並列接続して第１の保持容量部７０１と組み合わせて電力を供給し、書き換え型メモリ部３１０への書き込みが必要になった時には、第２の保持容量部７０２が有する複数の容量部を直列接続して書き込み電圧を確保、供給し、第１の保持容量部７０１は並列接続のまま、ロジック回路３０８の駆動、マスクＲＯＭ部３０９の読み出しに伴う電力の供給を行っても良い。

本実施例においては、上記実施の形態で示した半導体装置の作製方法の一例に関して、図面を参照して説明する。ここでは、機能部、整流回路、電源回路等を有するアナログ部等の回路に含まれる素子を同一基板上に薄膜トランジスタを用いて設ける場合について説明する。また、蓄電手段を薄膜トランジスタ型の容量素子で設ける場合について説明する。もちろん、薄膜トランジスタ型の容量素子の代わりに小型の二次電池等で設けた構成とすることも可能である。

まず、基板１３０１の一表面に下地膜として機能する絶縁膜１３０４と半導体膜１３０５（例えば、非晶質シリコンを含む膜）を積層して形成する（図４（Ａ）参照）。なお、絶縁膜１３０４および半導体膜１３０５は、連続して形成することができる。

基板１３０１は、ガラス基板、石英基板、ステンレス等の金属基板、セラミック基板、Ｓｉ基板等の半導体基板、ＳＯＩ（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ）基板等などから選択されるものである。他にもプラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリルなどの基板を選択することもできる。

絶縁膜１３０４は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。例えば、絶縁膜１３０４を２層構造とする場合、第１層目の絶縁膜として窒化酸化シリコン膜を形成し、第２層目の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、第１層目の絶縁膜として窒化シリコン膜を形成し、第２層目の絶縁膜として酸化シリコン膜を形成してもよい。絶縁膜１３０４は基板１３０１からその上に形成される素子に不純物元素が混入するのを防ぐブロッキング層として機能する。このように、ブロッキング層として機能する絶縁膜１３０４を形成することによって、基板１３０１からＮａなどのアルカリ金属やアルカリ土類金属が、この上に形成する素子に悪影響を与えることを防ぐことができる。なお、基板１３０１として石英を用いるような場合には絶縁膜１３０４を省略してもよい。

非晶質半導体膜１３０５は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。

次に、非晶質半導体膜１３０５にレーザー光を照射して結晶化を行う。なお、レーザー光の照射と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法と、結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により非晶質半導体膜１３０５の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、結晶質半導体膜１３０５ａ〜結晶質半導体膜１３０５ｆを形成し、当該半導体膜１３０５ａ〜１３０５ｆを覆うようにゲート絶縁膜１３０６を形成する（図４（Ｂ）参照）。

ゲート絶縁膜１３０６は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の絶縁材料を用いて形成する。例えば、ゲート絶縁膜１３０６を２層構造とする場合、第１層目の絶縁膜として酸化窒化シリコン膜を形成し、第２層目の絶縁膜として窒化酸化シリコン膜を形成するとよい。また、第１層目の絶縁膜として酸化シリコン膜を形成し、第２層目の絶縁膜として窒化シリコン膜を形成してもよい。

結晶質半導体膜１３０５ａ〜１３０５ｆの作製工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚５０〜６０ｎｍの非晶質半導体膜を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、レーザー光を照射し、フォトリソグラフィ法を用いることよって結晶質半導体膜１３０５ａ〜１３０５ｆを形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで非晶質半導体膜の結晶化を行ってもよい。

結晶化に用いるレーザー発振器としては、連続発振型のレーザービーム（ＣＷレーザービーム）やパルス発振型のレーザービーム（パルスレーザービーム）を用いることができる。ここで用いることができるレーザービームは、Ａｒレーザー、Ｋｒレーザー、エキシマレーザーなどの気体レーザー、単結晶のＹＡＧ、ＹＶＯ_４、フォルステライト（Ｍｇ_２ＳｉＯ_４）、ＹＡｌＯ_３、ＧｄＶＯ_４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ_２Ｏ_３、ＹＶＯ_４、ＹＡｌＯ_３、ＧｄＶＯ_４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種から発振されるものを用いることができる。このようなレーザービームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザービームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ_４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザーのパワー密度は０．０１〜１００ＭＷ／ｃｍ^２程度（好ましくは０．１〜１０ＭＷ／ｃｍ^２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。なお、単結晶のＹＡＧ、ＹＶＯ_４、フォルステライト（Ｍｇ_２ＳｉＯ_４）、ＹＡｌＯ_３、ＧｄＶＯ_４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ_２Ｏ_３、ＹＶＯ_４、ＹＡｌＯ_３、ＧｄＶＯ_４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、Ａｒイオンレーザー、またはＴｉ：サファイアレーザーは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザービームを発振させると、半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。

また、ゲート絶縁膜１３０６は、半導体膜１３０５ａ〜１３０５ｆに対し前述の高密度プラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ_２）、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。

このような高密度プラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度はきわめて低くすることができる。このような、高密度プラズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しくは窒化）するため、形成される絶縁膜の厚さは理想的には、ばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。

ゲート絶縁膜１３０６は、高密度プラズマ処理によって形成される絶縁膜のみを用いても良いし、それにプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。

また、半導体膜１３０５に対し、連続発振レーザー若しくは１０ＭＨｚ以上の周波数で発振するレーザービームを照射しながら一方向に走査して結晶化させて得られた半導体膜１３０５ａ〜１３０５ｆは、そのビームの走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置し、上記ゲート絶縁膜を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高い薄膜トランジスタ（ＴＦＴ）を得ることができる。

なお、本実施例においては、半導体膜１３０５ｆを容量素子の電極として利用するため、当該半導体膜１３０５ｆに不純物元素を導入する。具体的には、ゲート絶縁膜１３０６の形成前または形成後に、半導体膜１３０５ａ〜１３０５ｅをレジストで覆い、イオンドープ方またはイオン注入法により半導体膜１３０５ｆにｎ型またはｐ型を示す不純物元素を選択的に導入することができる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、半導体膜１３０５ｆに選択的に導入する。

次に、ゲート絶縁膜１３０６上に、第１の導電膜と第２の導電膜とを積層して形成する。ここでは、第１の導電膜は、ＣＶＤ法やスパッタリング法等により、２０〜１００ｎｍの厚さで形成する。第２の導電膜は、１００〜４００ｎｍの厚さで形成する。第１の導電膜と第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成する。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。

次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、半導体膜１３０５ａ〜１３０５ｆの上方にゲート電極１３０７を形成する。ここでは、ゲート電極１３０７として、第１の導電膜１３０７ａと第２の導電膜１３０７ｂの積層構造で設けた例を示している。

次に、ゲート電極１３０７をマスクとして半導体膜１３０５ａ〜１３０５ｆに、イオンドープ法またはイオン注入法により、ｎ型を付与する不純物元素を低濃度に添加し、その後、フォトリソグラフィ法によりレジストからなるマスクを選択的に形成して、ｐ型を付与する不純物元素を高濃度に添加する。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、１×１０^１５〜１×１０^１９／ｃｍ^３の濃度で含まれるように半導体膜１３０５ａ〜１３０５ｆにゲート電極１３０７をマスクとして選択的に導入し、ｎ型を示す不純物領域１３０８を形成する。続いて、半導体膜１３０５ａ、１３０５ｂ、１３０５ｄ、１３０５ｆをレジストで覆い、ｐ型を付与する不純物元素としてボロン（Ｂ）を用い、１×１０^１９〜１×１０^２０／ｃｍ^３の濃度で含まれるように選択的に半導体膜１３０５ｃ、１３０５ｅに導入し、ｐ型を示す不純物領域１３０９を形成する（図４（Ｃ）参照）。

続いて、ゲート絶縁膜１３０６とゲート電極１３０７を覆うように、絶縁膜を形成する。絶縁膜は、プラズマＣＶＤ法やスパッタリング法等により、シリコン、シリコンの酸化物又はシリコンの窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極１３０７の側面に接する絶縁膜１３１０（サイドウォールともよばれる）を形成する。絶縁膜１３１０は、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。

続いて、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極１３０７および絶縁膜１３１０をマスクとして用いて、半導体膜１３０５ａ、１３０５ｂ、１３０５ｄ、１３０５ｆにｎ型を付与する不純物元素を高濃度に添加して、ｎ型を示す不純物領域１３１１を形成する。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、１×１０^１９〜１×１０^２０／ｃｍ^３の濃度で含まれるように半導体膜１３０５ａ、１３０５ｂ、１３０５ｄ、１３０５ｆに選択的に導入し、不純物領域１３０８より高濃度のｎ型を示す不純物領域１３１１を形成する。

以上の工程により、ｎチャネル型薄膜トランジスタ１３００ａ、１３００ｂ、１３００ｄと、ｐチャネル型薄膜トランジスタ１３００ｃ、１３００ｅと、容量素子１３００ｆが形成される（図４（Ｄ）参照）。

ｎチャネル型薄膜トランジスタ１３００ａは、ゲート電極１３０７と重なる半導体膜１３０５ａの領域にチャネル形成領域が形成され、ゲート電極１３０７及び絶縁膜１３１０と重ならない領域にソース領域又はドレイン領域を形成する不純物領域１３１１が形成され、絶縁膜１３１０と重なる領域であってチャネル形成領域と不純物領域１３１１の間に低濃度不純物領域（ＬＤＤ領域）が形成されている。また、ｎチャネル型薄膜トランジスタ１３００ｂ、１３００ｄも同様にチャネル形成領域、低濃度不純物領域及び不純物領域１３１１が形成されている。

ｐチャネル型薄膜トランジスタ１３００ｃは、ゲート電極１３０７と重なる半導体膜１３０５ｃの領域にチャネル形成領域が形成され、ゲート電極１３０７と重ならない領域にソース領域又はドレイン領域を形成する不純物領域１３０９が形成されている。また、ｐチャネル型薄膜トランジスタ１３００ｅも同様にチャネル形成領域及び不純物領域１３０９が形成されている。なお、ここでは、ｐチャネル型薄膜トランジスタ１３００ｃ、１３００ｅには、ＬＤＤ領域を設けていないが、ｐチャネル型薄膜トランジスタにＬＤＤ領域を設けてもよいし、ｎチャネル型薄膜トランジスタにＬＤＤ領域を設けない構成としてもよい。

次に、半導体膜１３０５ａ〜１３０５ｆ、ゲート電極１３０７等を覆うように、絶縁膜を単層または積層して形成し、当該絶縁膜上に薄膜トランジスタ１３００ａ〜１３００ｅのソース領域又はドレイン領域を形成する不純物領域１３０９、１３１１、容量素子１３００ｆの一方の電極と電気的に接続する導電膜１３１３を形成する（図５（Ａ）参照）。絶縁膜は、ＣＶＤ法、スパッタ法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等により、シリコンの酸化物やシリコンの窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または積層で形成する。ここでは、当該絶縁膜を２層で設け、１層目の絶縁膜１３１２ａとして窒化酸化シリコン膜で形成し、２層目の絶縁膜１３１２ｂとして酸化窒化シリコン膜で形成する。また、導電膜１３１３は、薄膜トランジスタ１３００ａ〜１３００ｅのソース電極又はドレイン電極を形成しうる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。

なお、絶縁膜１３１２ａ、１３１２ｂを形成する前、または絶縁膜１３１２ａ、１３１２ｂのうちの１つまたは複数の薄膜を形成した後に、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを適用するとよい。

導電膜１３１３は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料に相当する。導電膜１３１３は、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜１３１３を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。

次に、導電膜１３１３を覆うように、絶縁膜１３１４を形成し、当該絶縁膜１３１４上に、薄膜トランジスタ１３００ａのソース電極又はドレイン電極を形成する導電膜１３１３と電気的に接続する導電膜１３１６を形成する。導電膜１３１６は、上述した導電膜１３１３で示したいずれかの材料を用いて形成することができる。

続いて、導電膜１３１６にアンテナとして機能する導電膜１３１７が電気的に接続されるように形成する（図５（Ｂ）参照）。

絶縁膜１３１４は、ＣＶＤ法やスパッタ法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。

導電膜１３１７は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。

例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜１３１７を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコーン樹脂等の有機樹脂が挙げられる。また、導電膜の形成にあたり、導電性のペーストを設けた後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより硬化させて導電膜を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーのはんだは、低コストであるといった利点を有している。

また、本実施例においては、成膜後にパターニング、もしくはスクリーン印刷によって、絶縁膜１３１４上に直接導電膜１３１７でなるアンテナを形成しているが、アンテナについては別途、前述した基板、もしくは可撓性を有するプラスチック基板等の上に形成し、導電膜１３１６上で導通が取れるように接触させ、貼り付けることによって形成しても良い。

最後に、ダイシングによって所望の形状、サイズに分断し、半導体装置を完成する。

なお、本実施例で示した半導体装置において、トランジスタの構成は様々な形態をとることができる。本実施例で示した特定の構成に限定されない。例えば、ゲート電極が２個以上になっているマルチゲート構造を用いてもよい。マルチゲート構造にすると、チャネル領域が直列に接続されるような構成となるため、複数のトランジスタが直列に接続されたような構成となる。マルチゲート構造にすることにより、オフ電流を低減し、トランジスタの耐圧を向上させて信頼性を良くし、飽和領域で動作する時に、ドレインとソース間電圧が変化しても、ドレインとソース間電流があまり変化せず、フラットな特性にすることなどができる。また、チャネルの上下にゲート電極が配置されている構造でもよい。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値を大きくし、空乏層ができやすくなってＳ値をよくすることができる。チャネルの上下にゲート電極が配置されると、複数のトランジスタが並列に接続されたような構成となる。

また、チャネルの上にゲート電極が配置されている構造でもよいし、チャネルの下にゲート電極が配置されている構造でもよいし、正スタガ構造であってもよいし、逆スタガ構造でもよい。また、チャネル領域が複数の領域に分かれていてもよいし、複数のチャネル領域が並列に接続されていてもよいし、直列に接続されていてもよい。また、チャネル（もしくはその一部）にソース電極やドレイン電極が重なっていてもよい。チャネル（もしくはその一部）にソース電極やドレイン電極が重なっている構造にすることにより、チャネルの一部に電荷がたまって、動作が不安定になることを防ぐことができる。また、ＬＤＤ領域があってもよい。ＬＤＤ領域を設けることにより、オフ電流を低減し、トランジスタの耐圧を向上させて信頼性を良くし、飽和領域で動作する時に、ドレインとソース間電圧が変化しても、ドレインとソース間電流があまり変化せず、フラットな特性にすることができる。

なお本発明で用いることができるトランジスタは、多結晶半導体、微結晶半導体またはアモルファス半導体を用いた薄膜トランジスタの他に、単結晶シリコンを用いて形成されたトランジスタ、ＳＯＩを用いて形成されたトランジスタなどが挙げられる。また、有機半導体を用いたトランジスタであっても良いし、カーボンナノチューブを用いたトランジスタであってもよい。

なお、本実施例にて示した半導体装置の作製方法は、本明細書に記載した他の実施の形態の半導体装置に適用することができる。

本実施例においては、実施例１の工程に従って薄膜トランジスタ等の素子を一度支持基板に設けた後、可撓性を有する基板に転置する場合に関して説明する。

図６（Ａ）に示すように、基板１３０１上に絶縁膜１３０２を介して剥離層１３０３を形成する。その後、実施例１の工程に従って薄膜トランジスタを始めとする素子群を基板１３０１上に形成する。

絶縁膜１３０２は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。絶縁膜１３０２は、基板１３０１から剥離層１３０３又はその上に形成される素子に不純物元素が混入するのを防ぐブロッキング層として機能する。このように、ブロッキング層として機能する絶縁膜１３０２を形成することによって、基板１３０１からＮａなどのアルカリ金属やアルカリ土類金属が、剥離層１３０３上に形成される素子に悪影響を与えることを防ぐことができる。なお、基板１３０１として石英を用いるような場合には絶縁膜１３０２を省略してもよい。

剥離層１３０３は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素または元素を主成分とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気下またはＮ_２Ｏ雰囲気下におけるプラズマ処理、酸素雰囲気下またはＮ_２Ｏ雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化物を設けることができる。例えば、金属膜としてスパッタ法やＣＶＤ法等によりタングステン膜を設けた場合、タングステン膜にプラズマ処理を行うことによって、タングステン膜表面にタングステン酸化物からなる金属酸化膜を形成することができる。また、この場合、タングステンの酸化物は、ＷＯｘで表され、Ｘは２〜３であり、Ｘが２の場合（ＷＯ_２）、Ｘが２．５の場合（Ｗ_２Ｏ_５）、Ｘが２．７５の場合（Ｗ_４Ｏ_１１）、Ｘが３の場合（ＷＯ_３）などがある。タングステンの酸化物を形成するにあたり、上記に挙げたＸの値に特に制約はなく、エッチングレート等を基に、どの酸化物を形成するかを決めるとよい。他にも、例えば、金属膜（例えば、タングステン）を形成した後に、当該金属膜上にスパッタ法で酸化シリコン等の絶縁膜を設けると共に、金属膜上に金属酸化物（例えば、タングステン上にタングステン酸化物）を形成してもよい。

次に、導電膜１３１７を覆うように絶縁膜１３１８を形成した後、薄膜トランジスタ１３００ａ〜１３００ｅ、容量素子１３００ｆ、導電膜１３１７等を含む層（以下、「素子形成層１３１９」と記す）を基板１３０１から剥離する。ここでは、レーザー光（例えばＵＶ光）を照射することによって、薄膜トランジスタ１３００ａ〜１３００ｅ、容量素子１３００ｆを避けた領域に開口部を形成後（図６（Ａ）参照）、物理的な力を用いて基板１３０１から素子形成層１３１９を剥離することができる。なお、素子形成層１３１９を剥離する際に、水等の液体で濡らしながら行うことによって、静電気により素子形成層１３１９に設けられた薄膜トランジスタの破壊を防止することができる。また、素子形成層１３１９が剥離された基板１３０１を再利用することによって、コストの削減をすることができる。

絶縁膜１３１８は、ＣＶＤ法やスパッタ法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。

本実例では、レーザー光の照射により素子形成層１３１９に開口部を形成した後に、当該素子形成層１３１９の一方の面（絶縁膜１３１８の露出した面）に第１のシート材１３２０を貼り合わせた後、基板１３０１から素子形成層１３１９を剥離する（図６（Ｂ）参照）。

その後、剥離面（剥離により露出した面）に、第２のシート材（図示せず）を貼り合わせた後、加熱処理と加圧処理の一方又は両方を行って第２のシート材を貼り合わせると好ましい。第１のシート材、第２のシート材としては、ホットメルトフィルム等を用いることができる。

また、静電気等を防止する帯電防止対策を施したフィルム（以下、帯電防止フィルムと記す）を用いることもできる。帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設けられたフィルムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両面に帯電防止可能な材料を設けたフィルムであってもよい。さらに、片面に帯電防止可能な材料が設けられたフィルムは、帯電防止可能な材料が設けられた面をフィルムの内側になるように層に貼り付けてもよいし、フィルムの外側になるように貼り付けてもよい。なお、帯電防止可能な材料はフィルムの全面、あるいは一部に設けてあればよい。ここでの帯電防止可能な材料としては、金属、インジウムと錫の酸化物（ＩＴＯ）、両性界面活性剤や陽イオン性界面活性剤や非イオン性界面活性剤等の界面活性剤を用いることができる。また、他にも帯電防止材料として、側鎖にカルボキシル基および４級アンモニウム塩基をもつ架橋性共重合体高分子を含む樹脂材料等を用いることができる。これらの材料をフィルムに貼り付けたり、練り込んだり、塗布することによって帯電防止フィルムとすることができる。帯電防止フィルムで封止を行うことによって、商品として取り扱う際に、外部からの静電気等によって半導体素子に悪影響が及ぶことを抑制することができる。

実施例１または本実施例にて示した作製方法により、薄膜トランジスタを用いて絶縁基板上に回路を形成することが出来るが、一般的に薄膜トランジスタは、単結晶基板上に形成されたトランジスタ、あるいはＳＯＩ基板上に形成されたトランジスタと比較して結晶状態が劣るため、移動度はやや低く、しきい値のばらつきも大きくなる場合が多い。よって、前述のように搬送波を受信することで生成される交流電圧を整流して内部回路の駆動電源を確保する場合にも、受信電力に対して生成される内部電力のロスが大きくなる。そこで本発明を適用することにより、薄膜トランジスタを用いて形成された回路であっても、容易に、かつロス少なく高電圧を生成することが可能となる。

なお、本実施例にて示した半導体装置の作製方法は、本明細書に記載した他の実施形態、および実施例の半導体装置に適用することができる。

本発明の一実施形態である半導体装置の構成、および動作概要を示す図。ＲＦＩＤタグとリーダ／ライタの構成を示す図。本発明の一実施形態である半導体装置を用いたＩＣカードとリーダ／ライタの構成を示す図。本発明の半導体装置の製造工程例を示す図。本発明の半導体装置の製造工程例を示す図。本発明の半導体装置の製造工程例を示す図。本発明の一実施形態である半導体装置の構成を示す図。

符号の説明

１０１容量部
１０７スイッチ
１０８スイッチ
１０９スイッチ
２０１リーダ／ライタ
２０２搬送波
２０３ＲＦＩＤタグ
２０４アンテナ
２０５整流回路部
２０６保持容量部
２０７機能部
３００ＩＣカード
３０１リーダ／ライタ
３０２搬送波
３０３アンテナ
３０４共振回路
３０５クロック生成回路
３０６変調／復調回路
３０７点線枠
３０８ロジック回路
３０９マスクＲＯＭ部
３１０書き換え型メモリ部
７００整流回路部
７０１第１の保持容量部
７０２第２の保持容量部
１３０１基板
１３０２絶縁膜
１３０３剥離層
１３０４絶縁膜
１３０５半導体膜
１３０６ゲート絶縁膜
１３０７ゲート電極
１３０８不純物領域
１３０９不純物領域
１３１０絶縁膜
１３１１不純物領域
１３１３導電膜
１３１４絶縁膜
１３１６導電膜
１３１７導電膜
１３１８絶縁膜
１３１９素子形成層
１３２０シート材
１３２１シート材
１３００ａ薄膜トランジスタ
１３００ｂ薄膜トランジスタ
１３００ｃ薄膜トランジスタ
１３００ｅ薄膜トランジスタ
１３００ｆ容量素子
１３０５ａ半導体膜
１３０５ｃ半導体膜
１３０５ｆ半導体膜
１３０７ａ導電膜
１３０７ｂ導電膜
１３１２ａ絶縁膜
１３１２ｂ絶縁膜

Claims

搬送波を受信することで交流電圧を生成するアンテナと、前記交流電圧が入力されると直流電圧を生成する整流回路と、前記直流電圧を保持する保持容量部とを有し、
前記保持容量部は、複数の容量部と、前記複数の容量部が全て並列接続となる第１のモードと、前記複数の容量部のうち一部あるいは全てを直列接続とする第２のモードとを切り替える複数のスイッチング手段と、を有することを特徴とする半導体装置。
請求項１において、
前記整流回路または前記保持容量部は、薄膜トランジスタを用いることを特徴とする半導体装置。
搬送波を受信することで交流電圧を生成するアンテナと、前記交流電圧が入力されると直流電圧を生成する整流回路と、前記直流電圧を保持する保持容量部と、受信した前記搬送波に含まれる命令に応じて処理を行う機能部とを有し、
前記保持容量部は、複数の容量部と、前記保持容量部に電荷の蓄積を行う期間において前記複数の容量部が全て並列接続となる第１のモードと、前記保持容量部に蓄積された電荷によって前記機能部の駆動を行う期間において前記複数の容量部のうち一部あるいは全てを直列接続とする第２のモードとを切り替える複数のスイッチング手段と、を有することを特徴とする半導体装置。
請求項３において、
前記整流回路、前記保持容量部または前記機能部は、薄膜トランジスタを用いることを特徴とする半導体装置。
搬送波を受信することで交流電圧を生成するアンテナと、前記交流電圧が入力されると直流電圧を生成する整流回路と、前記直流電圧を保持する第１の保持容量部および第２の保持容量部と、前記第１の保持容量部から得られる電力を用い、受信した前記搬送波に含まれる命令に応じて処理を行う第１の機能部と、前記第２の保持容量部から得られる電力を用い、前記第１の機能部よりも高い駆動電圧を要求する第２の機能部とを有し、
前記第２の保持容量部は、複数の容量部と、前記第２の保持容量部が有する前記複数の容量部が全て並列接続となる第１のモードと、前記第２の保持容量部が有する前記複数の容量部のうち一部あるいは全てを直列接続とする第２のモードとを切り替える複数のスイッチング手段とを有することを特徴とする半導体装置。
請求項５において、
前記整流回路、前記第１の保持容量部、前記第２の保持容量部、前記第１の機能部または前記第２の機能部は、薄膜トランジスタを用いることを特徴とする半導体装置。
請求項５または請求項６において、
前記第２の機能部は、書き換え可能なメモリ素子群を有することを特徴とする半導体装置。