KR20110081829A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20110081829A
KR20110081829A KR1020117009826A KR20117009826A KR20110081829A KR 20110081829 A KR20110081829 A KR 20110081829A KR 1020117009826 A KR1020117009826 A KR 1020117009826A KR 20117009826 A KR20117009826 A KR 20117009826A KR 20110081829 A KR20110081829 A KR 20110081829A
Authority
KR
South Korea
Prior art keywords
electrically connected
circuit
antenna
protection circuit
diode
Prior art date
Application number
KR1020117009826A
Other languages
English (en)
Other versions
KR101595755B1 (ko
Inventor
유키 하타
고이치로 가마타
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20110081829A publication Critical patent/KR20110081829A/ko
Application granted granted Critical
Publication of KR101595755B1 publication Critical patent/KR101595755B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0715—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including means to regulate power transfer to the integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • H01Q1/2225—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems used in active tags, i.e. provided with its own power source or in passive tags, i.e. deriving power from RF signal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/248—Supports; Mounting means by structural association with other equipment or articles with receiving set provided with an AC/DC converting device, e.g. rectennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

반도체 장치는 안테나(101), 정류 회로(102), 제 1 보호 회로(107), 및 제 2 보호 회로(108)를 포함한다. 안테나(101)는 AC 전압을 생성한다. 정류 회로(102)는 AC 전압을 정류하고, 내부 전압 Vin을 생성한다. 제 1 보호 회로(107)는 제 1 다이오드(201) 및 제 2 다이오드(202)를 포함한다. 제 2 보호 회로(108)는 용량 소자(203) 및 트랜지스터(204)를 포함한다. 안테나(101)에서 생성된 AC 전압의 절대값이 특정 값보다 큰 경우에, 제 1 보호 회로(107)는 과잉을 차단한다. 제 2 보호 회로(108)는, 정류 회로(102)에서 생성된 내부 전압 Vin의 레벨이 높은 경우에 기능한다. 공진 주파수를 변경함으로써, 제 2 보호 회로(108)는 반도체 장치에 입력되는 신호들의 수를 감소시킨다.

Description

반도체 장치{Semiconductor device}
본 발명은, 반도체 소자들을 사용하여 형성되고 무선 통신 기능들을 갖는 반도체 장치들에 관한 것이다.
무선으로 데이터를 송신 및 수신하기 위한 무선 통신 기능들을 갖는 반도체 장치들은 다양한 분야들에서 실용화가 진행되고 있다. 무선 통신 기능을 갖는 반도체 장치들은 새로운 통신 정보 단말기로서 예상되고, 그러한 반도체 장치들의 시장이 확대될 것으로 예상된다. 실용화된, 무선 통신 기능들을 갖는 반도체 장치들에서, 반도체 소자들을 사용하여 형성된 집적 회로들 및 안테나들은 동일한 기판들 위에 형성된다. 또한, 무선 통신 기능들을 갖는 반도체 장치들은 또한 무선 태그들, RF(무선 주파수) 태그들, RFID(무선 주파수 식별) 태그들, IC(집적 회로) 태그들, 또는 ID(식별) 태그들로서 지칭된다.
무선 통신 기능을 갖는 반도체 장치는 전력 공급원 및 송수신 장치인 무선 통신 장치(또한, 인터로게이터(interrogator) 또는 판독기/기록기)와 통신할 수 있다. 무선 통신 기능을 갖는 종래의 반도체 장치의 구조는 도 10의 블록도를 참조하여 이하에 설명된다.
도 10에 예시된, 무선 통신 기능을 갖는 종래의 반도체 장치(간단히 반도체 장치로 지칭됨)는 안테나(11), 정류 회로(12), 복조 회로(13), 정전압 회로(14), 논리 회로(15) 및 변조 회로(16)를 포함한다. 반도체 장치가 무선 통신 장치로부터 송신된 전파들을 수신할 때, AC 전압이 내부 안테나(11)에서 생성된다. 생성된 AC 전압은 정류 회로(12) 및 복조 회로(13)에 인가된다. 정류 회로(12)에서 정류된 AC 전압은 정전압 회로(14)에서 DC 전압으로 변환되고, 논리 회로(15)에 인가된다. AC 전압은 복조 회로(13)에서 복조되고, 복조된 신호는 논리 회로(15)에 입력된다. 신호의 분석 및 응답 신호의 생성이 논리 회로(15)에서 수행되고, 응답 신호는 변조 회로(16)로 출력된다. 변조 회로(16)는 응답 신호를 사용함으로써 안테나(11) 상에서 부하 변조를 수행하여, 신호가 무선 통신 장치로 송신된다. 따라서, 반도체 장치와 무선 통신 장치들 간에 무선 통신이 수행된다.
일반적으로, 무선 통신 장치에서 반도체 장치로 공급된 전력은 반도체 장치와 무선 통신 장치 간의 거리(이후에 통신 거리로서 지칭됨)의 제곱에 비례하여 감쇠한다. 즉, 반도체 장치에 공급되는 전력의 양은 통신 거리에 의존하여 변동한다.
통신 거리가 길 때, 반도체 장치에 공급되는 전력의 양이 감소된다. 물론, 전력에 따라 생성되는 DC 전압의 레벨이 낮아져, 집적 회로가 동작될 수 없다. 따라서, 통신 거리를 향상하기 위해, 통신 거리가 긴 경우일지라도, 원하는 구동 전원 전압을 생성할 수 있는 반도체 장치들이 활발하게 개발되고 있다(예를 들면, 참조 문헌 1 참조). 구체적으로, 입력 신호들을 증폭할 수 있는 반도체 장치들이 활발히 개발되고 있다.
일본 공개 특허 공보 제 2008-193668 호
입력 신호들을 증폭할 수 있는 반도체 장치에서, 통신 거리는 종래의 반도체 장치와 비교하여 증가될 수 있다. 반면에, 통신 거리가 짧을 때, 예를 들면, 반도체 장치는 무선 통신 장치와 접촉하거나, 진폭이 큰 신호가 외부 전자 기기로부터의 원하지 않는 복사 등에 의해 반도체 장치에 공급될 때, 미리 결정된 범위를 벗어난 높은 AC 전압이 안테나에서 생성된다. 미리 결정된 범위를 벗어난 높은 AC 전압이 생성될 때, 무선 통신 장치로부터의 신호들은 반도체 장치에서 정확히 복조될 수 없고, 반도체 장치가 오작동하여, 반도체 장치 내의 반도체 소자가 열화한다. 또한, 최악의 경우에, 반도체 소자에 인가된 전압에서의 급격한 상승에 의해 절연 파괴(dielectric breakdown)가 야기되어, 반도체 소자가 손상된다.
특히, 최근에, 반도체 소자들의 내전압은 반도체 제조 공정들의 미세화로 인해 낮아지는 경향이 있다.
본 발명의 하나의 실시 형태는 상기 문제점들을 감안하여 이루어진다. 진폭이 큰 신호가 반도체 장치에 공급되는 경우에서도 정상적으로 동작되고, 고신뢰성을 갖는 무선 통신 기능을 갖는 반도체 장치가 제공된다.
본 발명의 하나의 실시 형태에 따른 반도체 장치는 제 1 다이오드 및 제 2 다이오드를 갖는 제 1 보호 회로 및 용량 소자 및 트랜지스터를 갖는 제 2 보호 회로를 포함한다. 제 1 다이오드의 애노드는 안테나에 전기적으로 접속되고, 제 1 다이오드의 캐소드가 접지된다. 제 2 다이오드의 캐소드는 안테나에 전기적으로 접속되고, 제 2 다이오드의 애노드가 접지된다. 제 2 다이오드는 제 1 다이오드와 병렬로 접속된다. 용량 소자의 전극들 중 하나는 안테나에 전기적으로 접속된다. 트랜지스터의 게이트 전극은 정류 회로의 출력 단자에 전기적으로 접속된다. 트랜지스터의 소스 전극 및 드레인 전극 중 하나는 용량 소자의 전극들 중 다른 하나에 전기적으로 접속된다. 트랜지스터의 소스 전극 및 드레인 전극 중 다른 하나가 접지된다.
트랜지스터의 소스 전극 및 드레인 전극이 트랜지스터의 구조, 동작 조건 등에 의존하여 변하기 때문에, 어느 것이 소스 전극 또는 드레인 전극인지를 규정하는 것이 어렵다는 것을 유의하라. 따라서, 본원에서, 전극들 중 하나는 소스 전극 및 드레인 전극 중 하나로서 지칭되고, 전극들 중 다른 하나는 소스 전극 및 드레인 전극 중 다른 하나로서 지칭된다.
본 발명의 하나의 실시 형태가 이하에 설명된다. 반도체 장치는 무선 통신 장치로부터 신호들을 수신하고 AC 전압을 생성하는 안테나; 생성된 AC 전압을 정류하고 DC 전압을 생성하는 정류 회로; 제 1 보호 회로; 및 제 2 보호 회로를 포함한다.
제 1 보호 회로는 제 1 다이오드 및 제 2 다이오드를 포함한다. 제 1 다이오드의 애노드는 안테나에 전기적으로 접속되고, 제 1 다이오드의 캐소드가 접지된다. 제 2 다이오드의 캐소드는 안테나에 전기적으로 접속되고, 제 2 다이오드의 애노드가 접지된다. 제 1 다이오드 및 제 2 다이오드가 서로 병렬로 접속된다는 것을 유의하라. 또한, 제 1 다이오드들의 수 및 제 2 다이오드들의 수는 모두 복수일 수 있다. 그러한 경우에, 제 1 다이오드들의 수 및 제 2 다이오드들의 수는 동일하고, 제 1 다이오드들 및 제 2 다이오드들은 서로 병렬로 접속된다. 제 1 다이오드들 간의 접속 및 제 2 다이오드들의 접속은 직렬 접속 또는 병렬 접속으로 제한되지 않고, 제 1 다이오드들 및 제 2 다이오드들은 주어진 방법으로 접속된다. 제 1 다이오드 및 제 2 다이오드 또는 복수의 제 1 다이오드들 및 복수의 제 2 다이오드들은, 안테나에서 생성되는 AC 전압의 진폭이 제 1 진폭(순방향 전압 강하) 이상일 때 도통된다.
제 2 보호 회로는 용량 소자 및 트랜지스터를 포함한다. 용량 소자의 전극들 중 하나는 안테나에 전기적으로 접속된다. 트랜지스터의 게이트 전극은 정류 회로의 출력 단자에 전기적으로 접속된다. 트랜지스터의 소스 전극 및 드레인 전극 중 하나는 용량 소자의 전극들 중 다른 하나에 전기적으로 접속된다. 트랜지스터의 소스 전극 및 드레인 전극 중 다른 하나는 접지된다. 안테나에서 생성된 AC 전압의 진폭이 제 2 진폭 이상일 때, 트랜지스터가 턴 온된다는 것을 유의하라. 따라서, 안테나 및 트랜지스터 사이에 제공된 용량 소자는 공진 용량으로서 기능하고, 반도체 장치에 입력된 신호들의 수는 공진 주파수가 변함에 따라 감소된다. 또한, 제 2 보호 회로는 정류 회로의 출력 전위에 기초한 전위(또한 내부 전압 Vin으로 지칭됨) 또는 접지 전위에 기초한 전위를 출력하기 위한 분압 회로, 분압 회로의 출력 전위가 입력되고, 정류 회로에 기초한 전위 또는 접지 전위에 기초한 전위를 출력하는 선택 회로, 및 정류 회로의 출력 전위에 잡음이 침입하는 것을 방지하는 저역 통과 필터를 포함할 수 있다.
또한, 제 1 진폭은 제 2 진폭보다 크도록 설계될 수 있다.
또한, 제 1 보호 회로 및 제 2 보호 회로 이외에, 복조 회로, 정전압 회로, 논리 회로, 및 변조 회로를 포함하는 반도체 장치는 또한 본 발명의 하나의 실시 형태가다. 복조 회로의 입력 단자는 안테나에 전기적으로 접속된다. 정전압 회로의 입력 단자는 정류 회로의 출력 단자에 전기적으로 접속된다. 논리 회로의 제 1 입력 단자는 복조 회로의 출력 단자에 전기적으로 접속되고, 논리 회로의 제 2 입력 단자는 정전압 회로의 출력 단자에 전기적으로 접속된다. 변조 회로의 입력 단자는 논리 회로의 출력 단자에 전기적으로 접속되고, 변조 회로의 출력 단자는 안테나에 전기적으로 접속된다.
다양한 트랜지스터들이 반도체 장치에 포함된 트랜지스터로서 사용될 수 있다는 것을 유의하라. 따라서, 사용될 수 있는 트랜지스터들의 형태들에 대해 특별히 제한되지 않는다. 따라서, 규소로 대표되는 반도체 막을 포함하는 박막 트랜지스터, 반도체 기판 또는 SOI 기판을 사용하여 형성된 트랜지스터, MOS 트랜지스터, 접합 트랜지스터, 바이폴라 트랜지스터, ZnO 또는 InGaZnO와 같은 화합물 반도체를 포함하는 트랜지스터, 유기 반도체 또는 탄소 나노튜브를 포함하는 트랜지스터, 또는 다른 트랜지스터들이 사용될 수 있다. 반도체 막이 수소 또는 할로겐을 포함할 수 있다는 것을 유의하라.
동일한 방식에서, 다양한 다이오드들은 반도체 장치에 포함된 다이오드들로서 사용될 수 있다. 따라서, 사용될 수 있는 다이오드들의 형태에 대해 특별한 제한이 없다. 따라서, 반도체의 PN 접합이 활용되는 PN 다이오드, 높은 전기 저항을 갖는 반도체가 PN 접합 사이에 개재된 PIN 다이오드, 금속과 반도체가 서로 접합되는 표면 상의 쇼트키 효과가 활용되는 쇼트키 다이오드, 다이오드 접속된 트랜지스터, 또는 다른 다이오드들이 사용될 수 있다.
또한, 트랜지스터 또는 다이오드는 다양한 기판들을 사용하여 형성될 수 있고, 기판들의 형태에 대해 특별한 제한이 없다. 따라서, 예를 들면, 단결정 기판, SOI 기판, 유리 기판, 석영 기판, 플라스틱 기판, 종이 기판, 셀로판 기판 등에 트랜지스터가 배치될 수 있다. 또한, 트랜지스터 또는 다이오드가 하나의 기판을 사용하여 형성된 후에, 트랜지스터 또는 다이오드는 다른 기판으로 이동될 수 있다.
본 발명의 하나의 실시 형태에 따른 반도체 장치에서, 제 1 보호 회로가 기능할 때, 반도체 장치에 포함된 정류 회로와 같은 회로에 대한 과전압의 인가가 방지될 수 있다. 또한, 본 발명의 하나의 실시 형태에 따른 반도체 장치에서, 제 2 보호 회로가 기능할 때, 입력 신호들의 수가 감소될 수 있다. 따라서, 진폭이 큰 신호가 반도체 장치에 공급되는 경우에서조차 정상적으로 동작되고, 고신뢰성을 갖는, 무선 통신 기능을 갖는 반도체 장치가 제공될 수 있다.
도 1은 본 발명의 하나의 실시 형태에 따른 반도체 장치의 구성예를 예시하는 블록도.
도 2는 본 발명의 하나의 실시 형태에 따른 반도체 장치의 구성예를 예시한 도면.
도 3은 본 발명의 하나의 실시 형태에 따른 반도체 장치의 구성예를 예시한 도면.
도 4는 본 발명의 하나의 실시 형태에 따른 반도체 장치의 구성예를 예시한 도면.
도 5는 본 발명의 하나의 실시 형태에 따른 반도체 장치의 구성예를 예시한 도면.
도 6은 본 발명의 하나의 실시 형태에 따른 제 1 보호 회로에서 사용될 수 있는 다이오드의 예를 예시한 단면도.
도 7은 본 발명의 하나의 실시 형태에 따른 제 1 보호 회로에서 사용될 수 있는 다이오드의 예를 예시한 단면도.
도 8a 내지 도 8d는 본 발명의 하나의 실시 형태에 따른 반도체 장치의 제조 공정들의 예들을 예시하는 단면도들.
도 9a 및 도 9b는 본 발명의 하나의 실시 형태에 따른 반도체 장치의 제조 공정들의 예들을 예시하는 단면도들.
도 10은 무선 통신 기능을 갖는 종래의 반도체 장치의 구성예를 예시한 블록도.
도 11a 내지 도 11f는 본 발명의 하나의 실시 형태에 따른 반도체 장치의 사용 예들을 예시한 모식도들.
도 12는 본 발명의 하나의 실시 형태에 따른 반도체 장치의 레이아웃의 예를 예시한 도면.
이후에, 본 발명의 실시 형태들은 도면들을 참조하여 설명될 것이다. 본 발명이 다양한 상이한 방법들로 구현될 수 있고, 본 발명의 형태들 및 상세들이 본 발명의 사상 및 범위를 벗어나지 않고 다양한 방법들로 변경될 수 있다는 것을 당업자가 인식할 것이라는 것을 유의하라. 따라서, 본 발명은 실시 형태들의 다음의 설명으로 제한되는 것으로 해석되어서는 안 된다. 실시 형태들을 예시하는 모든 도면들에서, 동일한 기능들을 갖는 동일한 부분 또는 부분들이 동일한 참조 번호들로 표기되고, 그의 설명이 반복되지 않는다는 것을 유의하라.
(실시 형태 1)
본 실시 형태에서, 본 발명의 반도체 장치에서 사용될 수 있는 회로가 도 1 및 도 2를 참조하여 설명된다.
도 1은 반도체 장치의 구성을 예시하는 블록도이다. 반도체 장치는 안테나(101), 정류 회로(102), 복조 회로(103), 정전압 회로(104), 논리 회로(105), 변조 회로(106), 제 1 보호 회로(107), 및 제 2 보호 회로(108)를 포함한다. 안테나(101)는 AC 전압을 생성한다. 정류 회로(102)는 AC 전압을 정류하고, 내부 전압 Vin을 생성한다. 복조 회로(103)는 안테나(101)에서 생성된 AC 전압으로부터의 신호를 복조하고, 내부 신호를 생성한다. 정전압 회로(104)는 정류 회로(102)에서 생성된 내부 전압 Vin을 일정한 전압으로 만들고, 상기 전압을 전원 전압 Vdd으로서 출력한다. 논리 회로(105)는 정전압 회로(104)에서 생성된 전원 전압 Vdd 및 복조 회로(103)에서 생성된 복조 신호를 사용함으로써 신호들을 분석하고, 응답 신호를 생성한다. 변조 회로(106)는 논리 회로(105)로부터의 신호를 변조하고, 변조 신호를 안테나(101)에 출력한다. 제 1 보호 회로(107)는, 안테나(101)에서 생성된 AC 전압의 진폭이 큰 경우에 기능한다. 안테나(101)에서 생성된 AC 전압의 절대값이 특정 값보다 큰 경우에, 제 1 보호 회로(107)는 과잉을 차단한다. 제 2 보호 회로(108)는, 정류 회로(102)에서 생성된 내부 전압 Vin의 레벨이 높은 경우에 기능한다. 공진 주파수가 변함으로써, 제 2 보호 회로(108)는 반도체 장치에 입력되는 신호들의 수를 감소시킨다.
안테나(101), 정류 회로(102), 제 1 보호 회로(107), 및 제 2 보호 회로(108)의 구성들은 도 2를 참조하여 설명된다.
도 2에 예시된 제 1 보호 회로(107)는 제 1 단자 및 제 2 단자를 포함한다. 제 1 보호 회로(107)의 제 1 단자가 안테나(101)에 전기적으로 접속되고, 제 1 보호 회로(107)의 제 2 단자가 접지된다는 것을 유의하라. 제 1 보호 회로(107)는 애노드가 안테나(101) 측 상에 제공되는 제 1 다이오드(201) 및 캐소드가 안테나(101) 측 상에 제공되는 제 2 다이오드(202)를 포함한다. 도 2에서, 직렬로 접속된 3 개의 제 1 다이오드들(201) 및 직렬로 접속된 3 개의 제 2 다이오드들(202)은 2 개의 열들로 병렬로 접속되지만, 제 1 보호 회로(107)의 구성은 이러한 구성으로 제한되지 않는다. 제 1 보호 회로의 구조로서, 제 1 다이오드들(201)의 수 및 제 2 다이오드들(202)의 수가 동일하고 제 1 다이오드들(201) 및 제 2 다이오드들(202)이 서로 병렬로 접속되면 임의의 구성이 사용될 수 있다. 제 1 다이오드들(201) 간의 접속 및 제 2 다이오드들(202) 간의 접속이 직렬 접속 또는 병렬 접속으로 제한되지 않고, 제 1 다이오드들(201) 및 제 2 다이오드들(202)이 임의의 방법으로 접속된다는 것을 유의하라.
도 2에 예시된 제 2 보호 회로(108)는 제 1 내지 제 3 단자들을 포함한다. 제 2 보호 회로(108)의 제 1 단자는 정류 회로(102)의 출력 단자에 전기적으로 접속되고, 제 2 보호 회로(108)의 제 2 단자는 안테나(101)에 전기적으로 접속되고, 제 2 보호 회로(108)의 제 3 단자는 접지된다는 것을 유의하라. 제 2 보호 회로(108)는 용량 소자(203) 및 트랜지스터(204)를 포함한다. 용량 소자(203)의 전극들 중 하나는 안테나(101)에 전기적으로 접속된다. 트랜지스터(204)의 게이트 전극은 정류 회로(102)의 출력 단자에 전기적으로 접속된다. 트랜지스터(204)의 소스 전극 및 드레인 전극 중 하나는 용량 소자(203)의 전극들 중 다른 전극에 전기적으로 접속된다. 트랜지스터(204)의 소스 전극 및 드레인 전극 중 다른 전극이 접지된다.
제 1 보호 회로(107)는, 안테나(101)에서 생성된 AC 전압의 진폭이 높을 때 기능한다. 즉, 제 1 다이오드(201)는 AC 전압이 특정 양(正)의 전압 이상일 때 도통되고, 제 2 다이오드는 AC 전압이 특정 음(負)의 전압 이하일 때 도통된다. 제 1 다이오드(201) 또는 제 2 다이오드(202)가 도통될 때, 정류 회로(102)에 입력되고 특정 절대값 이상을 갖는 AC 전압이 차단될 수 있다.
또한, 복수의 제 1 다이오드들(201)이 직렬로 접속되고, 복수의 제 2 다이오드들(202)이 직렬로 접속될 때, 제 1 보호 회로(107)의 동작 전압은 직렬로 접속된 다이오드들의 수에 의해 결정된다. 또한, 직렬로 접속된 복수의 제 1 다이오드들(201) 및 직렬로 접속된 복수의 제 2 다이오드들(202)이 병렬로 접속될 때, 동시에 흐를 수 있는 전류의 양이 증가될 수 있다.
제 2 보호 회로(108)는, 정류 회로(102)에서 생성된 내부 전압 Vin이 트랜지스터(204)의 임계 전압 이상일 때 기능한다. 즉, 트랜지스터(204)가 턴 온될 때, 용량 소자(203)는 공진 용량으로서 기능하고, 반도체 장치에 입력되는 신호들의 수가 감소될 수 있다.
또한, 트랜지스터(204)로서, 절연 파괴, 열화 등이 쉽게 발생하지 않도록 가능한 높은 전류 구동 능력을 갖는 트랜지스터가 사용되는 것이 바람직하다. 트랜지스터(204)의 임계 전압이 트랜지스터(204)의 채널 길이를 선택적으로 설정함으로써 제어될 수 있다는 것을 유의하라.
제 1 보호 회로(107)는, 절대값이 입력 신호에 따라 특정 값보다 큰 안테나(101)에서 생성된 AC 전압의 과잉을 차단한다. 따라서, 제 1 보호 회로(107)가 진폭 변조에 의해 송신된 신호에 대해 기능할 때, 신호가 복조 회로(103)에서 AC 전압으로부터 정확하게 복조될 수 없을 가능성이 있다. 반면에, 공진 주파수를 변경함으로써 입력 신호들의 수를 감소시킬 수 있는 제 2 보호 회로(108)가 기능할 때, 안테나(101)에서 생성된 AC 전압의 진폭이 낮을지라도, AC 진폭 변조에 의해 송신된 신호 자체는 유지된다. 따라서, 신호는 복조 회로(103)에서 정확하게 복조될 수 있다.
제 2 보호 회로(108)는 정류 회로(102)로부터 출력되는 내부 전압 Vin에 따라 과전압을 제어한다. 따라서, 정류 회로(102)로의 과전압의 입력이 회피될 수 없어, 정류 회로(102)에 포함된 반도체 소자에서 반도체 과열 발생 또는 열화, 및 손상이 발생할 가능성이 있다. 또한, 내부 전압 Vin이 정류 회로(102)에서 트랜지스터(204)의 게이트 전극에 인가되기 때문에, 트랜지스터(204)의 절연 파괴가 발생할 가능성이 또한 있다. 반면에, 절대값이 특정 값보다 큰 안테나(101)에서 생성된 AC 전압의 과잉을 입력 신호에 따라 차단하는 제 1 보호 회로(107)가 기능할 때, 과전압이 정류 회로(102)에 인가되지 않는다. 따라서, 정류 회로(102)에 포함된 반도체 소자에서 과열 발생, 열화, 및 손상, 또는 트랜지스터(204)의 절연 파괴가 방지될 수 있다.
상술된 바와 같이, 제 1 보호 회로(107) 및 제 2 보호 회로(108)는 서로의 기능들을 보상할 수 있다. 또한, 제 2 보호 회로(108)가 안테나(101)에서 생성된 AC 전압의 진폭이 제 2 진폭을 초과할 때 기능하고, 제 1 보호 회로(107)가 안테나(101)에서 생성된 AC 전압의 진폭이 제 2 진폭보다 큰 제 1 진폭을 초과할 때 기능하도록 반도체 장치를 설계하는 것이 바람직하다. 그러한 설계에 의해, 정류 회로(102) 이후에 제공된 회로들에 포함된 반도체 소자들에서 과열 발생 또는 열화, 및 손상이 방지될 수 있고, 제 2 보호 회로(108)에 포함된 반도체 소자에서 열화 및 손상이 제 1 보호 회로(107)에 의해 방지될 수 있고, 입력 신호가 정확히 복조될 수 있다.
또한, 도 3에 예시된 바와 같이, 저역 통과 필터(211)를 도 2의 구성을 갖는 제 2 보호 회로(108)에 부가함으로써, 제 2 보호 회로는 과전압 제어 회로(210) 및 저역 통과 필터(211)를 포함할 수 있다. 저역 통과 필터(211)는 필터 저항 소자(205) 및 필터 용량 소자(206)를 포함한다. 필터 저항 소자(205)의 단부들 중 하나는 정류 회로(102)의 출력 단자에 전기적으로 접속되고, 필터 저항 소자(205)의 단부들 중 다른 하나는 트랜지스터(204)의 게이트 전극에 전기적으로 접속된다. 필터 용량 소자(206)의 전극들 중 하나는 트랜지스터(204)의 게이트 전극 및 필터 저항 소자(205)의 다른 단부에 전기적으로 접속되고, 필터 용량 소자(206)의 전극들 중 다른 하나는 접지된다. 저역 통과 필터(211)에 의해, 안테나(101)에서 생성되는 AC 전압에 내부 전압 Vin의 잡음이 침입하는 것이 방지될 수 있다.
무선 통신 기능을 갖는 반도체 장치에 제 1 보호 회로(107) 및 제 2 보호 회로(108)를 제공함으로써, 높은 진폭을 갖는 신호가 반도체 장치에 공급될지라도 정상적으로 동작되고, 고신뢰성을 갖는 반도체 장치가 획득될 수 있다.
(실시 형태 2)
본 실시 형태에서, 안테나; 정류 회로; 제 1 보호 회로; 및 제 2 보호 회로에서 사용될 수 있는, 실시 형태 1의 구성과 상이한 회로들의 구성들이 도 4를 참조하여 설명된다. 도 4에 예시된 제 1 보호 회로(107)가 도 2에 예시된 제 1 보호 회로(107)와 동일하기 때문에, 실시 형태 1의 설명이 도 4의 제 1 보호 회로(107)에 원용된다.
도 4에 예시된 제 2 보호 회로의 구성이 이후에 상세히 설명된다.
도 4에 예시된 제 2 보호 회로는 제 1 내지 제 3 단자들을 포함한다. 제 2 보호 회로(108)의 제 1 단자가 정류 회로(102)의 출력 단자에 전기적으로 접속되고, 제 2 보호 회로(108)의 제 2 단자가 안테나(101)에 전기적으로 접속되고, 제 2 보호 회로(108)의 제 3 단자가 접지된다는 것을 유의하라.
제 2 보호 회로(108)는 제 1 내지 제 3 단자들을 갖는 분압 회로(320), 제 1 내지 제 4 단자들을 갖는 선택 회로(321), 및 제 1 내지 제 3 단자들을 갖는 과전압 제어 회로(322)를 포함한다.
분압 회로(320)의 제 1 단자는 정류 회로(102)의 출력 단자에 전기적으로 접속되고, 분압 회로(320)의 제 2 단자는 접지된다.
선택 회로(321)의 제 1 단자는 정류 회로(102)의 출력 단자에 전기적으로 접속된다. 선택 회로(321)의 제 2 단자는 분압 회로(320)의 제 3 단자에 전기적으로 접속된다. 선택 회로(321)의 제 3 단자는 접지된다.
과전압 제어 회로(322)의 제 1 단자는 선택 회로(321)의 제 4 단자에 전기적으로 접속된다. 과전압 제어 회로(322)의 제 2 단자는 안테나(101)에 전기적으로 접속된다. 과전압 제어 회로(322)의 제 3 단자는 접지된다.
분압 회로(320)는 제 1 저항 소자(301) 및 분압용 다이오드들(302, 303, 304, 및 305)을 포함한다. 제 1 저항 소자(301)의 단부들 중 하나는 정류 회로(102)의 출력 단자에 전기적으로 접속된다. 분압용 다이오드들(302, 303, 304 및 305) 각각의 애노드는 제 1 저항 소자(301)의 단부들 중 다른 하나에 전기적으로 접속되고, 분압용 다이오드들(302, 303, 304 및 305) 각각의 캐소드는 접지된다.
선택 회로(321)는 p-채널 트랜지스터(306) 및 제 2 저항 소자(307)를 포함한다. p-채널 트랜지스터(306)의 게이트 전극은 제 1 저항 소자(301)의 단부들 중 다른 하나 및 분압용 다이오드들(302, 303, 304 및 305) 각각의 애노드에 전기적으로 접속된다. p-채널 트랜지스터(306)의 소스 전극 및 드레인 전극 중 하나는 정류 회로(102)의 출력 단자에 전기적으로 접속된다. 제 2 저항 소자(307)의 단부들 중 하나는 p-채널 트랜지스터(306)의 소스 전극 및 드레인 전극 중 다른 하나에 전기적으로 접속되고, 제 2 저항 소자(307)의 단부들 중 다른 하나는 접지된다.
과전압 제어 회로(322)는 용량 소자(312) 및 n-채널 트랜지스터(313)를 포함한다. 용량 소자(312)의 전극들 중 하나는 안테나(101)에 전기적으로 접속된다. n-채널 트랜지스터(313)의 게이트 전극은 p-채널 트랜지스터(306)의 소스 전극 및 드레인 전극 중 다른 하나 및 제 2 저항 소자(307)의 단부들 중 하나에 전기적으로 접속된다. n-채널 트랜지스터(313)의 소스 전극 및 드레인 전극 중 하나는 용량 소자(312)의 전극들 중 다른 하나에 전기적으로 접속된다. n-채널 트랜지스터(313)의 소스 전극 및 드레인 전극 중 다른 하나는 접지된다.
분압 회로(320)는 제 1 저항 소자(301) 및 분압용 다이오드들(302, 303, 304 및 305)에 의해 분압된 전위를 제 3 단자로부터 출력한다. 구체적으로, 분압 회로(320)는 제 3 단자로부터 내부 전압 Vin 또는 접지 전위에 기초한 전위를 출력한다.
선택 회로(321)는 p-채널 트랜지스터(306) 및 제 2 저항 소자(307)에 의해 분압된 전위를 제 4 단자로부터 출력한다. 구체적으로, 선택 회로(321)는 제 4 단자로부터 내부 전압 Vin 또는 접지 전위에 기초한 전위를 출력한다.
과전압 회로(322)에서, 선택 회로(321)로부터의 출력 전위가 내부 전압 Vin에 기초한 전위일 때, n-채널 트랜지스터(313)는 턴 온된다. 따라서, 용량 소자(312)는 공진 용량으로서 기능하고, 반도체 장치에 입력되는 신호들의 수가 감소될 수 있다.
분압 회로(320)에서 4 개의 다이오드들이 사용되는 예가 도 4에 설명되지만, 본 발명이 이러한 구조로 제한되지 않는다는 것을 유의하라. 즉, 분압용 다이오드들로서 사용되는 다이오드들의 수는 선택적으로 설정될 수 있다. 또한, 회로 면적의 증가를 최소화하기 위해, 트랜지스터들이 온일 때 채널들이 형성되는 다이오드 접속된 트랜지스터들이 분압용 다이오드들(302, 303, 304 및 305)로서 사용되는 것이 바람직하다.
도 4의 제 2 보호 회로(108)의 동작은 이하에 상세히 설명된다.
먼저, 정류 회로(102)로부터 출력된 내부 전압 Vin이 분압용 다이오드들(302, 303, 304 및 305)의 순방향 전압 강하보다 낮은 경우가 설명된다.
제 1 저항 소자(301)의 저항값 및 분압용 다이오드들(302, 303, 304 및 305)의 저항값들이 각각 R301, R302, R303, R304, 및 R305로 표기되는 경우에, 분압 회로(320)의 출력 전위 Vout은 수학식 1과 같이 표현된다.
Figure pct00001
여기서, 인가되는 전압이 순방향 전압 강하보다 낮기 때문에, 분압용 다이오드들(302, 303, 304 및 305)이 도통되지 않는다. 따라서, 분압용 다이오드들(302, 303, 304 및 305)의 저항값들(R302, R303, R304, 및 R305)은 제 1 저항 소자(301)의 저항값(R301)보다 훨씬 크다. 또한, 제 1 저항 소자(301)의 저항값(R301)이 일정하기 때문에, 분압 회로(320)의 출력 전위 Vout은 내부 전압 Vin에 기초한 전위이다. 분압 회로(320)의 출력 전위 Vout(내부 전압 Vin에 기초한 전위)는 선택 회로(321) 내의 p-채널 트랜지스터(306)의 게이트 전극에 인가된다.
이러한 경우에, 내부 전압 Vin에 기초한 전위가 p-채널 트랜지스터(306)의 게이트 전극 및 드레인 전극 양자에 인가되기 때문에, p-채널 트랜지스터(306)가 턴 오프된다. 따라서, 선택 회로(321) 내의 p-채널 트랜지스터(306)의 저항값은 제 2 저항 소자(307)의 저항값보다 훨씬 더 크다. 제 2 저항 소자(307)의 저항값이 일정하기 때문에, 선택 회로(321)의 출력 전위는 접지 전위에 기초한 전위이다.
접지 전위는 이론상 0 V이고, n-채널 트랜지스터(313)의 게이트 전극에 인가된다. 따라서, n-채널 트랜지스터(313)가 턴 오프되고, 전류가 n-채널 트랜지스터(313)의 소스 전극 및 드레인 전극 사이에 쉽게 흐르지 않는다. 따라서, 제 2 보호 회로(108)는 기능하지 않는다.
다음에, 정류 회로(102)로부터 출력된 내부 전압 Vin이 분압용 다이오드들(302, 303, 304 및 305)의 순방향 전압 강하보다 큰 경우가 설명된다.
인가되는 전압이 순방향 전압 강하보다 높기 때문에, 분압용 다이오드들(302, 303, 304 및 305)이 도통된다. 따라서, 분압용 다이오드들(302, 303, 304 및 305)의 저항값은 제 1 저항 소자(301)의 저항값보다 훨씬 작다. 따라서, 접지 전위에 기초한 전위가 선택 회로(321) 내의 p-채널 트랜지스터의 게이트 전극에 인가된다.
이러한 경우에, 접지 전위가 p-채널 트랜지스터(306)의 게이트 전극에 인가되기 때문에, p-채널 트랜지스터(306)가 턴 온된다. 따라서, 선택 회로(321) 내의 p-채널 트랜지스터(306)의 저항값이 제 2 저항 소자(307)의 저항값보다 훨씬 작다. 따라서, 선택 회로(321)의 출력 전위 Vout는 내부 전압 Vin에 기초한 전위이다. 이러한 전위가 n-채널 트랜지스터(313)의 게이트 전극에 인가되어, n-채널 트랜지스터(313)가 턴 온된다. 따라서, 용량 소자(312)가 공진 용량으로서 기능하고, 반도체 장치에 입력되는 신호들의 수가 감소된다.
실시 형태 1에 설명된 제 2 보호 회로(108)에서, 제 2 보호 회로(108)가 기능하는지 여부가 하나의 트랜지스터(204)에 의해 결정되지만(도 2 참조), 본 실시 형태에서 설명되는 제 2 보호 회로(108)에서, 제 2 보호 회로가 기능하는지 여부는 복수의 반도체 소자들에 의해 결정된다(도 4 참조). 따라서, 형성되는 반도체 장치들의 편차들이 억제될 수 있어, 고신뢰성을 갖는 반도체 장치가 제공될 수 있다.
또한, 도 4에 예시된 제 2 보호 회로(108)의 구조 이외에, 도 5에 예시된 바와 같이, 저역 통과 필터(323)가 제공될 수 있다. 저역 통과 필터(323)는 필터 저항 소자(308) 및 필터 용량 소자(309)를 포함한다. 필터 저항 소자(308)의 단부들 중 하나는 p-채널 트랜지스터(306)의 소스 전극 및 드레인 전극 중 다른 하나 및 제 2 저항 소자(307)의 단부들 중 하나에 전기적으로 접속된다. 필터 저항 소자(308)의 단부들 중 다른 하나는 n-채널 트랜지스터(313)의 게이트 전극에 전기적으로 접속된다. 필터 용량 소자(309)의 전극들 중 하나는 n-채널 트랜지스터(313)의 게이트 전극 및 필터 저항 소자(308)의 단부들 중 다른 하나에 전기적으로 접속되고, 필터 용량 소자(309)의 전극들 중 다른 하나는 접지된다. 저역 통과 필터(323)에 의해, 안테나(101)에서 생성되는 AC 전압에 내부 전압 Vin의 잡음이 침입하는 것이 방지될 수 있다.
무선 통신 기능을 갖는 반도체 장치에 제 2 보호 회로(108)를 제공함으로써, 높은 진폭을 갖는 신호가 반도체 장치에 공급될지라도 정상적으로 동작되고, 고신뢰성을 갖는 반도체 장치가 획득될 수 있다.
(실시 형태 3)
실시 형태들 1 및 2에서 설명된 제 1 보호 회로 및 제 2 보호 회로에 포함된 반도체 소자들을 제조하는 방법이 본 실시 형태에서 설명된다. 구체적으로, 포토리소그래피를 사용하여 동일한 기판 위에 반도체 소자들을 제조하는 방법이 설명된다.
본 실시 형태에서, 실시 형태들 1 및 2에서 설명된 반도체 장치들에 포함된 트랜지스터들로서, 포토리소그래피를 사용하여 제조될 수 있는 박막 트랜지스터들이 사용될 수 있다. 박막 트랜지스터의 게이트 전극들의 수는 2 개 이상(다중-게이트 구조)일 수 있다. 멀티 게이트 구조에 의해, 오프-상태 전류의 양이 감소되고, 트랜지스터의 내전압이 증가되어, 신뢰성이 향상될 수 있다. 또한, 게이트 전극이 채널 위 및 아래에 제공되는 구조가 사용될 수 있다. 또한, 트랜지스터의 구조는, 게이트 전극이 채널 위에 제공되는 구조, 게이트 전극이 채널 아래에 제공되는 구조, 스태거형 구조, 또는 역스태거형 구조 중 임의의 구조일 수 있다. 채널 영역은 복수의 영역들로 분할될 수 있거나, 복수의 채널 영역들은 병렬 또는 직렬로 접속될 수 있다. 또한, 소스 전극 또는 드레인 전극은 채널 영역(또는 그의 일부)과 중첩될 수 있다. 소스 전극 또는 드레인 전극이 채널 영역(또는 그의 일부)과 중첩되는 구조를 사용함으로써, 채널의 일부에 전하가 축적되는 것이 방지될 수 있고, 그렇지 않다면 불안정한 동작을 야기할 것이다. 또한, LDD 영역들이 소스 영역 및 드레인 영역들에 제공될 수 있다. LDD 영역들을 제공함으로써, 오프-상태 전류의 양이 감소되고, 트랜지스터의 내전압이 증가되어, 신뢰성이 향상될 수 있다.
또한, 본 실시 형태에서, 실시 형태 1에서 설명된 제 1 보호 회로(107) 내의 제 1 다이오드(201) 및 제 2 다이오드(202)로서 PIN 다이오드들이 사용된다(도 2 참조). PIN 다이오드들이 포토리소그래피를 사용하여 제조되는 경우에, 다음의 2 개의 구조들 중 하나가 사용될 수 있다.
도 6에 예시된 PIN 다이오드는, 일 도전형을 부여하는 불순물 원소를 함유하는 반도체 막(401), 상기 일 도전형과 반대인 도전형을 부여하는 불순물 원소를 함유하는 반도체 막(403), 및 두 개의 반도체 막들 사이에 개재된 반도체 막(402)이 적층된 구조를 갖는다. 또한, 배선들(404)은 일 도전형을 부여하는 불순물 원소를 함유하는 반도체 막(401), 상기 일 도전형과 반대인 도전형을 부여하는 불순물 원소를 함유하는 반도체 막(403) 외부에 형성된다. 이러한 PIN 다이오드는 반도체 막들을 순차적으로 적층 및 증착함으로써 제조된다.
도 7에 예시된 PIN 다이오드는, 일 도전형을 부여하는 불순물 원소를 함유하는 반도체 영역(501), 상기 일 도전형과 반대인 도전형을 부여하는 불순물 원소를 함유하는 반도체 영역(503), 및 제 1 반도체 영역(501)과 제 2 반도체 영역(503) 사이에 개재되고 제 1 반도체 영역(501) 및 제 2 반도체 영역(503)보다 큰 저항값을 갖는 반도체 영역(502)이 동일한 평면 상에 형성되는 구조를 갖는다. 또한, 절연막(505)에 제공된 콘택트 홀들 내의 배선들은 제 1 반도체 영역(501) 및 제 2 반도체 영역(503)에 형성된다. 이러한 PIN 다이오드는 p-형 도전성을 부여하는 불순물 원소 및 n-형 도전성을 부여하는 불순물 원소를 반도체 막에 선택적으로 주입함으로써 제조된다.
도 6 및 도 7에 예시된 구조들을 갖는 PIN 다이오드들 양자는 실시 형태 1에서 설명된 제 1 다이오드 및 제 2 다이오드로서 사용될 수 있다. 동일한 기판 위에 다이오드들 및 박막 트랜지스터들의 형성 시에, 후자의 구조를 갖는 PIN 다이오드가 바람직하다. 또한, 후자의 구조를 갖는 PIN 다이오드에서, 제 3 반도체 영역(502)의 길이 L는 불순물 원소들의 선택적인 주입 단계에서 제어될 수 있다. 따라서, 제 3 반도체 영역(502)의 길이 L를 증가시키는 것이 용이하여, 내전압이 증가될 수 있다. 따라서, 후자의 구조를 갖는 PIN 다이오드는, 높은 내전압이 필요한 제 1 다이오드 및 제 2 다이오드로서 바람직하다.
또한, 본 실시 형태에서, 다이오드 접속된 트랜지스터들은 실시 형태 2에서 설명된 제 2 보호 회로(108) 내의 분압용 다이오드들(302, 303, 304 및 305)로서 사용된다(도 4 참조). 다이오드 접속된 트랜지스터가 온일 때, 채널이 형성되기 때문에, 전류 구동 용량을 개선하기 위해 다이오드의 면적을 증가시킬 필요가 없다. 따라서, 회로 면적의 증가가 최소화되어, 다이오드 접속된 트랜지스터가 분압용 다이오드로서 바람직하다.
또한, 동일한 기판 위에 회로들을 형성함으로써, 부품의 수가 감소될 수 있어, 비용이 절감되고, 다른 회로 부품들에 대한 접속들의 수가 감소될 수 있어, 신뢰성이 향상된다. 또한, 회로들 중 일부가 기판 위에 형성될 수 있고, 회로들 중 다른 부분들은 상이한 기판 위에 형성될 수 있다. 즉, 모든 회로들이 동일한 기판 위에 형성될 필요가 없다. 예를 들면, 회로들 중 일부는 트랜지스터들을 사용하여 유리 기판 위에 형성될 수 있고, 회로들 중 다른 부분들은 단결정 기판을 사용하여 형성될 수 있고, IC 칩은 유리 기판 위에 제공되도록 COG(chip on glass)에 의해 유리 기판에 접속될 수 있다. 또한, IC 칩은 TAB(tape automated bonding)에 의해 유리 기판 또는 인쇄 배선판에 접속될 수 있다. 이러한 방식으로 동일한 기판 위에 회로들 중 일부를 형성함으로써, 부품들의 수가 감소될 수 있어, 비용이 절감되고, 회로들 및 부품들 간의 접속들의 수가 감소될 수 있어, 신뢰성이 향상된다. 또한, 상이한 기판을 사용하여 높은 구동 전압을 갖는 부분 또는 높은 구동 주파수를 갖는 부분을 형성함으로써, 전력 소비의 증가가 방지될 수 있다.
실시 형태 1에서 설명된 제 1 보호 회로(107) 내의 제 1 다이오드(201) 및 제 2 다이오드(202)로서 사용될 수 있는 PIN 다이오드들, p-채널 트랜지스터(306)로서 사용될 수 있는 p-채널 박막 트랜지스터, 분압용 다이오드들(302, 303, 304 및 305)로서 사용될 수 있는 다이오드 접속된 n-채널 박막 트랜지스터, n-채널 트랜지스터(313)로서 사용될 수 있는 멀티 게이트 n-채널 박막 트랜지스터, 및 실시 형태 2에서 설명된 제 2 보호 회로(108) 내의 용량 소자(312)로서 사용될 수 있는 용량 소자를 동일한 기판 위에 제조하는 방법이 도 8a 내지 도 8d 및 도 9a 및 도 9b를 참조하여 예시된다.
먼저, 하지막으로서 기능하는 절연막(1002) 및 비정질 반도체 막(1003)(예를 들면, 비정질 규소를 포함하는 막)이 기판(1001)의 표면 위에 적층된다(도 8a 참조). 절연막(1002) 및 비정질 반도체 막(1003)이 연속적으로 형성될 수 있다는 것을 유의하라.
기판(1001)은 유리 기판, 석영 기판, 스테인리스 강 기판과 같은 금속 기판, 세라믹 기판, 규소 기판과 같은 반도체 기판, SOI(silicon on insulator) 기판 등으로부터 선택된다. 또한, 플라스틱 기판으로서, PET(polyethylene terephthalate), PEN(polyethylene naphthalate), PES(polyether sulfone), 아크릴 등을 사용하여 형성된 기판이 선택될 수 있다.
절연막(1002)은 산화 규소(SiOx), 질화 규소(SiNx), 산화 질화 규소(SiOxNy),(x > y > 0), 또는 질화 산화 규소(SiNxOy)(x > y > 0)와 같은 절연 재료를 사용하여 CVD, 스퍼터링 등에 의해 형성된다, 예를 들면, 절연막(1002)이 2 개의 층 구조를 갖는 경우에, 질화 산화 규소막이 제 1 절연막으로서 형성될 수 있고, 산화 질화 규소막이 제 2 절연막으로서 형성될 수 있다. 또한, 질화 규소막이 제 1 절연막으로서 형성될 수 있고, 산화 규소막이 제 2 절연막으로서 형성될 수 있다. 절연막(1002)은 불순물 원소가 기판(1001)으로부터 기판(1001) 위에 형성된 소자로 혼합되는 것을 방지하는 블로킹 층으로서 기능한다. 이러한 방식으로 블로킹 층으로서 기능하는 절연막(1002)을 형성함으로써, 기판(1001)으로부터 나트륨과 같은 알칼리 금속 또는 알칼리 토 금속이 기판(1001) 위에 형성된 소자에 악영향을 주는 것이 방지될 수 있다. 기판(1001)으로서 석영이 사용되는 경우에, 예를 들면, 절연막(1002)이 생략될 수 있다.
비정질 반도체 막(1003)은 스퍼터링, LPCVD, 플라즈마 CVD 등에 의해 25 내지 200 nm(바람직하게는 30 내지 150 nm)의 두께로 형성된다.
다음에, 비정질 반도체 막(1003)이 레이저 조사에 의해 결정화된다. 비정질 반도체 막(1003)은 레이저 조사가 RTA 또는 어닐링 노를 사용하는 열 결정화, 또는 결정화를 촉진하는 금속 원소를 사용하는 열 결정화 등과 조합되는 방법에 의해 결정화될 수 있다는 것을 유의하라. 이후에, 획득되는 결정질 반도체 막은 원하는 형상으로 에칭되어, 결정질 반도체 막들(1003a 내지 1003f)이 형성되고, 게이트 절연막(1004)이 기판(1001) 및 결정질 반도체 막들(1003a 및 1003f) 위에 형성된다. 결정질 반도체 막(1003d)이 용량 소자의 전극으로서 사용되기 때문에, 불순물 원소가 결정질 반도체 막(1003d)에 도입된다(도 8b 참조).
게이트 절연막(1004)은 CVD, 스퍼터링 등에 의해 산화 규소, 질화 규소, 산화 질화 규소, 또는 질화 산화 규소와 같은 절연 재료를 사용하여 형성된다. 예를 들면, 게이트 절연막(1004)이 2 층 구조를 갖는 경우에, 산화 질화 규소막이 제 1 절연막으로서 형성될 수 있고, 질화 산화 규소막이 제 2 절연막으로서 형성될 수 있다. 또한, 산화 규소막이 제 1 절연막으로서 형성될 수 있고, 질화 규소막이 제 2 절연막으로서 형성될 수 있다.
결정성 반도체 막들(1003a 및 1003f)의 제조 단계의 예가 이하에 간략히 설명된다. 먼저, 비정질 반도체 막(1003)은 플라즈마 CVD에 의해 50 내지 60 nm의 두께로 형성된다. 다음에, 결정화를 촉진하는 금속 원소인 니켈을 포함하는 용액이 비정질 반도체 막(1003) 상에 유지되고, 그후 탈수소화 처리(500 ℃에서 1 시간 동안) 및 열 결정화 처리(550 ℃에서 4 시간 동안)가 비정질 반도체 막(1003) 상에 수행되어, 결정질 반도체 막들이 형성된다. 이후에, 레이저 조사 및 포토리소그래피에 의해, 결정질 반도체 막들(1003a 및 1003f)이 형성된다. 비정질 반도체 막(1003)이 결정화를 촉진하는 금속 원소를 사용하는 열 결정화 없이 레이저 조사에 의해서만 결정화될 수 있다는 것을 유의하라.
결정화에서 사용되는 레이저로서, 연속파 레이저 빔(CW 레이저 빔) 또는 펄스 레이저 빔이 사용될 수 있다. 여기서 사용될 수 있는 레이저로서, Ar 레이저, Kr 레이저 또는 엑시머 레이저와 같은 가스 레이저, Nd, Yb, Cr, Ti, Ho, Er, Tm 및 Ta 중 하나 이상의 종들이 도펀트로서 단결정 YAG, YVO4, 포스테라이트(Mg2SiO4), YAlO3, GdVO4 또는 다결정(세라믹) YAG, Y2O3, YVO4, YAlO3 또는 GdVO4에 첨가되는 매질을 갖는 레이저, 유리 레이저, 루비 레이저, 알렉산드라이트 레이저, Ti:사파이어 레이저, 구리 증기 레이저, 및 금 증기 레이저 중 하나 또는 복수종의 레이저로부터 조사된 레이저 빔이 사용될 수 있다. 그러한 레이저 빔의 기본파 및 그러한 레이저 빔의 기본파의 제 2 고조파 내지 제 4 고조파에 의한 레이저 조사에 의해, 큰 입자 크기를 각각 갖는 결정들이 획득될 수 있다. 예를 들면, Nd:YVO4 레이저(1064 nm의 기본파)의 제 2 고조파(532 nm) 또는 제 3 고조파(355 nm)가 사용될 수 있다. 이러한 경우에, 레이저에서 대략 0.01 내지 100 MW/cm2(바람직하게는 0.1 내지 10 MW/cm2)의 파워 밀도가 요구된다. 또한, 대략 10 내지 2000 cm/sec의 주사속도로 조사가 수행된다. Nd, Yb, Cr, Ti, Ho, Er, Tm 및 Ta 중 하나 이상의 종들이 도펀트로서 단결정 YAG, YVO4, 포스테라이트(Mg2SiO4), YAlO3, GdVO4 또는 다결정(세라믹) YAG, Y2O3, YVO4, YAlO3 또는 GdVO4에 첨가되는 매질을 갖는 레이저, Ar 이온 레이저, 또는 Ti:사파이어 레이저가 연속적으로 발진될 수 있다는 것을 유의하라. 또한, Q 스위치 동작, 모드 동기(mode locking) 등에 의해 10 MHz 이상의 발진 주파수로 펄스 발진이 수행될 수 있다. 레이저 빔이 10 MHz 이상의 발진 주파수로 발진될 때, 반도체 막이 레이저 빔에 의해 용융되고, 그후 고화되는 기간 동안에, 반도체 막에 다음 펄스가 조사된다. 따라서, 낮은 발진 주파수를 갖는 펄스 레이저를 사용하는 경우와 달리, 고체-액체 계면이 반도체 막에서 연속적으로 이동될 수 있어, 주사 방향으로 연속해서 성장하는 결정 입자들이 획득될 수 있다.
또한, 게이트 절연막(1004)은 결정질 반도체 막들(1003a 내지 1003f)에 대해 고밀도 플라즈마 처리에 의해 형성될 수 있어, 그의 표면들이 산화 또는 질화된다. 플라즈마 처리는, 예를 들면, 헬륨, 아르곤, 크립톤, 또는 제논과 같은 희가스, 및 산소, 산화 질소, 암모니아, 질소, 또는 수소와 같은 가스의 혼합 가스를 사용하여 수행된다. 이러한 경우에 플라즈마의 여기가 마이크로파의 도입에 의해 수행될 때, 낮은 전자 온도 및 고밀도를 갖는 플라즈마가 생성될 수 있다. 고밀도 플라즈마에 의해 생성된 산소 라디칼(OH 라디칼을 포함할 수 있음) 또는 질소 라디칼(NH 라디칼을 포함할 수 있음)에 의해, 반도체 막들의 표면들이 산화 또는 질화될 수 있다.
그러한 고밀도 플라즈마를 사용하는 처리에 의해, 1 내지 20 nm, 대표적으로 5 내지 10 nm의 두께를 갖는 절연막이 반도체 막 위에 형성된다. 이러한 경우의 반응이 고상 반응이기 때문에, 절연막 및 반도체 막 간의 계면 상태 밀도는 극히 낮게 될 수 있다. 그러한 고밀도 플라즈마 처리가 반도체 막(결정질 실리콘 또는 다결정 실리콘을 사용하여 형성됨)을 직접적으로 산화(또는 질화)하기 때문에, 형성될 절연막의 두께의 편차가 이상적으로 상당히 감소될 수 있다. 또한, 결정질 실리콘의 결정립계에서조차 산화가 강화되지 않고, 이는 극히 바람직한 상태가 된다. 즉, 여기서 설명된 고밀도 플라즈마 처리에 의해 반도체 막의 표면 상에서 고상 산화를 수행함으로써, 결정립계에서 비정상적인 산화 반응 없이, 양호한 균일성 및 낮은 계면 상태 밀도를 갖는 절연막이 형성될 수 있다.
게이트 절연막(1004)으로서, 고밀도 플라즈마 처리에 의해 형성된 절연막만이 사용될 수 있거나, 산화 규소, 산화 질화 규소, 질화 규소 등을 사용하여 형성된 절연막이 플라즈마 또는 열 반응을 사용하는 CVD에 의해 그 위에 적층되도록 증착될 수 있다. 임의의 경우에, 고밀도 플라즈마 처리에 의해 형성된 절연막이 게이트 절연막의 일부 또는 모두에 포함되도록 형성되는 트랜지스터에서, 특성의 편차가 감소될 수 있다.
또한, 연속파 레이저 빔 또는 10 MHz 이상의 발진 주파수로 발진되는 레이저 빔에 의해 조사되고, 일 방향으로 주사되어 비정질 반도체 막(1003)을 결정화함으로써 획득된 결정질 반도체 막들(1003a 내지 1003f)에서, 결정들은 빔의 주사 방향으로 성장한다. 트랜지스터는 주사 방향을 채널 길이 방향(채널 형성 영역이 형성될 때, 캐리어들이 흐르는 방향)으로 조정함으로써 배치되고, 게이트 절연막이 조합된다. 따라서, 특성의 편차가 작고 전계 효과 이동도가 높은 박막 트랜지스터(TFT)가 획득될 수 있다.
게이트 절연막(1004)의 형성 전 또는 후에, 결정질 반도체 막들(1003a, 1003b, 1003c, 1003d, 및 1003f)은 레지스트로 덮여지고, n-형 도전성 또는 p-형 도전성을 부여하는 불순물 원소는 이온 도핑 또는 이온 주입에 의해 용량 소자의 전극으로서 사용되는 결정질 반도체 막(1003d)에 선택적으로 도입된다. n-형 도전성을 부여하는 불순물 원소로서, 인(P), 비소(As) 등이 사용될 수 있다. p-형 도전성을 부여하는 불순물 원소로서, 붕소(B), 알루미늄(Al), 갈륨(Ga) 등이 사용될 수 있다. 본 실시 형태에서, 인(P)은 n-형 도전성을 부여하는 불순물 원소로서 사용되고, 결정질 반도체 막(1003d)에 선택적으로 도입된다.
다음에, 제 1 도전막 및 제 2 도전막이 게이트 절연막(1004) 위에 적층된다. 여기서, 제 1 도전막은 CVD, 스퍼터링 등에 의해 20 내지 100 nm의 두께로 형성된다. 제 2 도전막은 100 nm 내지 400 nm의 두께로 형성된다. 제 1 도전막 및 제 2 도전막은 탄탈(Ta), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr), 니오븀(Nb) 등으로부터 선택된 원소, 또는 그의 주성분으로서 상기 원소를 포함하는 합금 재료 또는 화합물 재료를 사용하여 형성된다. 또한, 제 1 도전막 및 제 2 도전막은 인과 같은 불순물 원소로 도핑된 다결정 실리콘으로 대표되는 반도체 재료를 사용하여 형성된다. 제 1 도전막 및 제 2 도전막의 조합의 예들로서, 질화 탄탈 막 및 텅스텐 막, 질화 텅스텐 막 및 텅스텐 막, 질화 몰리브덴 막 및 몰리브덴 막 등이 제공된다. 텅스텐 및 질화 탄탈이 높은 내열성을 갖기 때문에, 제 1 도전막 및 제 2 도전막이 형성된 후에, 열 활성화를 위한 가열 처리가 수행될 수 있다. 또한, 2 층 구조 대신에 3 층 구조의 경우에, 몰리브덴 막, 알루미늄 막, 및 몰리브덴 막의 적층 구조가 채용되는 것이 바람직하다.
다음에, 게이트 전극들(1005)은, 포토리소그래피를 사용하여 선택적으로 형성된 레지스트를 마스크로서 사용하여 에칭에 의해 결정질 반도체 막들(1003a 내지 1003d) 위에 형성된다. 본 실시 형태에서, 게이트 전극(1005)이 제 1 도전막(1005a) 및 제 2 도전막(1005b)의 적층 구조를 갖는 예가 설명된다. 멀티 게이트 n-채널 박막 트랜지스터가 결정질 반도체 막(1003c)을 사용하여 형성되기 때문에, 2 개의 게이트 전극들이 결정질 반도체 막(1003c) 위에 형성된다는 것을 유의하라. 또한, PIN 다이오드가 결정질 반도체 막들(1003e 및 1003f)을 사용하여 형성되기 때문에, 게이트 전극들은 결정질 반도체 막들(1003e 및 1003f) 위에 형성되지 않는다.
다음에, p-형 도전성을 부여하는 불순물 원소는, 포토리소그래피를 사용하여 선택적으로 형성된 레지스트들 및 게이트 전극들(1005)을 마스크들로서 사용하여 이온 도핑 또는 이온 주입에 의해 첨가된다. p-형 도전성을 부여하는 불순물 원소로서, 붕소(B), 알루미늄(Al), 갈륨(Ga) 등이 사용될 수 있다. 본 실시 형태에서, 레지스트들은 결정질 반도체 막들(1003b, 1003c, 및 1003d), 결정질 반도체 막(1003e)의 일부, 및 결정질 반도체 막(1003f)의 일부 위에 형성되고, 붕소(B)는 p-형 도전성을 부여하는 불순물 원소로서 사용되고, 1 x 1019 내지 1 x 1020 atoms/cm3의 농도로 포함되도록 결정질 반도체 막들(1003a, 1003e, 및 1003f)에 선택적으로 도입된다. 따라서, p-형 도전성을 부여하는 불순물 원소를 포함하는 반도체 영역들(1006)이 형성된다(도 8c 참조).
다음에, n-형 도전성을 부여하는 불순물 원소는, 포토리소그래피를 사용하여 선택적으로 형성된 레지스트들 및 게이트 전극들(1005)을 마스크들로서 사용하여 이온 도핑 또는 이온 주입에 의해 첨가된다. n-형 도전성을 부여하는 불순물 원소로서, 인(P), 비소(As) 등이 사용될 수 있다. 본 실시 형태에서, 레지스트들은 결정질 반도체 막(1003a), 결정질 반도체 막(1003e)의 일부, 및 결정질 반도체 막(1003f)의 일부 위에 형성되고, 인(P)은 n-형 도전성을 부여하는 불순물 원소로서 사용되고, 1 x 1019 내지 1 x 1020 atoms/cm3의 농도로 포함되도록 결정질 반도체 막들(1003b, 1003c, 1003d, 1003e 및 1003f)에 선택적으로 도입된다. 따라서, n-형 도전성을 부여하는 불순물 원소를 포함하는 반도체 영역들(1007)이 형성된다(도 8d 참조).
다음에, 단층 구조 또는 적층 구조를 갖는 절연막(1008)이 게이트 절연막(1004) 및 게이트 전극들(1005) 위에 형성된다. 콘택트 홀들은 절연막(1008)에 선택적으로 형성되고, n-형 도전성을 부여하는 불순물 원소를 포함하는 불순물 영역들, p-형 도전성을 부여하는 불순물 원소를 포함하는 불순물 영역들, 및 용량 소자의 전극으로서 사용되는 결정질 반도체 막(1003d) 위에 형성된 게이트 전극들에 접속되는 도전막이 형성된다. 도전막은 포토리소그래피에 의해 형성된 레지스트를 마스크로서 사용하여 에칭되어, 배선들(1009)이 형성된다(도 9a 참조).
절연막(1008)은 CVD , 스퍼터링, SOG 방법, 액적 토출 방법, 스크린 인쇄 방법 등에 의해 규소의 산화물 또는 규소의 질화물과 같은 무기 재료, 폴리이미드, 폴리아미드, 벤조시클로부텐, 아크릴, 또는 에폭시와 같은 유기 재료, 실록산 재료 등의 단층 구조 또는 적층 구조를 갖도록 형성된다. 본 실시 형태에서, 절연막(1008)은 2 층 구조로 형성된다. 질화 산화 규소막은 제 1 절연막(1008a)으로서 형성되고, 산화 질화 규소막은 제 2 절연막(1008b)으로서 형성된다. 실록산 재료가 Si-O-Si 결합을 포함하는 재료에 대응한다는 것을 유의하라. 실록산은 규소(Si) 및 산소(O)의 결합에 의한 골격 구조를 갖는다. 유기기(예를 들면, 알킬기 또는 방향족 탄화수소) 또는 플루오르기가 치환기(substituent)로서 사용될 수 있다. 플루오르기는 유기기에 포함될 수 있다.
절연막들(1008a 및 1008b)이 형성되기 전에 또는 절연막들(1008a 및 1008b) 중 하나 또는 양자의 박막들이 형성된 후에, 결정질 반도체 막들(1003a 내지 1003f)의 결정성을 회복하고, 결정질 반도체 막들(1003a 내지 1003f)에 첨가된 불순물 원소들을 활성화하거나, 결정질 반도체 막들(1003a 내지 1003f)을 수소화하기 위해 가열 처리가 수행될 수 있다. 가열 처리에서, 열 어닐링, 레이저 어닐링, RTA 등이 사용될 수 있다.
배선들(1009)은 CVD, 스퍼터링 등에 의해 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 탄탈(Ta), 몰리브덴(Mo), 니켈(Ni), 백금(Pt), 구리(Cu), 금(Au), 은(Ag), 망간(Mn), 네오디뮴(Nd), 탄소(C) 또는 규소(Si)로부터 선택된 원소, 또는 상기 원소들을 주성분으로서 포함하는 합금 재료 또는 화합물 재료의 단층 또는 적층 구조를 갖도록 형성된다. 예를 들면, 알루미늄을 주성분으로 포함하는 합금 재료는, 예를 들면, 주성분으로 알루미늄을 포함하고 니켈을 포함하는 합금 재료, 또는 알루미늄을 주성분으로 포함하고 니켈을 포함하고 탄소 및 규소 중 하나 또는 양자를 포함하는 합금 재료에 대응한다. 예를 들면, 배선들(1009)은 배리어 막, 알루미늄 실리콘 막, 및 배리어 막의 적층 구조 또는 배리어 막, 알루미늄 실리콘 막, 질화 티타늄 막, 및 배리어 막의 적층 구조를 갖도록 형성될 수 있다. 알루미늄 및 알루미늄 실리콘이 작은 저항값들을 갖고 저렴하기 때문에, 이들은 배선들(1009)을 형성하기 위한 재료로서 적절하다. 배리어 막이 티타늄, 티타늄의 질화물, 몰리브덴, 또는 몰리브덴의 질화물을 사용하여 형성된 박막에 대응한다는 것을 유의하라. 배리어 층이 상부층 및 하부층에 제공될 때, 알루미늄 또는 알루미늄 실리콘의 힐록들(hillocks)이 발생되는 것이 방지될 수 있다. 또한, 배리어 막이 환원성이 높은 티타늄을 사용하여 형성될 때, 얇은 자연 산화물이 결정질 반도체 막들(1003a 내지 1003f) 위에 형성될 때조차, 이러한 자연 산화물이 감소될 수 있고, 결정질 반도체 막들(1003a 내지 1003f)과의 양호한 콘택트가 획득될 수 있다.
다음에, 절연막(1010)이 절연막(1008) 및 배선들(1009) 위에 형성된다. 후속으로, 콘택트 홀이 절연막(1010)에 형성된다. 콘택트 홀이 형성되어, 결정질 반도체 막(1003e)에 n-형 도전성을 부여하는 불순물 원소를 포함하는 불순물 영역에 전기적으로 접속된 배선 및 결정질 반도체 막(1003f)에 p-형 도전성을 부여하는 불순물 원소를 포함하는 불순물 영역에 전기적으로 접속된 배선이 노출된다는 것을 유의하라. 후속으로, 도전막이 형성된다. 이후에, 도전막이 에칭되어, 배선(1011)이 형성된다. 배선(1011)은 배선들(1009)에서의 임의의 재료들을 사용하여 형성될 수 있다.
후속으로, 안테나(1013)로서 기능하는 도전막(1012)은 배선(1011)에 전기적으로 접속되도록 형성된다(도 9b 참조).
절연막(1010)은 CVD, 스퍼터링 등에 의해 산화 규소, 질화 규소, 산화 질화 규소 또는 질화 산화 규소와 같은 산소 및/또는 질소를 포함하는 절연막, DLC(diamond-like carbon)와 같이 탄소를 포함하는 막, 에폭시, 폴리이미드, 폴리아미드, 폴리비닐 페놀, 벤조시클로부텐, 또는 아크릴과 같은 유기 재료, 또는 실록산 수지와 같은 실록산 재료의 단층 또는 적층 구조를 갖도록 형성될 수 있다.
도전막(1012)은 CVD, 스퍼터링, 스크린 인쇄 방법 또는 그라비어 인쇄 방법과 같은 인쇄 방법, 액적 토출 방법, 디스펜서 방법, 도금 방법 등을 사용하여 형성된다. 도전막(1012)은 알루미늄(Al), 티타늄(Ti), 은(Ag), 구리(Cu), 금(Au), 백금(Pt), 니켈(Ni), 팔라듐(Pd), 탄탈(Ta) 또는 몰리브덴(Mo)으로부터 선택된 원소, 또는 상기 원소를 주성분으로 포함하는 합금 재료 또는 화합물 재료의 단층 구조 또는 적층 구조를 갖도록 형성된다.
예를 들면, 안테나(1013)로서 기능하는 도전막(1012)이 스크린 인쇄 방법에 의해 형성되는 경우에, 도전막(1012)은 수 nm 내지 수십 ㎛의 입경을 갖는 도전체 입자들이 유기 수지에 용해 또는 분산된 도전성 페이스트를 선택적으로 인쇄함으로써 형성될 수 있다. 도전성 입자들로서, 은(Ag), 금(Au), 구리(Cu), 니켈(Ni), 백금(Pt), 팔라듐(Pd), 탄탈(Ta), 몰리브덴(Mo), 티타늄(Ti) 등 중 하나 이상의 금속 입자들, 할로겐화 은의 미립자들, 또는 분산성 나노 입자들이 사용될 수 있다. 또한, 도전성 페이스트에 포함된 유기 수지로서, 금속 입자들의 바인더, 용매, 분산제(dispersive agent) 및 코팅 재료로서 기능하는 유기 수지들로부터 선택된 하나 이상이 사용될 수 있다. 대표적으로, 에폭시 수지 또는 실리콘 수지와 같은 유기 수지가 사용될 수 있다. 또한, 도전막(1012) 형성 시에, 도전성 페이스트가 형성된 후에 베이킹이 수행되는 것이 바람직하다. 예를 들면, 주성분으로서 은을 포함하는 미립자들(예를 들면, 1 nm 이상 및 100 nm 이하의 입경을 갖는 입자들)이 도전성 페이스트의 재료로서 사용되는 경우에, 도전막(1012)은 150 ℃ 내지 300 ℃ 범위의 온도에서의 베이킹에 의해 도전성 페이스트를 경화함으로써 획득될 수 있다. 또한, 땜납 또는 무연 땜납을 주성분으로 포함하는 미립자들이 사용될 수 있다. 이러한 경우에, 20 ㎛ 이하의 입경을 갖는 미립자들이 사용되는 것이 바람직하다. 땜납 및 무연 땜납은 저가라는 이점들을 갖는다.
또한, 본 실시 형태에서, 도전막(1012)을 포함하는 안테나(1013)는 성막 후에 원하는 형상을 갖도록 에칭하거나 스크린 인쇄에 의해 절연막(1010) 상에 직접적으로 형성되지만, 안테나(1013)를 형성하는 방법이 이러한 방법으로 제한되지 않는다. 안테나(1013)는 상기 기판, 가요성 플라스틱 기판 등 위에 개별적으로 형성될 수 있고, 배선(1011)에 전기적으로 접속되도록 접촉 및 부착될 수 있다.
상술된 바와 같이, 실시 형태 1에서 설명된 제 1 보호 회로(107)에서, 제 1 다이오드(201)로서 사용될 수 있는 PIN 다이오드(1026) 및 제 2 다이오드(202)로서 사용될 수 있는 PIN 다이오드(1025), 및 실시 형태 2에서 설명된 제 2 보호 회로(108)에서, p-채널 트랜지스터(306)로서 사용될 수 있는 p-채널 박막 트랜지스터(1021), 분압용 다이오드들(302, 303, 304, 및 305)로서 사용될 수 있는 n-채널 박막 트랜지스터(1022), n-채널 트랜지스터(313)로서 사용될 수 있는 멀티 게이트 n-채널 박막 트랜지스터(1023), 용량 소자(312)로서 사용될 수 있는 용량 소자(1024)가 동일한 기판 위에 형성될 수 있다.
(실시 형태 4)
본 실시 형태에서, 상기 실시 형태들의 반도체 장치들의 사용 예들이 설명된다.
반도체 장치들은 널리 사용된다. 반도체 장치들의 사용 예들이 도 11a 내지 도 11f를 참조하여 설명된다. 도 11a 내지 도 11f는 반도체 장치들의 사용 예들을 예시하는 모식도들이다.
도 11a 내지 도 11f에 예시된 바와 같이, 반도체 장치는 널리 사용될 수 있고, 예를 들면, 지폐, 동전, 유가 증권, 무기명 채권, 증명서(예를 들면, 운전 면허증 또는 주민 등록증, 도 11a 참조), 기록 매체(예를 들면, DVD들 또는 비디오 테이프, 도 11b 참조), 포장 용기(예를 들면, 포장지 또는 병들, 도 11c 참조), 차량(예를 들면, 자전거, 도 11d 참조), 개인 소지품(예를 들면, 가방 또는 안경), 식품, 식물, 동물, 인체, 의류, 생활 용품 또는 전자 기기(예를 들면, 액정 표시 장치들, EL 표시 장치들, 텔레비전 세트 또는 휴대 전화) 또는 물품의 선적 태그들(도 11e 및 도 11f 참조)에 제공되어 사용될 수 있다.
반도체 장치(2000)는 인쇄 배선판 상에 장착되고, 표면에 부착되거나 그 안에 임베딩되어 물품에 고정된다. 예를 들면, 반도체 장치(2000)는 책의 종이 또는 패키지의 유기 수지에 임베딩되어 물품에 고정된다. 반도체 장치(2000)가 크기, 두께 및 무게에서의 감소를 성취하기 때문에, 반도체 장치가 물품에 고정된 후에도 물품 자체의 매력적인 설계를 망치지 않는다. 또한, 반도체 장치(2000)가 지폐, 동전, 유가 증권, 무기명 채권, 증명서 등에 제공될 때, 인증 기능이 제공될 수 있고, 인증 기능을 활용함으로써 위조가 방지될 수 있다. 또한, 반도체 장치가 물품을 포장하는 용기들, 기록 매체, 개인 소지품, 식품, 의류, 생활 용품, 전자 기기 등에 부착될 때, 검사 시스템과 같은 시스템이 효율적으로 사용될 수 있다. 또한, 반도체 장치(2000)가 차량에 부착될 때, 차량이 도난 등에 대해 더욱 안전할 수 있다.
상기 실시 형태들의 반도체 장치들이 상술된 바와 같이 높은 신뢰성을 갖기 때문에, 정보 교환에서 사용되는 데이터가 정확한 값으로 유지될 수 있다. 따라서, 반도체 장치들은 높은 신뢰성, 예를 들면, 물품의 인증성 또는 안전성이 필요한 용도로 사용될 수 있다.
(실시예 1)
본 실시예에서, 상기 실시 형태들의 제 1 보호 회로 및 제 2 보호 회로를 포함하는 반도체 장치가 도 12를 참조하여 설명된다.
반도체 장치(3000)는 안테나에서 생성된 AC 전압을 DC 전압으로 변환하는 정류 회로(3001), 안테나에서 생성된 AC 전압을 디지털 신호로 복조하는 복조 회로(3002), 안정된 전압을 내부 회로에 인가하는 정전압 회로(3003), 메모리 회로(3004), 논리 회로(3005), 인코딩된 데이터를 변조하는 변조 회로(3006), 제 1 보호 회로(3007), 및 제 2 보호 회로(3008)를 포함한다. 안테나가 반도체 장치(3000) 위에 적층되기 때문에, 안테나는 도 12에 예시되지 않는다는 것을 유의하라. 또한, 안테나는, 정류 회로(3001), 복조 회로(3002), 정전압 회로(3003), 메모리 회로(3004), 논리 회로(3005), 변조 회로(3006), 제 1 보호 회로(3007), 및 제 2 보호 회로(3008)를 포함하는 칩과 개별적으로 형성될 수 있고, 상이한 단계에서 반도체 장치(3000)에 접속될 수 있지만, 안테나 및 칩 자체는 동일한 단계에서 형성되는 것이 바람직하다.
논리 회로(3005)는 복조 회로(3002)에서 복조된 데이터를 분석하는 명령 분석 회로, 복조된 데이터가 정확히 수신될 수 있는지를 결정하는 결정 회로, 메모리 회로(3004)를 제어하는 제어 회로, 및 데이터를 인코딩하는 인코딩 회로를 포함한다. 도 12에 예시된 본 실시예의 논리 회로(3005)에서, 상기 회로들이 배열된다.
본 실시예에서, 논리 회로(3005)의 인코딩 회로에서 인코딩된 신호가 변조 회로(3006)에 입력되고, 변조 회로(3006)는 부하 변조를 수행한다. 복조 회로(3002)는 안테나로부터 인가된 AC 전압을 복조한다. 복조 회로(3002)의 출력 단자는 논리 회로(3005)에 접속된다. 정류 회로(3001)에서 평활화된 내부 전압 Vin이 정전압 회로(3003)에 인가되고, 정전압 회로(3006)는 내부 전압 Vin으로부터 생성된 전원 전압 Vdd을 논리 회로(3005)의 제어 회로에 출력한다.
본 실시예의 반도체 장치는, 정류 회로와 같은 회로에 대한 과전압의 인가를 방지하는 기능을 갖는 제 1 보호 회로 및 입력 신호들의 수를 감소시킬 수 있는 제 2 보호 회로를 포함한다. 따라서, 본 예의 반도체 장치는, 반도체 장치가 극히 짧은 거리의 외부로부터 신호를 수신하거나 반도체 장치가 외부 전자 기기로부터 방출된 원하지 않는 복사를 수신하고 고전력을 갖는 신호가 회로들에 공급되는 경우에서조차 정상적으로 동작되고, 고신뢰성을 갖는 반도체 장치이다.
본 출원은, 전체 내용들이 참조로서 본원에 포함되는 2008년 10월 3일자로 일본 특허청에 제출된 일본 공개 특허 공보 제 2008-258208 호에 기초한다.
11:안테나 12: 정류 회로 13: 복조 회로 14: 정전압 회로 15: 논리 회로 16: 변조 회로 101: 안테나 102: 정류 회로 103: 복조 회로 104: 정전압 회로 105: 논리 회로 106: 변조 회로 107: 제 1 보호 회로 108: 제 2 보호 회로 201: 제 1 다이오드 202: 제 2 다이오드 203: 용량 소자 204: 트랜지스터 205: 필터 저항 소자 206: 필터 용량 소자 210: 과전압 제어 회로 211: 저역 통과 필터 301: 저항 소자 302: 분압용 다이오드 303: 분압용 다이오드 304: 분압용 다이오드 305: 분압용 다이오드
306: p-채널 트랜지스터 307: 저항 소자 308: 필터 저항 소자 309: 필터 용량 소자 312: 용량 소자 313: n-채널 트랜지스터 320: 분압 회로 321: 선택 회로 322: 과전압 제어 회로 323: 저역 통과 필터 401: 일 도전형을 부여하는 불순물 원소를 포함하는 반도체 막 402: 반도체 막 403: 일 도전형과 반대의 도전형을 부여하는 불순물 원소를 포함하는 반도체 막 404: 배선 501: 제 1 반도체 영역 502: 제 3 반도체 영역 503: 제 2 반도체 영역 504: 배선 505: 절연막 1001: 기판 1002: 절연막 1003: 비정질 반도체 막 1003a: 결정질 반도체 막 1003b: 결정질 반도체 막 1003c: 결정질 반도체 막 1003d: 결정질 반도체 막 1003e: 결정질 반도체 막 1003f: 결정질 반도체 막 1004: 게이트 절연막 1005: 게이트 전극 1005a: 도전막 1005b: 도전막 1006: p-형 도전성을 부여하는 불순물 원소를 포함하는 반도체 영역 1007: n-형 도전성을 부여하는 불순물 원소를 포함하는 반도체 영역 1008: 절연막 1008a: 절연막 1008b: 절연막 1009: 배선 1010: 절연막 1011: 배선 1012: 도전막 1013: 안테나 1021: p-채널 박막 트랜지스터 1022: 다이오드 접속된 n-채널 박막 트랜지스터 1023: 멀티 게이트 n-채널 박막 트랜지스터 1024: 용량 소자 1025: PIN 다이오드 1026: PIN 다이오드 2000: 반도체 장치 3000: 반도체 장치 3001: 정류 회로 3002: 복조 회로 3003: 정전압 회로 3004: 메모리 회로 3005: 논리 회로 3006: 변조 회로 3007: 제 1 보호 회로 3008: 제 2 보호 회로

Claims (22)

  1. 안테나;
    상기 안테나에 전기적으로 접속된 정류 회로;
    제 1 보호 회로; 및
    제 2 보호 회로를 포함하고,
    상기 제 1 보호 회로의 제 1 단자는 상기 안테나에 전기적으로 접속되고, 상기 제 1 보호 회로의 제 2 단자는 접지되고,
    상기 제 2 보호 회로의 제 1 단자는 상기 정류 회로의 출력 단자에 전기적으로 접속되고, 상기 제 2 보호 회로의 제 2 단자는 상기 안테나에 전기적으로 접속되고, 상기 제 2 보호 회로의 제 3 단자는 접지되고,
    상기 제 1 보호 회로는 제 1 다이오드 및 제 2 다이오드를 포함하고,
    상기 제 2 보호 회로는 용량 소자 및 트랜지스터를 포함하고,
    상기 제 1 다이오드의 애노드는 상기 안테나에 전기적으로 접속되고, 상기 제 1 다이오드의 캐소드는 접지되고,
    상기 제 2 다이오드의 캐소드는 상기 안테나에 전기적으로 접속되고, 상기 제 2 다이오드의 애노드는 접지되고, 상기 제 2 다이오드는 상기 제 1 다이오드와 병렬로 접속되고,
    상기 용량 소자의 전극들 중 하나는 상기 안테나에 전기적으로 접속되고,
    상기 트랜지스터의 게이트 전극은 상기 정류 회로의 상기 출력 단자에 전기적으로 접속되고,
    상기 트랜지스터의 소스 전극 및 드레인 전극 중 하나는 상기 용량 소자의 상기 전극들 중 다른 하나에 전기적으로 접속되고,
    상기 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 하나는 접지되는, 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제 2 보호 회로는 필터 저항 소자 및 필터 용량 소자를 포함하고,
    상기 필터 저항 소자의 단부들 중 하나는 상기 정류 회로의 상기 출력 단자에 전기적으로 접속되고, 상기 필터 저항 소자의 상기 단부들 중 다른 하나는 상기 트랜지스터의 상기 게이트 전극에 전기적으로 접속되고,
    상기 필터 용량 소자의 전극들 중 하나는 상기 트랜지스터의 상기 게이트 전극 및 상기 필터 저항 소자의 상기 단부들 중 상기 다른 하나에 전기적으로 접속되고, 상기 필터 용량 소자의 상기 전극들 중 다른 하나는 접지되는, 반도체 장치.
  3. 제 1 항에 있어서,
    상기 제 1 다이오드 및 상기 제 2 다이오드 각각은 PIN 다이오드이고,
    상기 PIN 다이오드는 동일한 평면 상에 제 1 반도체 영역, 제 2 반도체 영역, 및 제 3 반도체 영역을 포함하고,
    상기 제 1 반도체 영역은 일 도전형을 부여하는 불순물 원소를 포함하고,
    상기 제 2 반도체 영역은 상기 불순물 원소의 도전형과 반대인 도전형을 부여하는 불순물 원소를 포함하고,
    상기 제 3 반도체 영역은 상기 제 1 반도체 영역 및 상기 제 2 반도체 영역 사이에 개재되고, 상기 제 1 반도체 영역 및 상기 제 2 반도체 영역보다 큰 저항값을 갖는, 반도체 장치.
  4. 제 1 항에 있어서,
    상기 제 1 보호 회로는, 상기 안테나에서 생성된 AC 전압의 진폭이 제 1 진폭 이상이면 기능하고,
    상기 제 2 보호 회로는, 상기 안테나에서 생성된 상기 AC 전압의 상기 진폭이 제 2 진폭 이상이면 기능하고,
    상기 제 1 진폭은 상기 제 2 진폭보다 큰, 반도체 장치.
  5. 제 1 항에 있어서,
    복조 회로, 정전압 회로, 논리 회로, 및 변조 회로를 더 포함하고,
    상기 복조 회로의 입력 단자는 상기 안테나에 전기적으로 접속되고,
    상기 정전압 회로의 입력 단자는 상기 정류 회로의 상기 출력 단자에 전기적으로 접속되고,
    상기 논리 회로의 제 1 입력 단자는 상기 복조 회로의 출력 단자에 전기적으로 접속되고, 상기 논리 회로의 제 2 입력 단자는 상기 정전압 회로의 출력 단자에 전기적으로 접속되고,
    상기 변조 회로의 입력 단자는 상기 논리 회로의 출력 단자에 전기적으로 접속되고, 상기 변조 회로의 출력 단자는 상기 안테나에 전기적으로 접속되는, 반도체 장치.
  6. 안테나;
    상기 안테나에 전기적으로 접속된 정류 회로;
    제 1 보호 회로; 및
    제 2 보호 회로를 포함하고,
    상기 제 1 보호 회로의 제 1 단자는 상기 안테나에 전기적으로 접속되고, 상기 제 1 보호 회로의 제 2 단자는 접지되고,
    상기 제 2 보호 회로의 제 1 단자는 상기 정류 회로의 출력 단자에 전기적으로 접속되고, 상기 제 2 보호 회로의 제 2 단자는 상기 안테나에 전기적으로 접속되고, 상기 제 2 보호 회로의 제 3 단자는 접지되고,
    상기 제 1 보호 회로는 직렬로 접속된 복수의 제 1 다이오드들 및 직렬로 접속된 복수의 제 2 다이오드들을 포함하고,
    상기 제 2 보호 회로는 용량 소자 및 트랜지스터를 포함하고,
    상기 복수의 제 1 다이오드들의 애노드는 상기 안테나에 전기적으로 접속되고, 상기 복수의 제 1 다이오드들의 캐소드는 접지되고,
    상기 복수의 제 2 다이오드들의 캐소드는 상기 안테나에 전기적으로 접속되고, 상기 복수의 제 2 다이오드들의 애노드는 접지되고,
    상기 복수의 제 2 다이오드들은 상기 복수의 제 1 다이오드들과 병렬로 접속되고,
    상기 용량 소자의 전극들 중 하나는 상기 안테나에 전기적으로 접속되고,
    상기 트랜지스터의 게이트 전극은 상기 정류 회로의 상기 출력 단자에 전기적으로 접속되고,
    상기 트랜지스터의 소스 전극 및 드레인 전극 중 하나는 상기 용량 소자의 상기 전극들 중 다른 하나에 전기적으로 접속되고,
    상기 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 하나는 접지되는, 반도체 장치.
  7. 제 6 항에 있어서,
    상기 제 2 보호 회로는 필터 저항 소자 및 필터 용량 소자를 포함하고,
    상기 필터 저항 소자의 단부들 중 하나는 상기 정류 회로의 상기 출력 단자에 전기적으로 접속되고, 상기 필터 저항 소자의 상기 단부들 중 다른 하나는 상기 트랜지스터의 상기 게이트 전극에 전기적으로 접속되고,
    상기 필터 용량 소자의 전극들 중 하나는 상기 트랜지스터의 상기 게이트 전극 및 상기 필터 저항 소자의 상기 단부들 중 상기 다른 하나에 전기적으로 접속되고, 상기 필터 용량 소자의 상기 전극들 중 다른 하나는 접지되는, 반도체 장치.
  8. 제 6 항에 있어서,
    상기 복수의 제 1 다이오드들 및 상기 복수의 제 2 다이오드들 각각은 PIN 다이오드이고,
    상기 PIN 다이오드는 동일한 평면 상에 제 1 반도체 영역, 제 2 반도체 영역, 및 제 3 반도체 영역을 포함하고,
    상기 제 1 반도체 영역은 일 도전형을 부여하는 불순물 원소를 포함하고,
    상기 제 2 반도체 영역은 상기 불순물 원소의 도전형과 반대인 도전형을 부여하는 불순물 원소를 포함하고,
    상기 제 3 반도체 영역은 상기 제 1 반도체 영역 및 상기 제 2 반도체 영역 사이에 개재되고, 상기 제 1 반도체 영역 및 상기 제 2 반도체 영역보다 큰 저항값을 갖는, 반도체 장치.
  9. 제 6 항에 있어서,
    상기 제 1 보호 회로는, 상기 안테나에서 생성된 AC 전압의 진폭이 제 1 진폭 이상이면 기능하고,
    상기 제 2 보호 회로는, 상기 안테나에서 생성된 상기 AC 전압의 상기 진폭이 제 2 진폭 이상이면 기능하고,
    상기 제 1 진폭은 상기 제 2 진폭보다 큰, 반도체 장치.
  10. 제 6 항에 있어서,
    복조 회로, 정전압 회로, 논리 회로, 및 변조 회로를 더 포함하고,
    상기 복조 회로의 입력 단자는 상기 안테나에 전기적으로 접속되고,
    상기 정전압 회로의 입력 단자는 상기 정류 회로의 상기 출력 단자에 전기적으로 접속되고,
    상기 논리 회로의 제 1 입력 단자는 상기 복조 회로의 출력 단자에 전기적으로 접속되고, 상기 논리 회로의 제 2 입력 단자는 상기 정전압 회로의 출력 단자에 전기적으로 접속되고,
    상기 변조 회로의 입력 단자는 상기 논리 회로의 출력 단자에 전기적으로 접속되고, 상기 변조 회로의 출력 단자는 상기 안테나에 전기적으로 접속되는, 반도체 장치.
  11. 안테나;
    상기 안테나에 전기적으로 접속된 정류 회로;
    제 1 보호 회로; 및
    제 2 보호 회로를 포함하고,
    상기 제 1 보호 회로의 제 1 단자는 상기 안테나에 전기적으로 접속되고, 상기 제 1 보호 회로의 제 2 단자는 접지되고,
    상기 제 2 보호 회로의 제 1 단자는 상기 정류 회로의 출력 단자에 전기적으로 접속되고, 상기 제 2 보호 회로의 제 2 단자는 상기 안테나에 전기적으로 접속되고, 상기 제 2 보호 회로의 제 3 단자는 접지되고,
    상기 제 1 보호 회로는 제 1 다이오드 및 제 2 다이오드를 포함하고,
    상기 제 2 보호 회로는 제 1 저항 소자, 분압용 다이오드, p-채널 트랜지스터, 제 2 저항 소자, 용량 소자, 및 n-채널 트랜지스터를 포함하고,
    상기 제 1 다이오드의 애노드는 상기 안테나에 전기적으로 접속되고, 상기 제 1 다이오드의 캐소드는 접지되고,
    상기 제 2 다이오드의 캐소드는 상기 안테나에 전기적으로 접속되고, 상기 제 2 다이오드의 애노드는 접지되고, 상기 제 2 다이오드는 상기 제 1 다이오드와 병렬로 접속되고,
    상기 제 1 저항 소자의 단부들 중 하나는 상기 정류 회로의 상기 출력 단자에 전기적으로 접속되고,
    상기 분압용 다이오드의 애노드는 상기 제 1 저항 소자의 상기 단부들 중 다른 하나에 전기적으로 접속되고, 상기 분압용 다이오드의 캐소드는 접지되고,
    상기 p-채널 트랜지스터의 게이트 전극은 상기 제 1 저항 소자의 상기 단부들 중 상기 다른 하나 및 상기 분압용 다이오드의 상기 애노드에 전기적으로 접속되고,
    상기 p-채널 트랜지스터의 소스 전극 및 드레인 전극 중 하나는 상기 정류 회로의 상기 출력 단자에 전기적으로 접속되고,
    상기 제 2 저항 소자의 단부들 중 하나는 상기 p-채널 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 하나에 전기적으로 접속되고, 상기 제 2 저항 소자의 단부들 중 다른 하나는 접지되고,
    상기 용량 소자의 전극들 중 하나는 상기 안테나에 전기적으로 접속되고,
    상기 n-채널 트랜지스터의 게이트 전극은 상기 p-채널 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 상기 다른 하나 및 상기 제 2 저항 소자의 상기 단부들 중 상기 하나에 전기적으로 접속되고,
    상기 n-채널 트랜지스터의 소스 전극 및 드레인 전극 중 하나는 상기 용량 소자의 상기 전극들 중 다른 하나에 전기적으로 접속되고,
    상기 n-채널 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 하나는 접지되는, 반도체 장치.
  12. 제 11 항에 있어서,
    상기 제 2 보호 회로는 필터 저항 소자 및 필터 용량 소자를 포함하고,
    상기 필터 저항 소자의 단부들 중 하나는 상기 p-채널 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 상기 다른 하나 및 상기 제 2 저항 소자의 상기 단부들 중 상기 하나에 전기적으로 접속되고,
    상기 필터 저항 소자의 단부들 중 다른 하나는 상기 n-채널 트랜지스터의 상기 게이트 전극에 전기적으로 접속되고,
    상기 필터 용량 소자의 전극들 중 하나는 상기 n-채널 트랜지스터의 상기 게이트 전극 및 상기 필터 저항 소자의 상기 단부들 중 상기 다른 하나에 전기적으로 접속되고, 상기 필터 용량 소자의 상기 전극들 중 다른 하나는 접지되는, 반도체 장치.
  13. 제 11 항에 있어서,
    상기 제 1 다이오드 및 상기 제 2 다이오드 각각은 PIN 다이오드이고,
    상기 PIN 다이오드는 동일한 평면 상에 제 1 반도체 영역, 제 2 반도체 영역, 및 제 3 반도체 영역을 포함하고,
    상기 제 1 반도체 영역은 일 도전형을 부여하는 불순물 원소를 포함하고,
    상기 제 2 반도체 영역은 상기 불순물 원소의 도전형과 반대인 도전형을 부여하는 불순물 원소를 포함하고,
    상기 제 3 반도체 영역은 상기 제 1 반도체 영역 및 상기 제 2 반도체 영역 사이에 개재되고, 상기 제 1 반도체 영역 및 상기 제 2 반도체 영역보다 큰 저항값을 갖는, 반도체 장치.
  14. 제 11 항에 있어서,
    상기 분압용 다이오드는 다이오드-접속된 트랜지스터인, 반도체 장치.
  15. 제 11 항에 있어서,
    상기 제 1 보호 회로는, 상기 안테나에서 생성된 AC 전압의 진폭이 제 1 진폭 이상이면 기능하고,
    상기 제 2 보호 회로는, 상기 안테나에서 생성된 상기 AC 전압의 상기 진폭이 제 2 진폭 이상이면 기능하고,
    상기 제 1 진폭은 상기 제 2 진폭보다 큰, 반도체 장치.
  16. 제 11 항에 있어서,
    복조 회로, 정전압 회로, 논리 회로, 및 변조 회로를 더 포함하고,
    상기 복조 회로의 입력 단자는 상기 안테나에 전기적으로 접속되고,
    상기 정전압 회로의 입력 단자는 상기 정류 회로의 상기 출력 단자에 전기적으로 접속되고,
    상기 논리 회로의 제 1 입력 단자는 상기 복조 회로의 출력 단자에 전기적으로 접속되고, 상기 논리 회로의 제 2 입력 단자는 상기 정전압 회로의 출력 단자에 전기적으로 접속되고,
    상기 변조 회로의 입력 단자는 상기 논리 회로의 출력 단자에 전기적으로 접속되고, 상기 변조 회로의 출력 단자는 상기 안테나에 전기적으로 접속되는, 반도체 장치.
  17. 안테나;
    상기 안테나에 전기적으로 접속된 정류 회로;
    제 1 보호 회로; 및
    제 2 보호 회로를 포함하고,
    상기 제 1 보호 회로의 제 1 단자는 상기 안테나에 전기적으로 접속되고, 상기 제 1 보호 회로의 제 2 단자는 접지되고,
    상기 제 2 보호 회로의 제 1 단자는 상기 정류 회로의 출력 단자에 전기적으로 접속되고, 상기 제 2 보호 회로의 제 2 단자는 상기 안테나에 전기적으로 접속되고, 상기 제 2 보호 회로의 제 3 단자는 접지되고,
    상기 제 1 보호 회로는 직렬로 접속된 복수의 제 1 다이오드들 및 직렬로 접속된 복수의 제 2 다이오드들을 포함하고,
    상기 제 2 보호 회로는 제 1 저항 소자, 분압용 다이오드, p-채널 트랜지스터, 제 2 저항 소자, 용량 소자, 및 n-채널 트랜지스터를 포함하고,
    상기 복수의 제 1 다이오드들의 애노드는 상기 안테나에 전기적으로 접속되고, 상기 복수의 제 1 다이오드들의 캐소드는 접지되고,
    상기 복수의 제 2 다이오드들의 캐소드는 상기 안테나에 전기적으로 접속되고, 상기 복수의 제 2 다이오드들의 애노드는 접지되고,
    상기 복수의 제 2 다이오드들은 상기 복수의 제 1 다이오드들과 병렬로 접속되고,
    상기 제 1 저항 소자의 단부들 중 하나는 상기 정류 회로의 상기 출력 단자에 전기적으로 접속되고,
    상기 분압용 다이오드의 애노드는 상기 제 1 저항 소자의 상기 단부들 중 다른 하나에 전기적으로 접속되고, 상기 분압용 다이오드의 캐소드는 접지되고,
    상기 p-채널 트랜지스터의 게이트 전극은 상기 제 1 저항 소자의 상기 단부들 중 상기 다른 하나 및 상기 분압용 다이오드의 상기 애노드에 전기적으로 접속되고,
    상기 p-채널 트랜지스터의 소스 전극 및 드레인 전극 중 하나는 상기 정류 회로의 상기 출력 단자에 전기적으로 접속되고,
    상기 제 2 저항 소자의 단부들 중 하나는 상기 p-채널 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 하나에 전기적으로 접속되고, 상기 제 2 저항 소자의 단부들 중 다른 하나는 접지되고,
    상기 용량 소자의 전극들 중 하나는 상기 안테나에 전기적으로 접속되고,
    상기 n-채널 트랜지스터의 게이트 전극은 상기 p-채널 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 상기 다른 하나 및 상기 제 2 저항 소자의 상기 단부들 중 상기 하나에 전기적으로 접속되고,
    상기 n-채널 트랜지스터의 소스 전극 및 드레인 전극 중 하나는 상기 용량 소자의 상기 전극들 중 다른 하나에 전기적으로 접속되고,
    상기 n-채널 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 하나는 접지되는, 반도체 장치.
  18. 제 17 항에 있어서,
    상기 제 2 보호 회로는 필터 저항 소자 및 필터 용량 소자를 포함하고,
    상기 필터 저항 소자의 단부들 중 하나는 상기 p-채널 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 상기 다른 하나 및 상기 제 2 저항 소자의 상기 단부들 중 상기 하나에 전기적으로 접속되고,
    상기 필터 저항 소자의 단부들 중 다른 하나는 상기 n-채널 트랜지스터의 상기 게이트 전극에 전기적으로 접속되고,
    상기 필터 용량 소자의 전극들 중 하나는 상기 n-채널 트랜지스터의 상기 게이트 전극 및 상기 필터 저항 소자의 상기 단부들 중 상기 다른 하나에 전기적으로 접속되고, 상기 필터 용량 소자의 상기 전극들 중 다른 하나는 접지되는, 반도체 장치.
  19. 제 17 항에 있어서,
    상기 복수의 제 1 다이오드들 및 상기 복수의 제 2 다이오드들 각각은 PIN 다이오드이고,
    상기 PIN 다이오드는 동일한 평면 상에 제 1 반도체 영역, 제 2 반도체 영역, 및 제 3 반도체 영역을 포함하고,
    상기 제 1 반도체 영역은 일 도전형을 부여하는 불순물 원소를 포함하고,
    상기 제 2 반도체 영역은 상기 불순물 원소의 도전형과 반대인 도전형을 부여하는 불순물 원소를 포함하고,
    상기 제 3 반도체 영역은 상기 제 1 반도체 영역 및 상기 제 2 반도체 영역 사이에 개재되고, 상기 제 1 반도체 영역 및 상기 제 2 반도체 영역보다 큰 저항값을 갖는, 반도체 장치.
  20. 제 17 항에 있어서,
    상기 분압용 다이오드는 다이오드-접속된 트랜지스터인, 반도체 장치.
  21. 제 17 항에 있어서,
    상기 제 1 보호 회로는, 상기 안테나에서 생성된 AC 전압의 진폭이 제 1 진폭 이상이면 기능하고,
    상기 제 2 보호 회로는, 상기 안테나에서 생성된 상기 AC 전압의 상기 진폭이 제 2 진폭 이상이면 기능하고,
    상기 제 1 진폭은 상기 제 2 진폭보다 큰, 반도체 장치.
  22. 제 17 항에 있어서,
    복조 회로, 정전압 회로, 논리 회로, 및 변조 회로를 더 포함하고,
    상기 복조 회로의 입력 단자는 상기 안테나에 전기적으로 접속되고,
    상기 정전압 회로의 입력 단자는 상기 정류 회로의 상기 출력 단자에 전기적으로 접속되고,
    상기 논리 회로의 제 1 입력 단자는 상기 복조 회로의 출력 단자에 전기적으로 접속되고, 상기 논리 회로의 제 2 입력 단자는 상기 정전압 회로의 출력 단자에 전기적으로 접속되고,
    상기 변조 회로의 입력 단자는 상기 논리 회로의 출력 단자에 전기적으로 접속되고, 상기 변조 회로의 출력 단자는 상기 안테나에 전기적으로 접속되는, 반도체 장치.
KR1020117009826A 2008-10-03 2009-09-07 반도체 장치 KR101595755B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-258208 2008-10-03
JP2008258208 2008-10-03

Publications (2)

Publication Number Publication Date
KR20110081829A true KR20110081829A (ko) 2011-07-14
KR101595755B1 KR101595755B1 (ko) 2016-02-19

Family

ID=42073370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117009826A KR101595755B1 (ko) 2008-10-03 2009-09-07 반도체 장치

Country Status (6)

Country Link
US (1) US8181882B2 (ko)
JP (1) JP5389582B2 (ko)
KR (1) KR101595755B1 (ko)
CN (1) CN102171811B (ko)
TW (1) TWI505406B (ko)
WO (1) WO2010038600A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120120330A (ko) * 2010-01-29 2012-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8928466B2 (en) * 2010-08-04 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8830637B2 (en) * 2010-08-31 2014-09-09 Texas Instruments Incorporated Methods and apparatus to clamp overvoltages for alternating current systems
JP5815337B2 (ja) 2010-09-13 2015-11-17 株式会社半導体エネルギー研究所 半導体装置
US9917217B2 (en) * 2012-04-24 2018-03-13 Novasolix, Inc. Solar antenna array and its fabrication and uses
US9960480B2 (en) 2012-04-24 2018-05-01 Novasolix, Inc. Solar antenna array and its fabrication
US9917225B2 (en) 2012-04-24 2018-03-13 Novasolix, Inc. Black body infrared antenna array
CN107112379A (zh) * 2014-12-24 2017-08-29 诺瓦瑟雷克斯有限公司 太阳能天线阵列及其制造
JP2016201069A (ja) 2015-04-14 2016-12-01 富士通セミコンダクター株式会社 整流回路、電源回路及びｒｆｉｄタグ
TWI703739B (zh) * 2015-05-01 2020-09-01 美商諾瓦索里克斯股份有限公司 太陽能天線陣列及其製造和使用技術
US10580920B2 (en) 2016-04-20 2020-03-03 Novasolix, Inc. Solar antenna array fabrication
US10622503B2 (en) 2016-04-20 2020-04-14 Novasolix, Inc. Solar antenna array fabrication
US11114633B2 (en) 2016-04-20 2021-09-07 Novasolix, Inc. Solar antenna array fabrication
US11824264B2 (en) 2016-04-20 2023-11-21 Novasolix, Inc. Solar antenna array fabrication
SG10201607275YA (en) 2016-09-01 2018-04-27 Huawei Int Pte Ltd Method and device for radio frequency voltage limiting

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003085506A (ja) * 2001-09-12 2003-03-20 Yoshikawa Rf System Kk データキャリアにおける過電圧防止回路
JP2005190485A (ja) * 2004-12-28 2005-07-14 Sony Corp Ｉｃカードおよび半導体集積回路
JP2008181499A (ja) * 2006-12-26 2008-08-07 Semiconductor Energy Lab Co Ltd 半導体装置
JP2008193668A (ja) 2007-01-10 2008-08-21 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03189786A (ja) * 1989-12-19 1991-08-19 Sony Corp 情報カード装置
JPH05235677A (ja) 1992-02-21 1993-09-10 Mitsubishi Electric Corp リミッター回路
JP3761001B2 (ja) * 1995-11-20 2006-03-29 ソニー株式会社 非接触型情報カード及びｉｃ
JP3392016B2 (ja) * 1996-09-13 2003-03-31 株式会社日立製作所 電力伝送システム並びに電力伝送および情報通信システム
ATE430340T1 (de) * 1998-03-24 2009-05-15 Toshiba Kk Tragbare elektronische vorrichtung mit kontaktbehafteten und kontaktlosen schnittstellen
US6069782A (en) * 1998-08-26 2000-05-30 Integrated Device Technology, Inc. ESD damage protection using a clamp circuit
US6636118B1 (en) * 1999-09-06 2003-10-21 Hitachi, Ltd. High-frequency power amplification module and radio communication device
JP2001332567A (ja) * 2000-05-22 2001-11-30 Sony Corp 電界効果トランジスタの保護回路
JP2003008030A (ja) * 2001-06-18 2003-01-10 Sony Corp 半導体整流素子およびその製造方法ならびに非接触型ｉｃカードの電源用整流回路
JP2003218712A (ja) 2002-01-17 2003-07-31 Sharp Corp 位相雑音低減回路および位相変調器および位相復調器および高周波通信システム
EP1733429A4 (en) * 2004-04-09 2008-09-24 Semiconductor Energy Lab LIMITER AND SEMICONDUCTOR DEVICE USING THE SAME
US7411767B2 (en) * 2004-06-02 2008-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-domain ESD protection circuit structure
JP4547625B2 (ja) * 2005-07-04 2010-09-22 ソニー株式会社 通信ボード
US7929265B2 (en) * 2005-12-15 2011-04-19 Nxp B.V. Radio frequency interface circuit for a radio frequency identification tag
JP2007306491A (ja) 2006-05-15 2007-11-22 Japan Radio Co Ltd リミッタ
EP1914669B1 (en) * 2006-10-18 2011-04-20 Semiconductor Energy Laboratory Co., Ltd. RFID tag
US7889528B2 (en) * 2006-11-29 2011-02-15 Semiconductor Energy Laroratory Co., Ltd. Rectifier circuit, power supply circuit, and semiconductor device
JP5325415B2 (ja) 2006-12-18 2013-10-23 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003085506A (ja) * 2001-09-12 2003-03-20 Yoshikawa Rf System Kk データキャリアにおける過電圧防止回路
JP2005190485A (ja) * 2004-12-28 2005-07-14 Sony Corp Ｉｃカードおよび半導体集積回路
JP2008181499A (ja) * 2006-12-26 2008-08-07 Semiconductor Energy Lab Co Ltd 半導体装置
JP2008193668A (ja) 2007-01-10 2008-08-21 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
US20100084475A1 (en) 2010-04-08
TW201110272A (en) 2011-03-16
WO2010038600A1 (en) 2010-04-08
JP5389582B2 (ja) 2014-01-15
TWI505406B (zh) 2015-10-21
KR101595755B1 (ko) 2016-02-19
JP2010108486A (ja) 2010-05-13
CN102171811B (zh) 2014-01-01
CN102171811A (zh) 2011-08-31
US8181882B2 (en) 2012-05-22

Similar Documents

Publication Publication Date Title
KR101595755B1 (ko) 반도체 장치
US8095104B2 (en) Semiconductor device and electronic device having the same
JP5041984B2 (ja) 整流回路、電源回路及び半導体装置
US8353459B2 (en) Semiconductor device and method for manufacturing the same
KR101329778B1 (ko) 반도체장치
US8570151B2 (en) Semiconductor device
US7598526B2 (en) Semiconductor device and manufacturing method thereof
US8164933B2 (en) Power source circuit
US7667549B2 (en) Semiconductor device and driving method thereof
KR20110084412A (ko) 반도체 장치
US8487745B2 (en) Semiconductor device
US20140027882A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP5366733B2 (ja) 半導体装置、およびリセット信号生成回路。
US7915756B2 (en) Semiconductor device
JP5674856B2 (ja) 半導体装置及び半導体装置の作製方法
JP5137424B2 (ja) 半導体装置及びその作製方法
JP5259977B2 (ja) 半導体装置及び半導体装置の作製方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200115

Year of fee payment: 5