JPH05235677A - リミッター回路 - Google Patents
リミッター回路Info
- Publication number
- JPH05235677A JPH05235677A JP3499692A JP3499692A JPH05235677A JP H05235677 A JPH05235677 A JP H05235677A JP 3499692 A JP3499692 A JP 3499692A JP 3499692 A JP3499692 A JP 3499692A JP H05235677 A JPH05235677 A JP H05235677A
- Authority
- JP
- Japan
- Prior art keywords
- input
- low
- diode
- pass filter
- small signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguide Connection Structure (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】
【目的】 高周波領域においても、低挿入損失を実現で
きるリミッター回路を提供することを目的とする。 【構成】 マイクロ波帯において動作するＰＩＮダイオ
ードを用いたリミッター回路において、ゼロバイアス設
定用のＤＣリターン素子がインピーダンス整合機能を有
することを特徴とする。
きるリミッター回路を提供することを目的とする。 【構成】 マイクロ波帯において動作するＰＩＮダイオ
ードを用いたリミッター回路において、ゼロバイアス設
定用のＤＣリターン素子がインピーダンス整合機能を有
することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロ波帯において
動作するＰＩＮダイオードを用いたリミッター回路に関
する。
動作するＰＩＮダイオードを用いたリミッター回路に関
する。
【０００２】
【従来の技術】図２の（ａ）は、例えばＡｌｐｈａ社の
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＤｉｖｉｓｉｏｎのＡｐ
ｐｌｉｃａｔｉｏｎ Ｎｏｔｅ８０３００に示されたこ
の種のリミッター回路を示したもので、図２の（ｂ）は
小信号が入力された場合の等価回路を、図２の（ｃ）は
大信号が入力された場合の等価回路をそれぞれ示す。
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＤｉｖｉｓｉｏｎのＡｐ
ｐｌｉｃａｔｉｏｎ Ｎｏｔｅ８０３００に示されたこ
の種のリミッター回路を示したもので、図２の（ｂ）は
小信号が入力された場合の等価回路を、図２の（ｃ）は
大信号が入力された場合の等価回路をそれぞれ示す。
【０００３】各図において、１は入力端子、２はＤＣリ
ターン用コイル、３はＰＩＮダイオード、４は出力端
子、５ａは入力金ワイヤによるインダクタンス、５ｂは
出力金ワイヤによるインダクタンス、６はコンデンサ、
７は抵抗である。
ターン用コイル、３はＰＩＮダイオード、４は出力端
子、５ａは入力金ワイヤによるインダクタンス、５ｂは
出力金ワイヤによるインダクタンス、６はコンデンサ、
７は抵抗である。
【０００４】
【発明が解決しようとする課題】この構成において、Ｐ
ＩＮダイオード３はＤＣリターン用コイルによりゼロバ
イアスされる。小信号入力時は、図２の（ｂ）に示すよ
うにＰＩＮダイオード３はコンデンサ６として作用し、
ＰＩＮダイオード３と入力金ワイヤによるインダクタン
ス５ａと出力金ワイヤによるインダクタンス５ｂとがロ
ーパスフィルター型の整合回路を形成し、入力された小
信号は、このローパスフィルターを通り、ある一定量の
挿入損失で出力端子４から取り出される。このコンデン
サ６の容量値はＰＩＮダイオード３によって異なり、耐
電力の大きいＰＩＮダイオード程、容量値Ｃj は大き
く、高周波領域までローパスフィルター作用を得ること
が難しくなり、高周波領域ではＶＳＷＲが悪化し、挿入
損失が増加する。コンデンサ６の容量とＶＳＷＲの関係
を図３に示す。
ＩＮダイオード３はＤＣリターン用コイルによりゼロバ
イアスされる。小信号入力時は、図２の（ｂ）に示すよ
うにＰＩＮダイオード３はコンデンサ６として作用し、
ＰＩＮダイオード３と入力金ワイヤによるインダクタン
ス５ａと出力金ワイヤによるインダクタンス５ｂとがロ
ーパスフィルター型の整合回路を形成し、入力された小
信号は、このローパスフィルターを通り、ある一定量の
挿入損失で出力端子４から取り出される。このコンデン
サ６の容量値はＰＩＮダイオード３によって異なり、耐
電力の大きいＰＩＮダイオード程、容量値Ｃj は大き
く、高周波領域までローパスフィルター作用を得ること
が難しくなり、高周波領域ではＶＳＷＲが悪化し、挿入
損失が増加する。コンデンサ６の容量とＶＳＷＲの関係
を図３に示す。
【０００５】大信号入力時は、ＰＩＮダイオード３は抵
抗７として作用する。大信号入力はこの抵抗７によって
反射させられ、出力端子４には一部の電力しか出力され
ず、入力レベルが増加しても、出力端子４からは一定レ
ベルの出力が得られるだけで、この出力レベルはＰＩＮ
ダイオード３によって異なる。入力レベルがあるレベル
以上になると出力レベルは増加するようになる。
抗７として作用する。大信号入力はこの抵抗７によって
反射させられ、出力端子４には一部の電力しか出力され
ず、入力レベルが増加しても、出力端子４からは一定レ
ベルの出力が得られるだけで、この出力レベルはＰＩＮ
ダイオード３によって異なる。入力レベルがあるレベル
以上になると出力レベルは増加するようになる。
【０００６】本発明はこの問題を解消するためになされ
たもので、ＰＩＮダイオードの種類によって左右される
ことなく、高周波領域においても、低挿入損失を実現す
ることができるリミッター回路を提供することを目的と
する。
たもので、ＰＩＮダイオードの種類によって左右される
ことなく、高周波領域においても、低挿入損失を実現す
ることができるリミッター回路を提供することを目的と
する。
【０００７】
【課題を解決するための手段】本発明は上記目的を達成
するために、マイクロ波帯において作動するＰＩＮダイ
オードを用いたリミッター回路において、ゼロバイアス
設定用のＤＣリターン素子が小信号入力に対してインピ
ーダンス整合機能を有する構成とした。
するために、マイクロ波帯において作動するＰＩＮダイ
オードを用いたリミッター回路において、ゼロバイアス
設定用のＤＣリターン素子が小信号入力に対してインピ
ーダンス整合機能を有する構成とした。
【０００８】
【作用】本発明では、ＤＣリターン素子が、小信号入力
時に、高周波領域においてインピーダンス整合され、ま
た大信号入力時には、理想的なリミッティング特性に近
づける作用を呈する。
時に、高周波領域においてインピーダンス整合され、ま
た大信号入力時には、理想的なリミッティング特性に近
づける作用を呈する。
【０００９】
【実施例】以下、本発明の１実施例を図面を参照して説
明する。
明する。
【００１０】図１において、８はＤＣリターン素子であ
って、インピーダンス整合機能を有している。他の構成
は図２の（ａ）のものと同じである。
って、インピーダンス整合機能を有している。他の構成
は図２の（ａ）のものと同じである。
【００１１】この構成において、ＰＩＮダイオード３は
ＤＣリターン素子によりゼロバイアスされる。小信号入
力時は、図２の（ｂ）に示すようにＰＩＮダイオード３
はコンデンサ６として作用し、ＰＩＮダイオード３と入
力金ワイヤによるインダクタンス５ａと出力金ワイヤに
よるインダクタンス５ｂとがローパスフィルター型の整
合回路を形成し、入力された小信号は、このローパスフ
ィルターを通り、ある一定量の挿入損失で出力端子４か
ら取り出される。
ＤＣリターン素子によりゼロバイアスされる。小信号入
力時は、図２の（ｂ）に示すようにＰＩＮダイオード３
はコンデンサ６として作用し、ＰＩＮダイオード３と入
力金ワイヤによるインダクタンス５ａと出力金ワイヤに
よるインダクタンス５ｂとがローパスフィルター型の整
合回路を形成し、入力された小信号は、このローパスフ
ィルターを通り、ある一定量の挿入損失で出力端子４か
ら取り出される。
【００１２】ローパスフィルターが形成される周波数に
は限界があるので、この限界周波数を超える入力周波数
においては、ＤＣリターン素子８によってインピーダン
ス整合をとる。使用するＰＩＮダイオード３の種類によ
って、コンデンサ６の容量Ｃj 、および金ワイヤの長さ
によってインダクタンス５ａ、５ｂの値は様々である
が、ＤＣリターン素子８の長さをλ／４以下（Ｌ性）、
λ／４以上（Ｃ性）と任意に設定することにより、高周
波領域において整合を取ることが可能である。
は限界があるので、この限界周波数を超える入力周波数
においては、ＤＣリターン素子８によってインピーダン
ス整合をとる。使用するＰＩＮダイオード３の種類によ
って、コンデンサ６の容量Ｃj 、および金ワイヤの長さ
によってインダクタンス５ａ、５ｂの値は様々である
が、ＤＣリターン素子８の長さをλ／４以下（Ｌ性）、
λ／４以上（Ｃ性）と任意に設定することにより、高周
波領域において整合を取ることが可能である。
【００１３】大信号入力時は、ＰＩＮダイオード３は抵
抗７として作用する。大信号入力はこの抵抗７によって
反射させられ、前記したように出力端子４には一部の電
力しか出力さない。理想的には、使用範囲においては、
入力レベルが増加しても、出力レベルは一定であること
が望ましいが、実際には、出力レベルも少しづつ増加す
る。ＤＣリターン素子８、小信号時には整合回路として
機能するが、大信号時には、インピーダンスが変化する
ことにより、ミスマッチ要因として働き、出力レベルの
上記増加を抑制し、理想的なリミッティング特性に近づ
く。
抗７として作用する。大信号入力はこの抵抗７によって
反射させられ、前記したように出力端子４には一部の電
力しか出力さない。理想的には、使用範囲においては、
入力レベルが増加しても、出力レベルは一定であること
が望ましいが、実際には、出力レベルも少しづつ増加す
る。ＤＣリターン素子８、小信号時には整合回路として
機能するが、大信号時には、インピーダンスが変化する
ことにより、ミスマッチ要因として働き、出力レベルの
上記増加を抑制し、理想的なリミッティング特性に近づ
く。
【００１４】図４は、耐電力を上げるために、ＰＩＮダ
イオード３を２箇並列に用いた場合を示したもので、こ
の回路では、小信号時、前記コンデンサ６の容量が増加
し、上記限界周波数が下がるので、ＤＣリターン素子８
の整合機能はより一層の効果を発揮する。
イオード３を２箇並列に用いた場合を示したもので、こ
の回路では、小信号時、前記コンデンサ６の容量が増加
し、上記限界周波数が下がるので、ＤＣリターン素子８
の整合機能はより一層の効果を発揮する。
【００１５】図５は、ＰＩＮダイオード３を２段接続し
た場合の実施例であり、初段のＰＩＮダイオード３とし
て耐電力の大きいものを使用し、２段目のＰＩＮダイオ
ード３としては応答速度の早いものを使用している。両
ＰＩＮダイオード３は、大信号時にアイソレーションが
最大となるように、λ／４線路９で接続してある。
た場合の実施例であり、初段のＰＩＮダイオード３とし
て耐電力の大きいものを使用し、２段目のＰＩＮダイオ
ード３としては応答速度の早いものを使用している。両
ＰＩＮダイオード３は、大信号時にアイソレーションが
最大となるように、λ／４線路９で接続してある。
【００１６】
【発明の効果】本発明は以上説明した通り、ＤＣリター
ン素子にインピーダンス整合機能を持てせたから、高周
波領域においても低ＶＳＷＲ、低挿入損失を実現するこ
とができる上、理想的なリミッティング特性に近づける
ことができる。
ン素子にインピーダンス整合機能を持てせたから、高周
波領域においても低ＶＳＷＲ、低挿入損失を実現するこ
とができる上、理想的なリミッティング特性に近づける
ことができる。
【図１】本発明の実施例とその等価回路を示す図であ
る。
る。
【図２】従来のリミッター回路とその等価回路を示す図
である。
である。
【図３】コンデンサの容量をパラメータとする周波数−
ＶＳＷＲ関係図である。
ＶＳＷＲ関係図である。
【図４】本発明の第２の実施例を示す回路図である。
【図５】本発明の第３の実施例を示す回路図である。
１ 入力端子 ３ ＰＩＮダイオード ４ 出力端子 ５ａ、５ｂ インダクタンス ６ コンデンサ ７ 抵抗 ８ ＤＣリターン素子 ９ λ／４線路
Claims (1)
- 【請求項１】 マイクロ波帯において作動するＰＩＮダ
イオードを用いたリミッター回路において、ゼロバイア
ス設定用のＤＣリターン素子がインピーダンス整合機能
を有することを特徴とするリミッター回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3499692A JPH05235677A (ja) | 1992-02-21 | 1992-02-21 | リミッター回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3499692A JPH05235677A (ja) | 1992-02-21 | 1992-02-21 | リミッター回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235677A true JPH05235677A (ja) | 1993-09-10 |
Family
ID=12429754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3499692A Pending JPH05235677A (ja) | 1992-02-21 | 1992-02-21 | リミッター回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05235677A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08242133A (ja) * | 1995-03-06 | 1996-09-17 | Nec Corp | 発振器 |
| US7009462B2 (en) | 2003-07-30 | 2006-03-07 | Kabushiki Kaisha Toshiba | Limiter circuit |
| JP2011188102A (ja) * | 2010-03-05 | 2011-09-22 | Toshiba Corp | 送受信モジュール |
| US8181882B2 (en) | 2008-10-03 | 2012-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101410765B1 (ko) * | 2013-06-27 | 2014-06-24 | 한국전자통신연구원 | 적층형 다이오드 리미터 |
| WO2019211898A1 (ja) * | 2018-05-01 | 2019-11-07 | 三菱電機株式会社 | リミッタ回路 |
-
1992
- 1992-02-21 JP JP3499692A patent/JPH05235677A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08242133A (ja) * | 1995-03-06 | 1996-09-17 | Nec Corp | 発振器 |
| US7009462B2 (en) | 2003-07-30 | 2006-03-07 | Kabushiki Kaisha Toshiba | Limiter circuit |
| US8181882B2 (en) | 2008-10-03 | 2012-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2011188102A (ja) * | 2010-03-05 | 2011-09-22 | Toshiba Corp | 送受信モジュール |
| KR101410765B1 (ko) * | 2013-06-27 | 2014-06-24 | 한국전자통신연구원 | 적층형 다이오드 리미터 |
| US8994471B2 (en) | 2013-06-27 | 2015-03-31 | Electronics And Telecommunications Research Institute | Stacked diode limiter |
| WO2019211898A1 (ja) * | 2018-05-01 | 2019-11-07 | 三菱電機株式会社 | リミッタ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3371284A (en) | High frequency balanced amplifier | |
| US5105172A (en) | Monolithically realizable radio frequency bias choke | |
| US5233313A (en) | High power field effect transistor amplifier | |
| US4749949A (en) | Self biasing diode microwave frequency multiplier | |
| US4306311A (en) | Double-balanced mixer circuit | |
| JPH05235677A (ja) | リミッター回路 | |
| GB2329537A (en) | Integrated low-pass filter | |
| US5434522A (en) | Frequency doubler circuit having a diode quad with a grounded port | |
| US5642080A (en) | Low noise amplifier in monolithic integrated circuit | |
| US4025872A (en) | Negative resistance network | |
| US4985642A (en) | High-frequency circuit having a loaded field-effect transistor | |
| EP0547782B1 (en) | Diode mixer | |
| JPS6038911A (ja) | 作動周波数と独立してリアクタンスを整合する４端子網 | |
| US4878033A (en) | Low noise microwave amplifier having optimal stability, gain, and noise control | |
| US20030169100A1 (en) | Filter circuit | |
| USRE29844E (en) | Unit transistor amplifier with matched input and output impedances | |
| JPH04298105A (ja) | 半導体増幅器 | |
| JPH10256850A (ja) | 半導体装置及び高周波電力増幅器 | |
| JPS59216307A (ja) | 半導体素子用整合回路 | |
| JP4071549B2 (ja) | 多段増幅器 | |
| JPH02202205A (ja) | 集積半導体回路 | |
| JPS60173901A (ja) | ダイオ−ド回線切替器 | |
| AU703005B2 (en) | Circuit arrangement of an ultra-broadband receiver | |
| JP2001352204A (ja) | 伝送線路およびそれを用いた回路素子およびそれらを用いた電子回路およびそれを用いた電子装置 | |
| JPS62109410A (ja) | マイクロ波増幅器用バイアス回路 |