TWI505406B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI505406B
TWI505406B TW098132724A TW98132724A TWI505406B TW I505406 B TWI505406 B TW I505406B TW 098132724 A TW098132724 A TW 098132724A TW 98132724 A TW98132724 A TW 98132724A TW I505406 B TWI505406 B TW I505406B
Authority
TW
Taiwan
Prior art keywords
circuit
electrically connected
antenna
diode
protection circuit
Prior art date
Application number
TW098132724A
Other languages
English (en)
Other versions
TW201110272A (en
Inventor
Yuki Hata
Koichiro Kamata
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201110272A publication Critical patent/TW201110272A/zh
Application granted granted Critical
Publication of TWI505406B publication Critical patent/TWI505406B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0715—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including means to regulate power transfer to the integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • H01Q1/2225—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems used in active tags, i.e. provided with its own power source or in passive tags, i.e. deriving power from RF signal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/248—Supports; Mounting means by structural association with other equipment or articles with receiving set provided with an AC/DC converting device, e.g. rectennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Near-Field Transmission Systems (AREA)

Description

半導體裝置
本發明係關於使用半導體元件形成及具有無線通訊功能的半導體裝置。
具有無線傳送及接收資料的無線通訊功能之半導體裝置已實用於多種領域中。期望具有無線通訊功能的半導體裝置作為新的通訊資訊端，以及，期望這些半導體裝置的市場變得更大。在已實用之具有無線通訊功能的半導體裝置中，使用半導體元件形成的天線及積體電路形成於相同基底上。此外，具有無線通訊功能的半導體裝置也稱為無線標籤、RF(射頻)標籤、RFID(射頻識別)標籤、IC(積體電路)標籤、或ID(識別)標籤。
具有無線通訊功能的半導體裝置可以與作為電源的無線通訊裝置及傳送和接收裝置(也稱為詢答器或讀/寫器)通訊。於下，將參考圖10中的方塊圖，說明習知的具有無線通訊功能之半導體裝置的結構。
圖10中所示之具有無線通訊功能(也簡稱為半導體裝置)的習知半導體裝置包含天線11、整流電路12、解調變電路13、恆壓電路14、邏輯電路15、及調變電路16。當半導體裝置接收無線通訊裝置傳送的無線電波時，在內部天線11中產生交流(AC)電壓。產生的AC電壓施加至整流電路12以及解調變電路13。在整流電路12中整流的AC電壓被轉換成恆壓電路14中的直流(DC)電壓並施加至邏輯電路15。在解調變電路13中，將AC電壓解調變，以及，經過解調變的訊號輸入至邏輯電路15。在邏輯電路15中執行訊號分析及響應訊號的產生，響應訊號輸出至調變電路16。調變電路16藉由使用響應訊號來對天線11執行負載調變，以致於訊號傳送至無線通訊裝置。如此，在半導體裝置與無線通訊裝置之間執行無線通訊。
一般而言，從無線通訊裝置供應至半導體裝置的電力與半導體裝置與無線通訊裝置之間的距離(此後稱為通訊距離)的平方成比例地衰減。亦即，供應至半導體裝置的電力量視通訊距離而變。
當通訊距離長時，供應至半導體裝置的電力量降低。無需多言，根據電力而產生的DC電壓的位準會降低，以致於積體電路無法操作。因此，為了增進通訊距離，積極地發展即使在通訊距離長的情形中仍然能夠產生所需的驅動電源電壓之半導體裝置(舉例而言，參閱參考文獻1)。具體而言，已積極地發展可以放大輸入訊號的半導體裝置。
參考文獻1：日本公開專利申請號2008-193668
在可以放大輸入訊號的半導體裝置中，相較於習知的半導體裝置，通訊距離可以增加。另一方面，當通訊距離短時，舉例而言，當半導體裝置與無線通訊裝置接觸時，或當具有高振幅的訊號藉由來自外部電子裝置等的不必要輻射而供應給半導體裝置時，在天線中產生偏離預定範圍的高AC電壓。當產生偏離預定範圍的高AC電壓時，來自無線通訊裝置的訊號無法於半導體裝置中被準確地解調變且半導體裝置會誤操作，以致於半導體裝置中的半導體元件劣化。此外，在最壞的情形中，由施加至半導體元件的電壓之急劇上升造成介電質崩潰，以致於損壞半導體元件。
特別地，近年來，半導體元件的耐受電壓因為半導體製程的微小化而趨向於微小化。
慮及上述問題，產生本發明的一實施例。提供具有無線通訊功能的半導體裝置，即使在具有高振幅的訊號供應給半導體裝置時，其仍然能夠正常地操作，以及具有高可靠度。
根據本發明的一實例之半導體裝置包含具有第一二極體和第二二極體之第一保護電路以及具有電容器和電晶體的第二保護電路。第一二極體的陽極電連接至天線，第一二極體的陰極接地。第二二極體的陰極電連接至天線，第二二極體的陽極接地。第二二極體與第一二極體並聯。電容器的電極之一電連接至天線。電晶體的閘極電極電連接至整流電路的輸出端。電晶體的源極電極和汲極電極之一電連接至電容器的另一電極。電晶體的源極電極和汲極電極中的另一電極接地。
注意，由於電晶體的源極電極和汲極電極視電晶體的結構、操作條件、等等而變，所以，難以界定何者為源極電極或汲極電極。因此，在本說明書中，電極之一稱為源極和汲極電極之一，另一電極稱為源極和汲極電極中的另一電極。
於下說明本發明的一實施例。半導體裝置包含用於接收來自無線通訊裝置的訊號及用於產生AC電壓的天線、用於將產生的AC電壓整流及用於產生DC電壓之整流電路、第一保護電路、及第二保護電路。
第一保護電路包含第一二極體和第二二極體。第一二極體的陽極電連接至天線，第一二極體的陰極接地。第二二極體的陰極電連接至天線，第二二極體的陽極接地。注意，第一二極體與第二二極體並聯。此外，第一二極體和第二二極體的數目均可為複數的。在該情形中，第一二極體的數目與第二二極體的數目相同，以及，第一二極體和第二極體彼此並聯。注意，第一二極體之間的連接與第二二極體之間的連接不限於串聯或並聯，以及，第一二極體與第二二極體以給定方式連接。當天線中產生的AC電壓的振幅是第一振幅(順向壓降)或更高時，使第一二極體及第二二極體或複數個第一二極體和複數個第二二極體導通。
第二包護電路包含電容器及電晶體。電容器的電極之一電連接至天線。電晶體的閘極電極電連接至整流電路的輸出端。電晶體的源極電極和汲極電極之一電連接至電容器的另一電極。電晶體的源極電極和汲極電極中的另一電極接地。注意，當天線中產生的AC電壓的振幅是第二振幅或更高時，電晶體開啟。如此，設於天線與電晶體之間的電容器作為共振電容器，以及，藉由改變共振頻率，降低輸入至半導體裝置的訊號的數目。此外，第二保護電路可以包含分壓電路、選取電路、及低通濾波器，分壓電路用於輸出根據整流電路的輸出電位(也稱為內電壓Vin)之電位或根據接地電位的電位，分壓電路的輸出電位輸入至選取電路，選取電路輸出根據整流電路的電位或是根據接地電位的電位，低通濾波器用於防止雜訊進入整流電路的輸出電位。
此外，第一振幅可以設計成高於第二振幅。
此外，包含解調變電路、恆壓電路、邏輯電路、及調變電路、以及第一保護電路和第二保護電路之半導體裝置也是本發明的一實施例。解調變電路的輸入端電連接至天線。恆壓電路的輸入端電連接至整流電路的輸出端。邏輯電路的第一輸入端電連接至解調變電路的輸出端，邏輯電路的第二輸入端電連接至恆壓電路的輸出端。調變電路的輸入端電連接至邏輯電路的輸出端，調變電路的輸出端電連接至天線。
注意，可以使用多種電晶體作為包含於半導體裝置中的電晶體。因此，對於可以使用的電晶體的型式並無特別限定。因此，可以使用包含典型上為矽之半導體膜的薄膜電晶體、使用半導體基底或SOI基底形成的電晶體、MOS電晶體、接面電晶體、雙極電晶體、包含例如ZnO或InGaZnO等化合物半導體之電晶體、包含有機半導體或奈米碳管之電晶體、或其它電晶體。注意，半導體膜可以含有氫或鹵素。
以類似的方式，可以使用多種二極體作為半導體裝置中的二極體。如此，對於可以使用的二極體形式並無特別限定。因此，可以使用利用半導體的PN接面之PN二極體、以具有高電阻的半導體插入於PN接面之間的PIN二極體、利用金屬和半導體彼此接合之表面上的肖特基(Schottky)效應之肖特基二極體、二極體連接式的電晶體、或其它二極體。
此外，使用多種基底，形成電晶體或二極體，對於基底的型式並無特別限定。因此，舉例而言，單晶基底、SOI基底、玻璃基底、石英基底、塑膠基底、紙基底、玻璃紙基底、等等可以用於電晶體。此外，在使用一基底以形成電晶體或二極體之後，電晶體或二極體可以轉移至另一基底。
在根據本發明的一實施例之半導體裝置中，當第一保護電路作用時，可以防止過度電壓施加至包含於半導體裝置中的例如整流電路等電路。此外，在根據本發明的一實施例之半導體裝置中，當第二保護電路作用時，可以降低輸入訊號的數目。因此，可以提供具有無線通訊功能及具有高可靠度的半導體裝置，即使在具有高振幅的訊號供應給半導體裝置的情形中，其仍然能正常操作。
於下，將參考圖式，說明本發明的實施例。注意，本發明可以以不同方式實施，習於此技藝者將容易瞭解，在不悖離本發明的精神及範圍下，可以以不同方式改變本發明的模式及細節。因此，本發明不應解釋為侷限於下述實施例之說明。注意，在用於說明實施例之所有圖式中，相同的部份或具有類似功能的部份以相同代號表示，且不重複其說明。
(實施例1)
在本實施例中，將參考圖1及圖2，說明可以用於本發明的半導體裝置之電路。
圖1是方塊圖，顯示半導體裝置的結構。半導體裝置包含天線101、整流電路102、解調變電路103、恆壓電路104、邏輯電路105、調變電路106、第一保護電路107、及第二保護電路108。天線101產生AC電壓。整流電路102將AC電壓整流，以及產生內電壓Vin 。解調變電路103將來自天線101中產生的AC電壓之訊號解調變以及產生內部訊號。恆壓電路104使整流電路102中產生的內電壓Vin 成為固定電壓並將電壓輸出作為電源電壓Vdd 。邏輯電路105藉由使用恆壓電路104中產生的電源電壓Vdd 及解調變電路103中產生的解調變訊號以分析訊號，以及產生響應訊號。調變電路106調變來自邏輯電路105的訊號及將調變訊號輸出至天線101。在天線101中產生的AC電壓的振幅高的情形中，第一保護電路107作用。在天線101中產生的AC電壓的絕對值大於某值的情形中，第一保護電路107截斷多餘部份。在整流電路102中產生的內電壓Vin 的位準高的情形中，第二保護電路作用。藉由改變共振頻率，第二保護電路108降低輸入至半導體裝置的訊號數目。
於下參考圖2，說明天線101、整流電路102、第一保護電路107、及第二保護電路108的結構。
圖2中所示的第一保護電路107包含第一端及第二端。注意，第一保護電路107的第一端電連接至天線101，第一保護電路107的第二端接地。第一保護電路107包含陽極設於天線101側上的第一二極體201以及陰極設於天線101側上的第二二極體202。在圖2中，串聯的三個第一二極體201以及串聯的三個第二二極體202以二行並聯；但是，第一保護電路107的結構不限於此結構。關於第一保護電路107的結構，只要第一二極體201的數目和第二二極體202的數目相同以及第一二極體201和第二二極體202彼此並聯，可以使用任何結構。注意，第一二極體201之間的連接以及第二二極體202之間的連接不限於串聯或並聯，第一二極體201和第二二極體202可以以給定方式連接。
圖2中所示的第二保護電路108包含第一至第三端。注意，第二保護電路108的第一端電連接至整流電路102的輸出端；第二保護電路108的第二端電連接至天線101；第二保護電路108的第三端接地。第二保護電路108包含電容器203和電晶體204。電容器203的電極之一電連接至天線101。電晶體204的閘極電極電連接至整流電路102的輸出端。電晶體204的源極電極和汲極電極之一電連接至電容器203的電極中的另一電極。電晶體204的源極電極和汲極電極中之另一電極接地。
當天線101中產生的AC電壓的振幅高時，第一保護電路107作用。亦即，當AC電壓高於或等於某正電壓時，將第一二極體201帶至導通，以及，當AC電壓低於或等於某負電壓時，將第二二極體帶至導通。當第一二極體201或第二二極體202被帶至導通時，可以截斷輸入至整流電路102且具有某絕對值或更高的AC電壓。
此外，當多個第一二極體201串聯及多個第二二極體202串聯時，由串聯的二極體的數目決定第一保護電路107的操作電壓。此外，當串聯的多個第一二極體201及串聯的多個第二二極體202並聯時，可以增加可以同時流動的電流量。
當整流電路102中產生的內電壓Vin 高於或等於電晶體204的臨界電壓時，第二保護電路108作用。亦即，當電晶體204開啟時，電容器203作為共振電容器以及輸入至半導體裝置的訊號的數目可以降低。
此外，較佳地使用電流驅動能力儘可能高以致於介電質崩潰、劣化、等等不易發生之電晶體作為電晶體204。注意，藉由選加地設定電晶體204的通道長度，可以控制電晶體204的臨界電壓。
第一保護電路107根據輸入訊號，截斷天線101中產生的絕對值大於某值的AC電壓的多餘部份。因此，當第一保護電路107相對於藉由振幅調變傳送的訊號而作用時，在解調變電路103中可能無法從AC電壓準確地調變訊號。另一方面，當可以藉由改變共振頻率而降低輸入訊號的數目之第二保護電路108作用時，即使天線101中產生的AC電壓的振幅低時，仍然可以保持由振幅調變本身傳送的訊號。如此，在解調變電路103中，可以準確地解調變訊號。
根據從整流電路102輸出的內電壓Vin ，第二保護電路108控制過電壓。因此，可能無法避免整流電路102的過電壓輸入，以致於包含於整流電路102中的半導體元件產生過度的熱或劣化、及損害。此外，由於內電壓Vin 從整流電路102施加至電晶體204的閘極電極，所以，可能發生電晶體204的介電質崩潰。另一方面，當截斷天線101中產生的絕對值大於某值之AC電壓的多餘部份之第一保護電路107作用時，過電壓不會施加至整流電路102。因此，可以防止電晶體204的介電質崩潰、或是包含於整流電路102中的半導體元件產生過度的熱或劣化、及損害。
如上所述，第一保護電路107及第二保護電路108可以彼此功能上互補。此外，較佳的是，設計半導體裝置，以致於當天線101中產生的AC電壓的振幅超過第二振幅時，第二保護電路108作用，以及，當天線101中產生的AC電壓的振幅超過高於第二振幅的第一振幅時，第一保護電路107作用。藉由此設計，可以防止設置在整流電路102之後的電路中的半導體元件產生過度的熱或劣化、及損害，以及，由第一保護電路107防止包含於第二保護電路108中的半導體元件的劣化及傷害、以及可以準確地解調變輸入訊號。
此外，如圖3所示，藉由將低通濾波器211加至具有圖2中的結構之第二保護電路108，第二保護電路可以包含過電壓控制電路210及低通濾波器211。低通濾波器211包含濾波電阻器205及濾波電容器206。濾波電阻器205的一端電連接至整流電路102的輸出端，以及，濾波電阻器205的另一端電連接至電晶體204的閘極電極。濾波電容器206的電極之一電連接至電晶體204的閘極電極及濾波電阻器205的另一端，以及，濾波電容器206的另一電極接地。藉由低通濾波器211，可以防止天線101中產生的AC電壓進入而成為內電壓Vin 的雜訊。
藉由在具有無線通訊功能的半導體裝置中設置第一保護電路107及第二保護電路108，則即使在具有高振幅的訊號供應給半導體裝置的情形中，半導體裝置仍然能正常操作以及具有高可靠度。
(實施例2)
在本實施例中，參考圖4，說明不同於實施例1之可以用於天線、整流電路、第一保護電路、及第二保護電路之電路結構。注意，由於圖4中所示的第一保護電路107與圖2中所示的第一保護電路107相同，所以，實施例1中的說明併入圖4中的第一保護電路107的說明中。
於下，詳述圖4中所示的第二保護電路的結構。
圖4中所示的第二保護電路108包含第一至第三端。注意，第二保護電路108的第一端電連接至整流電路102的輸出端；第二保護電路108的第二端電連接至天線101；第二保護電路108的第三端接地。
第二保護電路108包含具有第一至第三端的分壓電路320、具有第一至第四端的選擇電路321、以及具有第一至第三端的過電壓控制電路322。
分壓電路320的第一端電連接至整流電路102的輸出端，分壓電路320的第二端接地。
選擇電路321的第一端電連接至整流電路102的輸出端。選擇電路321的第二端電連接至分壓電路320的第三端。選擇電路321的第三端接地。
過電壓控制電路322的第一端電連接至選擇電路321的第四端。過電壓控制電路322的第二端電連接至天線101。過電壓控制電路322的第三端接地。
分壓電路320包含第一電阻器301和分壓二極體302、303、304、及305。第一電阻器301的一端電連接至整流電路102的輸出端。每一分壓二極體302、303、304、及305的陽極電連接至第一電阻器301的另一端，以及，每一分壓二極體302、303、304、及305的陰極接地。
選擇電路321包含p通道電晶體306及第二電阻器307。p通道電晶體306的閘極電極電連接至第一電阻器301的另一端及每一分壓二極體302、303、304、及305的陽極。p通道電晶體306的源極電極和汲極電極之一電連接至整流電路102的輸出端。第二電阻器307的一端電連接至p通道電晶體306的源極電極和汲極電極中的另一電極，第二電阻器307的另一端接地。
過電壓控制電路322包含電容器312及n通道電晶體313。電容器312的電極之一電連接至天線101。n通道電晶體313的閘極電極電連接至p通道電晶體306的源極電極和汲極電極中的另一電極以及第二電阻器307的一端。n通道電晶體313的源極電極和汲極電極中的一電極電連接至電容器312的另一電極。n通道電晶體313的源極電極和汲極電極中的另一電極接地。
分壓電路320從第三端輸出由第一電阻器301和分壓二極體302、303、304、及305分壓的電位。具體而言，分壓電路320從第三端輸出根據內電壓Vin 的電位或接地電位。
選擇電路321從第四端輸出由p通道電晶體306和第二電阻器307分壓的電位。具體而言，選擇電路321從第四端輸出根據內電壓Vin 的電位或接地電位。
在過電壓控制電路322中，當來自選擇電路321的輸出電位是根據內電壓Vin 的電位時，n通道電晶體313開啟。如此，電容器312作為共振電容器，以及，輸入至半導體裝置的訊號的數目可以降低。
注意，雖然圖4中說明用於分壓電路320的四個二極體之實施例，但是，本發明不限於此結構。亦即，可以選加地設定作為分壓二極體的二極體的數目。此外，為了使電路面積的增加最小，所以，較佳地使用當電晶體開啟時形成通道之二極體連接式的電晶體作為分壓二極體302、303、304、和305。
於下，詳述圖4中的第二保護電路108的操作。
首先，說明從整流電路102輸出的內電壓Vin 低於分壓二極體302、303、304、及305的順向壓降之情形。
在第一電阻器301的電阻值及分壓二極體302、303、304、及305的電阻值分別以R301 、R302 、R303 、R304 、及R305 表示的情形中，分壓電路320的輸出電位VOUT 以公式1表示。
Vout =Vin -Vin [R301 /(R301 +R302 +R303 +R304 +R305 )]　(公式1)
此處，由於施加的電壓低於順向壓降，所以，使分壓二極體302、303、304、及305不導通。因此，分壓二極體302、303、304、及305的電阻值R302 、R303 、R304 、及R305 遠大於第一電阻器301的電阻值R301 。此外，由於第一電阻器301的電阻值R301 固定，所以，分壓電路320的輸出電位Vout 是根據內電壓Vin 的電位。分壓電路320的輸出電位Vout (根據內電壓Vin 的電位)施加至選擇電路321中的p通道電晶體306的閘極電極。
在此情形中，由於根據內電壓Vin 的電位施加至p通道電晶體306的閘極電極和汲極電極，所以，p通道電晶體306關閉。如此，選擇電路321中的p通道電晶體306的電阻值遠大於第二電阻器307的電阻值。由於第二電阻器307的電阻值是固定的，所以，選擇電路321的輸出電位是根據接地電位的電位。
接地電位理論上為0V且施加至n通道電晶體313的閘極電極。因此，n通道電晶體313關閉，以及，電流不容易在n通道電晶體313的源極電極和汲極電極之間流動。因此，第二保護電路108不會作用。
接著，說明自整流電路102輸出的內電壓Vin 高於分壓二極體302、303、304、及305的順向電壓降。
由於施加的電壓高於順向電壓降，所以，使分壓二極體302、303、304、及305導通。因此，分壓二極體302、303、304、及305的電阻值遠小於第一電阻器301的電阻值。因此，根據接地電位的電位施加至選擇電路321中的p通道電晶體306的閘極電極。
在此情形中，由於接地電位施加至p通道電晶體306的閘極電極，所以，p通道電晶體306開啟。如此，選擇電路321中的p通道電晶體306的電阻值遠大於第二電阻器307的電阻值。因此，選擇電路321的輸出電位Vout 是根據內電壓Vin 的電位。此電位施加至n通道電晶體313的閘極電極，以致於n通道電晶體313開啟。如此，電容器312作為共振電容器，以及，輸入至半導體裝置的訊號數目降低。
在實施例1中說明的第二保護電路108中，由一電晶體204決定第二保護電路108是否作用(請參見圖2)；但是，在本實施例中所述的第二保護電路108中，由多個半導體元件決定第二保護電路是否作用(請參見圖4)。因此，可以抑制形成的半導體裝置的變化，以致於可以提供具有高可靠度的半導體裝置。
此外，除了圖4中所示的第二保護電路108的結構之外，如圖5所示，可以設置低通濾波器323。低通濾波器323包含濾波電阻器308和濾波電容器309。濾波電阻器308的一端電連接至p通道電晶體306的源極電極和汲極電極中的另一電極以及第二電阻器307的一端。濾波電阻器308的另一端電連接至n通道電晶體313的閘極電極。濾波電容器309的電極之一電連接至n通道電晶體313的閘極電極以及濾波電阻器308的另一端，濾波電容器309的另一電極接地。藉由低通濾波器323，可以防止天線101中產生的AC電壓進入作為內電壓Vin 的雜訊。
藉由在具有無線通訊功能的半導體裝置中設置第二保護電路108，即使在具有高振幅的訊號供應給半導體裝置時，半導體裝置仍然能夠正常地操作以及具有高可靠度。
(實施例3)
在本實施例中，說明包含於實施例1和2中所述的第一保護電路及第二保護電路中的半導體元件之製造方法。具體而言，說明使用微影術以在相同基底上製造半導體元件的方法。
在本實施例中，關於包含於實施例1和2中所述的半導體裝置中的電晶體，可以使用利用微影術所製造的薄膜電晶體。薄膜電晶體的閘極電極的數目可為二或更多(多閘極結構)。藉由多閘極結構，關閉狀態電流的量降低且電晶體的耐受電壓增加，以致於可以增進可靠度。或者，可以使用閘極電極設於通道之上或之下的結構。或者，電晶體的結構可為下述結構中的任何結構：閘極電極設於通道上的結構，閘極電極設於通道下的結構，交錯結構、或逆交錯結構。通道區可分成多個區，或者，多個通道區可以並聯或串聯。此外，源極電極或汲極電極可以與通道區(或其一部份)重疊。藉由使用源極電極或汲極電極與通道區(或其一部份)重疊的結構，防止電荷累積於部份通道中，否則會造成不穩定操作。或者，在源極區和汲極區中設置LDD區。藉由設置LDD區，降低關閉狀態電流的量以及增加電晶體的耐受電壓，以致於可以增進可靠度。
此外，在本實施例中，在實施例1中所述的第一保護電路107中使用PIN二極體作為第一二極體201和第二二極體202(請參見圖2)。在使用微影術以製造PIN二極體的情形中，可以使用下述二結構之一。
圖6中所示的PIN二極體具有半導體膜401、半導體膜403、及半導體膜402堆疊的結構，半導體膜401含有賦予一導電率型的雜質元素，半導體膜403含有賦予與所述一導電率型相反的導電率型的雜質元素，半導體膜402插入於該兩個半導體膜之間。此外，在含有賦予一導電率型的雜質元素之半導體膜401與含有賦予與所述一導電率型相反的導電率型的雜質元素的半導體膜403之外部，形成佈線。藉由依序地堆疊和沈積半導體膜，而製造此PIN二極體。
圖7中所示的PIN二極體具有第一半導體區501、第二半導體區503、及第三半導體區502形成於相同平面上的結構，第一半導體區501含有賦予一導電率型的雜質元素，第二半導體區503含有賦予與所述一導電率型相反的導電率型的雜質元素，第三半導體區502插入於第一半導體區501與第二半導體區503之間以及具有大於第一半導體區501及第二半導體區503之電阻值。此外，在第一半導體區501及第二半導體區503中，在設於絕緣膜505中的接觸孔中形成佈線504。藉由選擇性地佈植賦予p型導電率的雜質元素及賦予n型導電率的雜質元素至半導體膜，而製造此PIN二極體。
具有圖6及7中所示的結構之PIN二極體可以作為實施例1中所述的第一二極體和第二二極體。注意，在相同基底上形成二極體和薄膜電晶體時，具有後一結構的PIN二極體是較佳的。此外，在具有後一結構的PIN二極體中，可以在選擇性佈植雜質元素的步驟中，控制第三半導體區502的長度L。如此，容易增加第三半導體區502的長度L，以致於可以增加耐受電壓。因此，具有後一結構的PIN二極體可以較佳地作為需要高耐受電壓的第一二極體和第二二極體。
此外，在本實施例中，使用二極體連接式電晶體作為實施例2中所述的第二保護電路108中的分壓二極體302、303、304、及305。由於當二極體連接式電晶體開啟時，形成通道，所以，無需增加二極體的面積來增進電流驅動能力。如此，可以使電路面積的增加最小化，以致於二極體連接式電晶體可以較佳地作為分壓二極體。
此外，藉由在相同基底上形成電路，可以減少元件的數目，以致於成本降低，且對其它電路元件的連接數目可以減少，以致於增進可靠度。或者，多個電路中的某些電路可以形成於基底上且其它部份的電路可以形成於不同基底上。亦即，並非所有電路須要形成於相同基底上。舉例而言，在玻璃基底上，使用電晶體，形成多個電路中的某些電路，以及，使用單晶基底，形成其它部份的電路，以及，藉由COG(玻璃上晶片)，將IC晶片連接至玻璃基底而設於玻璃基底上。或者，藉由TAP(捲帶式自動接合)或印刷電路板，將IC晶片連接至玻璃基底。以此方式，在相同基底上形成多個電路中的一些電路，可以降低元件數目，以致於降低成本，以及，電路和元件之間的連接數目可以降低，以致於增加可靠度。此外，藉由使用不同基底以形成具有高驅動電壓的部份或具有高驅動頻率的部份，可以防止增加耗電。
參考圖8A至8D、以及圖9A及9B，說明製造方法，其在相同基底上製造可以作為實施例1中所述的第一保護電路107中的第一二極體201和第二二極體202之PIN二極體；以及，可以作為實施例2中所述的第二保護電路108中的p通道電晶體306的p通道薄膜電晶體、可以作為分壓二極體302、303、304、及305的二極體連接式n通道薄膜電晶體、以及可以作為電容器312的電容器。
首先，作為基膜及非晶矽半導體膜1003(例如，含有非晶矽的膜)的絕緣膜1002堆疊於基底1001的表面上(請參見圖8A)。注意，可以連續地形成絕緣膜1002及非晶半導體膜1003。
基底1001選自玻璃基底、石英基底、例如不銹鋼基底等金屬基底、陶瓷基底、例如矽基底等半導體基底、SOI(絕緣體上的矽)基底、等等。或者，可以選擇使用聚對苯二甲酸乙二酯(PET)、聚2,6萘二甲酸乙二酯纖維(PEN)、聚醚碸、丙烯酸類、等形成的基底。
以CVD、濺射、等等，使用例如氧化矽(SiOx )、氮化矽(SiNx )、氮氧化矽(SiOx Ny )(x>y>0)、或氧氮化矽(SiNx O y )(x>y>0)等絕緣材料，形成絕緣膜1002。舉例而言，在絕緣膜1002具有二層結構的情形中，可以形成氧氮化矽膜作為第一絕緣膜，以及，形成氮氧化矽膜作為第二絕緣膜。或者，可以形成氮化矽膜作為第一絕緣膜，以及，形成氧化矽膜作為第二絕緣膜。絕緣膜1002作為阻擋層，防止雜質元素從基底1001混入形成於基底1001上的元件。藉由依此方式形成作為阻擋層的絕緣膜1002，可以防止來自基底1001之例如鈉等鹼金屬或鹼土金屬不利地影響形成於基底1001上的元件。注意，在以石英用於基底1001的情形中，舉例而言，可以省略絕緣膜1002。
以濺射、LPCVD、電漿增強CVD、等等，形成厚度為25至200nm(較佳地為30至150nm)的非晶半導體膜1003。
接著，以雷射照射，晶化非晶半導體膜1003。注意，以雷射照射與使用RTA或退火爐的熱晶化、或是使用促進晶化的金屬元素之熱晶化等相結合之方法，來晶化非晶半導體膜1003。之後，將取得的結晶半導體膜蝕刻成具有所需形狀，以致於形成結晶半導體膜1003a至1003f，以及，在基底1001和結晶半導膜1003a至1003f上形成閘極絕緣膜1004。注意，由於使用結晶半導體膜1003d作為電容器的電極，所以，雜質元素被導入結晶半導體膜1003d(請參見圖8B)。
以CVD、濺射、等等，使用例如氧化矽、氮化矽、氮氧化矽、或氧氮化矽等絕緣材料，形成閘極絕緣膜1004。舉例而言，在閘極絕緣膜1004具有雙層結構的情形中，可以形成氮氧化矽膜作為第一絕緣膜，以及，形成氧氮化矽膜作為第二絕緣膜。或者，形成氧化矽膜作為第一絕緣膜，以及，形成氮化矽膜作為第二絕緣膜。
於下簡要地說明結晶半導體膜1003a至1003f的製造步驟的實施例。首先，以電漿增強CVD，形成50至60nm厚的非晶半導體膜1003。接著，將含有促進晶化的金屬元素鎳之溶液保持於非晶半導體膜1003上，然後，在非晶半導體膜1003上執行脫氫處理(在500℃下1小時)及熱晶化處理(在550℃下4小時)，以致於形成結晶半導體膜。之後，以雷射照射及微影術，形成結晶半導體膜1003a至1003f。注意，僅藉由雷射照射以晶化非晶半導體膜1003，而不用使用利用促進晶化的金屬元素之熱晶化。
關於用於晶化的雷射，可以使用連續波雷射光束(CW雷射光束)或脈衝式雷射光束。關於此處可以使用的雷射光束，可以使用從下述一種或多種雷射發射的雷射光束：例如Ar雷射、Kr雷射、或準分子雷射等氣體雷射；介質為單晶YAG、YVO4 、矽酸鎂石(Mg2 SiO4 )、YAlO3 、GdVO4 、或添加有Nd、Yb、Cr、Ti、Ho、Er、Tm、及Ta中之一或更多作為摻雜劑的多晶體(陶瓷)YAG、Y2 O3 、YVO4 、YAlO3 、或GdVO4 之雷射；玻璃雷射；紅寶石雷射；變色石雷射；Ti：藍寶石雷射；銅蒸汽雷射；及黃金蒸汽雷射。以此雷射光束的基波及此雷射光束的基波的第二諧波至第四諧波之雷射照射，可以取得均具有大晶粒尺寸的晶體。舉例而言，可以使用Nd：YVO4 雷射(1064nm的基波)的第二諧波(532nm)或第三諧波(355nm)。在此情形中，雷射所需的功率密度約0.01至100MW/cm2 (較佳地為0.1至10MW/cm2 )。此外，以約10至2000cm/秒的掃描速率，執行照射。注意，介質為單晶YAG、YVO4 、矽酸鎂石(Mg2 SiO4 )、YAlO3 、GdVO4 、或添加有Nd、Yb、Cr、Ti、Ho、Er、Tm、及Ta中之一或更多種作為摻雜劑的多晶體(陶瓷)YAG、Y2 O3 、YVO4 、YAlO3 、或GdVO4 之雷射；Ar離子雷射；或Ti：藍寶石雷射可以連續地振盪。此外，藉由Q-切換操作、鎖模、等等，以10MHz或更高的重複率，執行脈衝振盪。當雷射光束以10MHz或更高的重複率振盪時，在半導體膜由雷射光束熔化而後固化的期間，以下一脈衝照射半導體膜。因此，與使用低重複率的脈衝雷射之情形不同，固液界面在半導體膜中連續地移動，以致於可以取得朝向掃描方向連續地生長之晶粒。
或者，藉由在結晶半導體膜1003a至1003f上執行高密度電漿處理，可以形成閘極絕緣膜1004，以致於其表面被氧化或氮化。舉例而言，使用例如氦、氬、氪、或氙等稀有氣體與例如氧、氧化氮、氨、氮、或氫等氣體的混合氣體，執行電漿處理。當藉由導入微波而執行此情形中的電漿激發時，可以產生具有低電子溫度及高密度的電漿。藉由高密度電漿所產生的氧自由基(可能包含OH自由基)或氮自由基(可能包含NH自由基)，可以氧化或氮化半導體膜的表面。
藉由使用此高密度電漿之處理，在半導體膜上形成厚度1至20nm(典型上為5至10nm)的絕緣膜。由於在此情形中的反應是固相反應，所以，可以使絕緣膜與半導體膜之間的界面狀態密度相當低。由於此高密度電漿處理直接氧化(或氮化)半導體膜(使用結晶矽或多晶矽形成的)，所以，理想上，可以顯著地降低要形成的絕緣膜的厚度變異。此外，即使在結晶矽的晶粒邊界，也不會加強氧化，導致相當較佳的條件。亦即，藉由此處所述的高密度電漿處理以在半導體膜的表面上執行固相氧化，可以形成具有有利地均勻及低介面狀態密度之絕緣膜，而不會在晶粒邊界有不正常的氧化反應。
關於閘極絕緣膜1004，可以僅使用由高密度電漿處理所形成的絕緣膜，或者，使用電漿的CVD或熱反應，沈積使用氧化矽、氮氧化矽、氧化氮、等等所形成的絕緣膜以堆疊在其上。在任何情形中，在由高密度電漿處理形成的絕緣膜包含於部份或所有閘極絕緣膜中之電晶體中，可以降低特徵變異。
此外，以連續波雷射光束或以10MHz或更高的重複率振盪的雷射光束照射並在一方向上掃描以晶化非晶半導體膜1003而取得的結晶半導體膜1003a至1003f中，晶體在光束的掃描方向上生長。藉由調整掃描方向至通道長度方向(當形成通道形成區時載子流動的方向)以配置電晶體，以及，結合閘極絕緣膜。如此，可以取得具有特徵變化少及高場效遷移率的薄膜電晶體(TFT)。
在形成閘極絕緣膜1004之前或之後，以光阻遮蓋結晶半導體膜1003a、1003b、1003c、1003d、及1003f，以及，藉由離子佈植或離子摻雜，將賦予n型導電率或p型導電率的雜質元素選擇性地導入作為電容器的電極之結晶半導體膜1003d中。關於賦予n型導電率的雜質元素，可以使用磷(P)、砷(As)、等等。關於賦予p型導電率的雜質元素，可以使用硼(B)、鋁(Al)、鎵(Ga)、等等。在本實施例中，使用磷(P)作為賦予n型導電率的雜質元素，以及，將其選擇性地導入結晶半導體膜1003d。
接著，第一導電膜及第二導電膜堆疊於閘極絕緣膜1004上。此處，以CVD、濺射、等等，形成厚度20至100nm的第一導電膜。形成厚度100至400nm的第二導電膜。使用選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、鈮(Nb)、等等之元素、或是含有上述元素作為其主成份之合金材料或化合物材料，形成第一導電膜及第二導電膜。或者，使用以摻雜例如磷等雜質元素的多晶矽為代表的半導體材料，形成第一導電膜及第二導電膜。關於第一導電膜及第二導電膜的組合實施例，可為氮化鉭膜與鎢膜、氮化鎢膜及鎢膜、氮化鉬膜及鉬膜、等等。由於鎢及氮化鉭具有高抗熱性，所以，在形成第一導電膜及第二導電膜之後，可以執行用於熱活化之熱處理。此外，在三層結構而非雙層結構的情形中，較佳地採用鉬膜、鋁膜、及鉬膜的層疊結構。
接著，以使用微影術選擇性地形成的光阻作為掩罩，藉由蝕刻，在結晶半導體膜1003a至1003d上方形成閘極電極1005。在本實施例中，說明閘極電極1005具有第一導電膜1005a和第二導電膜1005b的層疊結構之實施例。注意，由於使用結晶半導體膜1003c形成多閘極n通道薄膜電晶體，所以，在結晶半導體膜1003c上形成二閘極電極。此外，由於使用結晶半導體膜1003e和1003f以形成PIN二極體，所以，閘極電極未形成於結晶半導體膜1003e和1003f上。
接著，以使用微影術選擇性地形成的光阻及閘極電極1005作為掩罩，藉由離子摻雜或離子佈植，添加賦予p型導電率的雜質元素。關於賦予p型導電率之雜質元素，可以使用硼(B)、鋁(Al)、鎵(Ga)、等等。在本實施例中，在結晶半導體膜1003b、1003c、及1003d、部份結晶半導體膜1003e、以及部份結晶半導體膜1003f上，形成光阻，以及，使用硼(B)作為賦予p型導電率的雜質元素，及將硼選擇性地導入結晶半導體膜1003a、1003e、及1003f而以濃度1×1019 至1×1020 原子/cm3 包含於其中。如此，形成含有賦予p型導電率之半導體區1006(圖8C)。
接著，以使用微影術選擇性地形成的光阻及閘極電極1005作為掩罩，藉由離子摻雜或離子佈植，添加賦予n型導電率的雜質元素。關於賦予n型導電率的雜質元素，可以使用磷(P)、砷(As)、等等。在本實施例中，在結晶半導體膜1003a、部份結晶半導體膜1003e、及部份結晶半導體膜1003f上，形成光阻，以及，使用磷(P)作為賦予n型導電率的雜質元素，及將磷選擇性地導入結晶半導體膜1003b、1003c、及1003d而以濃度1×1019 至1×1020 原子/cm3 包含於其中。如此，形成含有賦予n型導電率之半導體區1007(圖8D)。
接著，在閘極絕緣膜1004和閘極電極1005上，形成具有單層結構或層疊結構之絕緣膜1008。在絕緣膜1008中選擇性地形成接觸孔，以及，形成導電膜，導電膜連接至形成於含有賦予n型導電率的雜質元素之雜質區上、含有賦予p型導電率的雜質元素之雜質區上、及作為電容器的電極之結晶半導體膜1003d上的閘極電極。使用以微影術作為掩罩而形成的光阻，蝕刻導電膜，以致於形成佈線1009(請參見圖9A)。
以CVD、濺射、SOG法、滴放法、網版印刷法、等等，形成具有無機材料或有機材料之單層或層疊的絕緣膜1008，舉例而言，無機材料為矽的氧化物或氮的氧化物，有機材料為聚醯亞胺、聚醯胺、苯環並丁烯、丙烯酸類、環氧樹脂、矽烷材料、等等。在本實施例中，形成具有二層結構的絕緣膜1008。形成氧氮化矽膜作為第一絕緣膜1008a及氮氧化矽膜作為第二絕緣膜1008b。注意，矽烷材料相當於包含Si-O-Si鍵的材料。矽烷具有矽(Si)與氧(O)的鍵之骨幹結構。可以使用有機基(例如，烷基或含水碳氫化合物)或氟基作為替代物。氟基可以含於有機基中。
注意，在形成絕緣膜1008a和1008b之前或在形成絕緣膜1008a和1008b之一或二薄膜之後，執行用於恢復結晶半導體膜1003a至1003f的晶性、用於活化添加至結晶半導體膜1003a至1003f的雜質元素、或用於氫化結晶半導體膜1003a至1003f之熱處理。關於熱處理，可以使用熱退火、雷射退火、RTA、等等。
以CVD、濺射、等等，形成具有選自鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、黃金(Au)、銀(Ag)、錳(Mn)、鈮(Nd)、碳(C)、或矽的元素、或含有上述元素作為其主成份的合金材料或化合物材料之單層結構或層疊結構之佈線1009。舉例而言，含有鋁作為主成份的合金材料相當於例如含有鋁作為主成份及含有鎳的材料，或者，含有鋁作為主成份以及含有鎳及碳和矽之一或二者之合金材料。舉例而言，佈線1009可以形成為具有障壁膜、鋁-矽膜、及障壁膜的層疊結構、或是障壁膜、鋁-矽膜、氮化鈦膜、及障壁膜的層疊結構。由於鋁及鋁矽具有小的電阻值且不貴，所以，它們適於作為形成佈線1009的材料。注意，障壁膜相當於使用鈦、鈦的氮化物、鉬、或鉬的氮化物所形成的薄膜。當障壁層用於頂層及底層時，可以防止產生鋁或鋁矽的鬚。此外，當使用可以高度縮小的鈦形成障壁膜時，即使當薄的本地氧化物形成於結晶半導體膜1003a至1003f時，可以降低本地氧化物及可以取得與結晶半導體膜1003a至1003f之有利接觸。
接著，在絕緣膜1008及佈線1009上形成絕緣膜1010。然後，在絕緣膜1010中形成接觸孔。注意，形成接觸孔以致於曝露電連接至結晶半導體膜1003e中含有賦予n型導電率的雜質元素之雜質區的佈線以及電連接至結晶半導體膜1003f中含有賦予p型導電率的雜質元素之雜質區的佈線。接著，形成導電膜。之後，蝕刻導電膜，以致於形成佈線1011。使用任何用於佈線1009的材料，形成佈線1011。
接著，將作為天線1013的導電膜1012形成為電連接至佈線1011(請參見圖9B)。
注意，以CVD、濺射、等等，形成具有下述單層結構或層疊結構的絕緣膜1010：例如氧化矽、氮化矽、氮氧化矽、或氧氮化矽等含氧及/或氮之絕緣膜；例如DLC(類鑽石碳)等含碳膜；例如環氧樹脂、聚醯胺、聚酚乙烯、苯環並丁烯、或丙烯酸類等有機材料；或例如矽烷樹脂等矽烷材料。
以CVD、濺射、例如網版印刷法或凹版印刷法、滴放法、分配法、電鍍法，使用導電材料，形成導電膜1012。導電膜1012形成為具有選自鋁(Al)、鈦(Ti)、銀(Ag)、銅(Cu)、黃金(Au)、鉑(Pt)、鎳(Ni)、鈀(Pd)、鉭(Ta)、或鉬(Mo)的元素、或含有上述元素作為主成份的合金材料或化合物材料之單層結構或層疊結構。
舉例而言，在以網版印刷法形成作為天線1013的導電膜1012之情形中，藉由選擇性地印刷導電膠，可以形成導電膜1012，在導電膠中，粒徑數奈米至數十微米的導電粒子溶解於或散佈於有機樹脂中。關於導電粒子，可以使用黃金(Au)、銀(Ag)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鉭(Ta)、鉬(Mo)、鈦(Ti)、等金屬粒子之一或更多；或是可散佈的奈米粒子。此外，關於包含於導電膠中的有機樹脂，可以使用選自作為金屬粒子的結合劑之有機樹脂、溶劑、散佈劑、及塗著材料中之一或更多。典型上，可以使用例如環氧樹脂或矽樹脂等有機樹脂。此外，在形成導電膜1012時，在形成導電膠之後，較佳地執行烘烤。舉例而言，在含有銀作為主成份的微粒子(例如粒徑大於或等於1nm且小於或等於100nm的粒子)作為導電膠的材料之情形中，在150至300℃的溫度範圍中烘烤，以固化導電膠，可以取得導電膜1012。或者，可以使用含有銲料或無鉛銲料作為主成份的微粒子。在此情形中，較佳地使用粒徑為20μm或更低的微粒子。銲料及無鉛銲料具有例如低成本等優點。
此外，在本實施例中，藉由沈積之後蝕刻成所需形狀或是網版印刷，將包含導電膜1012的天線1013直接地形成於絕緣膜1010上；但是，用於形成天線1013的方法不限於此方法。天線1013可以分開地形成於上述基底、可撓基底、等等之上，且可以接觸及附著成電連接至佈線1011上。
如上所述，在相同基底上形成作為實施例1中所述的第一保護電路107中的第一二極體201之PIN二極體1026及第二二極體202之PIN二極體1025；以及，作為實施例2中所述的第二保護電路108中的p通道電晶體306之p通道薄膜電晶體1021、分壓二極體302、303、304、及305之n通道薄膜電晶體1022、n通道電晶體313之多閘極n通道薄膜電晶體1023、以及作為電容器312之電容器1024。
(實施例4)
在本實施例中，說明上述實施例之半導體裝置的用途實例。
半導體裝置被廣泛地使用。參考圖11A至11F，說明半導體裝置的用途實例。圖11A至11F是視圖，顯示半導體裝置的用途實例。
如圖11A至11F所示，半導體裝置被廣泛地使用，以及可以用於例如紙鈔、錢幣、證券、不記名債券、證明文件(例如駕駛執照或居留卡，請參見圖11A)、記錄媒體(例如DVD或錄影帶，請參見圖11B)、用於包裝物體的容器(例如包裝紙或瓶子，請參見圖11C)、車輛(例如腳踏車，請參見圖1ID)、個人物品(例如帶子或眼鏡)、食物、植物、動物、人體、衣服、日常用品、或電子裝置(例如液晶顯示裝置、EL顯示裝置、電視機、或行動電話)、或物品的出貨標籤(請參見圖11E及11F)。
藉由安裝於印刷線路板上、附著至表面、或嵌入於其中，半導體裝置2000可固定至物體。舉例而言，藉由嵌入於書的紙張中或是封裝的有機樹脂中，半導體裝置2000可固定至物體。由於半導體裝置2000取得尺寸、厚度、及重量的縮小，所以，即使在半導體裝置固定至物體之後，物體本身吸引人的設計不會被破壞。此外，當半導體裝置2000用於紙鈔、錢幣、證券、不記名債券、證明文件、等等時，可以提供驗證功能，藉由利用驗證功能，可以防止其偽造。此外，當半導體裝置附著至用於包裝物體的容器、記錄媒體、個人物品、食物、衣服、日常用品、電子裝置、等等時，可以有效率地使用例如檢測系統等系統。此外，當半導體裝置2000附著至車輛時，車輛可以具有更高的防竊安全性、等等。
由於上述實施例的半導體裝置具有如上所述的高可靠度，所以，用於交換資訊的資料可以維持在準確的值。因此，半導體裝置也可以用於需要高度可靠性的目的，舉例而言，物品的驗證或安全性。
[實例1]
在本實例中，參考圖12，說明上述實施例之包含第一保護電路及第二保護電路的半導體裝置。
半導體裝置3000包含用於轉換天線中產生的AC電壓成為DC電壓之整流電路3001、用於將天線中產生的AC電壓解調變成數位訊號之解調變電路3002、用於施加穩定電壓至內部電路的恆壓電路3003、記憶體電路3004、邏輯電路3005、用於調變編碼資料之調變電路3006、第一保護電路3007、第二保護電路3008。注意，由於天線堆疊於半導體裝置3000上，所以，天線未顯示於圖12中。此外，天線可以與包含整流電路3001、解調變電路3002、恆壓電路3003、記憶體電路3004、邏輯電路3005、調變電路3006、第一保護電路3007、第二保護電路3008之晶片分別形成且在不同步驟中連接至半導體裝置3000；但是，天線及晶片本身較佳地在相同步驟中形成。
邏輯電路3005包含指令分析電路，用於分析解調變電路3002中解調變的資料、用於決定是否準確地接收經過解調變的資料之判斷電路、用於控制記憶體電路3004的控制器電路、及用於將資料編碼的編碼電路。在圖12中所示的本實例之邏輯電路3005中，配置上述電路。
在本實例中，在邏輯電路3005的編碼電路中編碼的訊號輸入至調變電路3006，以及，調變電路3006執行負載調變。解調變電路3002將從天線施加的AC電壓解調變。解調變電路3002的輸出端連接至邏輯電路3005。在整流電路3001中平滑化的內電壓Vin 施加至恆壓電路3003，以及，恆壓電路3006將從內電壓Vin 產生的電源電壓Vdd 輸出至邏輯電路3005的控制器電路。
本實例的半導體裝置包含第一保護電路及第二保護電路，第一保護電路具有防止過電壓施加至例如整流電路等電路之功能，第二保護電路可以降低輸入訊號的數目。因此，即使半導體裝置在相當短距離內從外部接收訊號之情形，或是半導體裝置接收外部電子裝置發射的不必要輻射及具有高電力的訊號供應給電路之情形中，本實例的半導體裝置仍然可以正常地操作，以及具有高可靠度。
本申請案根據2008年10月3日向日本專利局申請之日本專利申請序號2008-258208，其整體內容於此一併列入參考。
11．．．天線
12．．．整流電路
13．．．解調變電路
14．．．恆壓電路
15．．．邏輯電路
16．．．調變電路
101．．．天線
102．．．整流電路
103．．．解調變電路
104．．．恆壓電路
105．．．邏輯電路
106．．．調變電路
107．．．第一保護電路
108．．．第二保護電路
201．．．第一二極體
202．．．第二二極體
203．．．電容器
204．．．電晶體
205．．．濾波電阻器
206．．．濾波電容器
210．．．過電壓控制電路
211．．．低通濾波器
301．．．電阻器
302．．．分壓二極體
303．．．分壓二極體
304．．．分壓二極體
305．．．分壓二極體
306．．．p通道電晶體
307．．．電阻器
308．．．濾波電阻器
309．．．濾波電容器
312．．．電容器
313．．．n通道電晶體
320．．．分壓電路
321．．．選擇電路
322．．．過電壓控制電路
323．．．低通濾波器
401．．．含有賦予一導電率型的雜質元素之半導體膜
402．．．半導體膜
403．．．含有賦予與一導電率型相反的導電率型的雜質元素之半導體膜
404．．．佈線
501．．．第一半導體區
502．．．第三半導體區
503．．．第二半導體區
504．．．佈線
505．．．絕緣膜
1001．．．基底
1002．．．絕緣膜
1003．．．非晶半導體膜
1003a．．．結晶半導體膜
1003b．．．結晶半導體膜
1003c．．．結晶半導體膜
1003d．．．結晶半導體膜
1003e．．．結晶半導體膜
1004．．．閘極絕緣膜
1005．．．閘極絕緣膜
1005a．．．導電膜
1005b．．．導電膜
1006．．．含有賦予p型導電率的雜質元素之半導體區
1007．．．含有賦予n型導電率的雜質元素之半導體區
1008．．．絕緣膜
1008a．．．絕緣膜
1008b．．．絕緣膜
1009．．．佈線
1010．．．絕緣膜
1011．．．佈線
1012．．．導電膜
1013．．．天線
1021．．．p通道薄膜電晶體
1022．．．二極體連接型n通道薄膜電晶體
1023．．．多閘極n通道薄膜電晶體
1024．．．電容器
1025．．．PIN二極體
1026．．．PIN二極體
2000．．．半導體裝置
3000．．．半導體裝置
3001．．．整流電路
3002．．．解調變電路
3003．．．恆壓電路
3004．．．記憶體電路
3005．．．邏輯電路
3006．．．調變電路
3007．．．第一保護電路
3008．．．第二保護電路
在附圖中，
圖1是方塊圖，顯示根據本發明的一實施例之半導體裝置的結構實例；
圖2顯示根據本發明的一實施例之半導體裝置的結構實例；
圖3顯示根據本發明的一實施例之半導體裝置的結構實例；
圖4顯示根據本發明的一實施例之半導體裝置的結構實例；
圖5顯示根據本發明的一實施例之半導體裝置的結構實例；
圖6是剖面視圖，顯示根據本發明的一實施例之可以用於第一保護電路的二極體的實例；
圖7是剖面視圖，顯示根據本發明的一實施例之可以用於第一保護電路的二極體的實例；
圖8A至8D是剖面視圖，顯示根據本發明的一實施例之半導體裝置的製造步驟的實例；
圖9A及9B是剖面視圖，顯示根據本發明的一實施例之半導體裝置的製造步驟的實例；
圖10是方塊圖，顯示習知的具有無線通訊功能的半導體裝置的結構實例；
圖11A至11F顯示根據本發明的一實施例之半導體裝置的用途實例；及
圖12顯示根據本發明的一實施例之半導體裝置的佈局實例。
101．．．天線
102．．．整流電路
107．．．第一保護電路
108．．．第二保護電路
201．．．第一二極體
202．．．第二二極體
203．．．電容器
204．．．電晶體

Claims (22)

  1. 一種半導體裝置，包括：天線；整流電路，電連接至該天線；第一保護電路；及第二保護電路，其中，該第一保護電路的第一端電連接至該天線，以及，該第一保護電路的第二端接地，其中，該第二保護電路的第一端電連接至該整流電路的輸出端，該第二保護電路的第二端電連接至該天線，以及，該第二保護電路的第三端接地，其中，該第一保護電路包含第一二極體及第二二極體，其中，該第二保護電路包含電容器及電晶體，其中，該第一二極體的陽極電連接至該天線，以及該第一二極體的陰極接地，其中，該第二二極體的陰極電連接至該天線，以及該第二二極體的陽極接地，以及，該第二二極體與該第一二極體並聯，其中，該電容器的電極之一電連接至該天線，其中，該電晶體的閘極電極電連接至該整流電路的該輸出端，其中，該電晶體的源極電極和汲極電極之一電連接至該電容器的該等電極之另一電極，以及其中，該電晶體的該源極電極和該汲極電極中的另一電極接地。
  2. 如申請專利範圍第1項之半導體裝置，其中，該第二保護電路包含濾波電阻器及濾波電容器，其中，該濾波電阻器的一端電連接至該整流電路的該輸出端，以及，該濾波電阻器的另一端電連接至該電晶體的該閘極電極，以及其中，該濾波電容器的電極之一電連接至該電晶體的該閘極電極及該濾波電阻器之另一端，以及該濾波電容器的該等電極之另一電極接地。
  3. 如申請專利範圍第1項之半導體裝置，其中，該第一二極體與該第二二極體均為PIN二極體，其中，該PIN二極體包含在相同平面上的第一半導體區、第二半導體區、及第三半導體區，其中，該第一半導體區含有賦予一導電率型的雜質元素，其中，該第二半導體區含有賦予與該雜質元素的該導電率型相反的導電率型的雜質元素，以及其中，該第三半導體區介於該第一半導體區與該第二半導體區之間，以及，具有比該第一半導體區及該第二半導體區大的電阻值。
  4. 如申請專利範圍第1項之半導體裝置，其中，假使該天線中產生的AC電壓的振幅是第一振幅或更高時，該第一保護電路作用，其中，假使該天線中產生的AC電壓的振幅是第二振幅或更高時，該第二保護電路作用，以及，其中，該第一振幅高於該第二振幅。
  5. 如申請專利範圍第1項之半導體裝置，又包括解調變電路、恆壓電路、邏輯電路、及調變電路，其中，該解調變電路的輸入端電連接至該天線，其中，該恆壓電路的輸入端電連接至該整流電路的該輸出端，其中，該邏輯電路的第一輸入端電連接至該解調變電路的輸出端，以及，該邏輯電路的第二輸入端電連接至該恆壓電路的輸出端，以及其中，該調變電路的輸入端電連接至該邏輯電路的輸出端，以及，該調變電路的輸出端電連接至該天線。
  6. 一種半導體裝置，包括：天線；整流電路，電連接至該天線；第一保護電路；及第二保護電路，其中，該第一保護電路的第一端電連接至該天線，以及，該第一保護電路的第二端接地，其中，該第二保護電路的第一端電連接至該整流電路的輸出端，該第二保護電路的第二端電連接至該天線，以及，該第二保護電路的第三端接地，其中，該第一保護電路包含串聯的多個第一二極體及串聯的多個第二二極體，其中，該第二保護電路包含電容器及電晶體，其中，該多個第一二極體的陽極電連接至該天線，以及該多個第一二極體的陰極接地，其中，該多個第二二極體的陰極電連接至該天線，以及該多個第二二極體的陽極接地，其中，該多個第二二極體與該多個第一二極體並聯，其中，該電容器的電極之一電連接至該天線，其中，該電晶體的閘極電極電連接至該整流電路的該輸出端，其中，該電晶體的源極電極和汲極電極之一電連接至該電容器的該等電極之另一電極，以及其中，該電晶體的該源極電極和該汲極電極中的另一電極接地。
  7. 如申請專利範圍第6項之半導體裝置，其中，該第二保護電路包含濾波電阻器及濾波電容器，其中，該濾波電阻器的一端電連接至該整流電路的該輸出端，以及，該濾波電阻器的另一端電連接至該電晶體的該閘極電極，以及其中，該濾波電容器的電極之一電連接至該電晶體的該閘極電極及該濾波電阻器之另一端，以及該濾波電容器的該等電極之另一電極接地。
  8. 如申請專利範圍第6項之半導體裝置，其中，該多個第一二極體與該多個第二二極體均為PIN二極體，其中，該PIN二極體包含在相同平面上的第一半導體區、第二半導體區、及第三半導體區，其中，該第一半導體區含有賦予一導電率型的雜質元素，其中，該第二半導體區含有賦予與該雜質元素的該導電率型相反的導電率型的雜質元素，以及其中，該第三半導體區介於該第一半導體區與該第二半導體區之間，以及，具有比該第一半導體區及該第二半導體區大的電阻值。
  9. 如申請專利範圍第6項之半導體裝置，其中，假使該天線中產生的AC電壓的振幅是第一振幅或更高時，該第一保護電路作用，其中，假使該天線中產生的AC電壓的振幅是第二振幅或更高時，該第二保護電路作用，以及，其中，該第一振幅高於該第二振幅。
  10. 如申請專利範圍第6項之半導體裝置，又包括解調變電路、恆壓電路、邏輯電路、及調變電路，其中，該解調變電路的輸入端電連接至該天線，其中，該恆壓電路的輸入端電連接至該整流電路的該輸出端，其中，該邏輯電路的第一輸入端電連接至該解調變電路的輸出端，以及，該邏輯電路的第二輸入端電連接至該恆壓電路的輸出端，以及其中，該調變電路的輸入端電連接至該邏輯電路的輸出端，以及，該調變電路的輸出端電連接至該天線。
  11. 一種半導體裝置，包括：天線；整流電路，電連接至該天線；第一保護電路；及第二保護電路，其中，該第一保護電路的第一端電連接至該天線，以及，該第一保護電路的第二端接地，其中，該第二保護電路的第一端電連接至該整流電路的輸出端，該第二保護電路的第二端電連接至該天線，以及，該第二保護電路的第三端接地，其中，該第一保護電路包含第一二極體及第二二極體，其中，該第二保護電路包含第一電阻器、分壓二極體、p通道電晶體、第二電阻器、電容器及n通道電晶體，其中，該第一二極體的陽極電連接至該天線，以及該第一二極體的陰極接地，其中，該第二二極體的陰極電連接至該天線，該第二二極體的陽極接地，以及，該第二二極體與該第一二極體並聯，其中，該第一電阻器的一端電連接至該整流電路的該輸出端，其中，該分壓二極體的陽極電連接至該第一電阻器的另一端，以及，該分壓二極體的陰極接地，其中，該p通道電晶體的閘極電極電連接至該第一電阻器的另一端和該分壓二極體的該陽極，其中，該p通道電晶體的源極電極和汲極電極之一電連接至該整流電路的該輸出端，其中，該第二電阻器的一端電連接至該p通道電晶體的該源極電極和該汲極電極中的另一電極，以及，該第二電阻器的另一端接地，其中，該電容器的電極之一電連接至該天線，其中，該n通道電晶體的閘極電極電連接至該p通道電晶體的該源極電極和該汲極電極中的另一電極及該第二電阻器的該一端，其中，該n通道電晶體的源極電極和汲極電極之一電連接至該電容器的該等電極之另一電極，以及其中，該n通道電晶體的該源極電極和該汲極電極中的另一電極接地。
  12. 如申請專利範圍第11項之半導體裝置，其中，該第二保護電路包含濾波電阻器及濾波電容器，其中，該濾波電阻器的一端電連接至該p通道電晶體的該源極電極和該汲極電極中的另一電極及該第二電阻器的該一端，其中，該濾波電阻器的另一端電連接至該n通道電晶體的該閘極電極，以及其中，該濾波電容器的電極之一電連接至該n通道電晶體的該閘極電極及該濾波電阻器之另一端，以及該濾波電容器的該等電極之另一電極接地。
  13. 如申請專利範圍第11項之半導體裝置，其中，該第一二極體與該第二二極體均為PIN二極體，其中，該PIN二極體包含在相同平面上的第一半導體區、第二半導體區、及第三半導體區，其中，該第一半導體區含有賦予一導電率型的雜質元素，其中，該第二半導體區含有賦予與該雜質元素的該導電率型相反的導電率型的雜質元素，以及其中，該第三半導體區介於該第一半導體區與該第二半導體區之間，以及，具有比該第一半導體區及該第二半導體區大的電阻值。
  14. 如申請專利範圍第11項之半導體裝置，其中，該分壓二極體是二極體連接式電晶體。
  15. 如申請專利範圍第11項之半導體裝置，其中，當該天線中產生的AC電壓的振幅是第一振幅或更高時，該第一保護電路作用，其中，當該天線中產生的AC電壓的振幅是第二振幅或更高時，該第二保護電路作用，以及，其中，該第一振幅高於該第二振幅。
  16. 如申請專利範圍第11項之半導體裝置，又包括解調變電路、恆壓電路、邏輯電路、及調變電路，其中，該解調變電路的輸入端電連接至該天線，其中，該恆壓電路的輸入端電連接至該整流電路的該輸出端，其中，該邏輯電路的第一輸入端電連接至該解調變電路的輸出端，以及，該邏輯電路的第二輸入端電連接至該恆壓電路的輸出端，以及其中，該調變電路的輸入端電連接至該邏輯電路的輸出端，以及，該調變電路的輸出端電連接至該天線。
  17. 一種半導體裝置，包括：天線；整流電路，電連接至該天線；第一保護電路；及第二保護電路，其中，該第一保護電路的第一端電連接至該天線，以及，該第一保護電路的第二端接地，其中，該第二保護電路的第一端電連接至該整流電路的輸出端，該第二保護電路的第二端電連接至該天線，以及，該第二保護電路的第三端接地，其中，該第一保護電路包含串聯的多個第一二極體及串聯的多個第二二極體，其中，該第二保護電路包含第一電阻器、分壓二極體、p通道電晶體、第二電阻器、電容器及n通道電晶體，其中，該多個第一二極體的陽極電連接至該天線，以及該多個第一二極體的陰極接地，其中，該多個第二二極體的陰極電連接至該天線，以及該多個第二二極體的陽極接地，其中，該多個第二二極體與該多個第一二極體並聯，其中，該第一電阻器的一端電連接至該整流電路的該輸出端，其中，該分壓二極體的陽極電連接至該第一電阻器的另一端，以及，該分壓二極體的陰極接地，其中，該p通道電晶體的閘極電極電連接至該第一電阻器的另一端和該分壓二極體的該陽極，其中，該p通道電晶體的源極電極和汲極電極之一電連接至該整流電路的該輸出端，其中，該第二電阻器的一端電連接至該p通道電晶體的該源極電極和該汲極電極中的另一電極，以及，該第二電阻器的另一端接地，其中，該電容器的電極之一電連接至該天線，其中，該n通道電晶體的閘極電極電連接至該p通道電晶體的該源極電極和該汲極電極中的另一電極及該第二電阻器的該一端，其中，該n通道電晶體的源極電極和汲極電極之一電連接至該電容器的該等電極之另一電極，以及其中，該n通道電晶體的該源極電極和該汲極電極中的另一電極接地。
  18. 如申請專利範圍第17項之半導體裝置，其中，該第二保護電路包含濾波電阻器及濾波電容器，其中，該濾波電阻器的一端電連接至該p通道電晶體的該源極電極和該汲極電極中的另一電極及該第二電阻器的該一端，其中，該濾波電阻器的另一端電連接至該n通道電晶體的該閘極電極，以及其中，該濾波電容器的電極之一電連接至該n通道電晶體的該閘極電極及該濾波電阻器之另一端，以及該濾波電容器的該等電極之另一電極接地。
  19. 如申請專利範圍第17項之半導體裝置，其中，該多個第一二極體與該多個第二二極體均為PIN二極體，其中，該PIN二極體包含在相同平面上的第一半導體區、第二半導體區、及第三半導體區，其中，該第一半導體區含有賦予一導電率型的雜質元素，其中，該第二半導體區含有賦予與該雜質元素的該導電率型相反的導電率型的雜質元素，以及其中，該第三半導體區介於該第一半導體區與該第二半導體區之間，以及，具有比該第一半導體區及該第二半導體區大的電阻值。
  20. 如申請專利範圍第17項之半導體裝置，其中，該分壓二極體是二極體連接式電晶體。
  21. 如申請專利範圍第17項之半導體裝置，其中，當該天線中產生的AC電壓的振幅是第一振幅或更高時，該第一保護電路作用，其中，當該天線中產生的AC電壓的振幅是第二振幅或更高時，該第二保護電路作用，以及，其中，該第一振幅高於該第二振幅。
  22. 如申請專利範圍第17項之半導體裝置，又包括解調變電路、恆壓電路、邏輯電路、及調變電路，其中，該解調變電路的輸入端電連接至該天線，其中，該恆壓電路的輸入端電連接至該整流電路的該輸出端，其中，該邏輯電路的第一輸入端電連接至該解調變電路的輸出端，以及，該邏輯電路的第二輸入端電連接至該恆壓電路的輸出端，以及其中，該調變電路的輸入端電連接至該邏輯電路的輸出端，以及，該調變電路的輸出端電連接至該天線。
TW098132724A 2008-10-03 2009-09-28 半導體裝置 TWI505406B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008258208 2008-10-03

Publications (2)

Publication Number Publication Date
TW201110272A TW201110272A (en) 2011-03-16
TWI505406B true TWI505406B (zh) 2015-10-21

Family

ID=42073370

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098132724A TWI505406B (zh) 2008-10-03 2009-09-28 半導體裝置

Country Status (6)

Country Link
US (1) US8181882B2 (zh)
JP (1) JP5389582B2 (zh)
KR (1) KR101595755B1 (zh)
CN (1) CN102171811B (zh)
TW (1) TWI505406B (zh)
WO (1) WO2010038600A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120120330A (ko) 2010-01-29 2012-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8928466B2 (en) * 2010-08-04 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8830637B2 (en) * 2010-08-31 2014-09-09 Texas Instruments Incorporated Methods and apparatus to clamp overvoltages for alternating current systems
JP5815337B2 (ja) 2010-09-13 2015-11-17 株式会社半導体エネルギー研究所 半導体装置
US9960480B2 (en) 2012-04-24 2018-05-01 Novasolix, Inc. Solar antenna array and its fabrication
US9917225B2 (en) 2012-04-24 2018-03-13 Novasolix, Inc. Black body infrared antenna array
US9917217B2 (en) * 2012-04-24 2018-03-13 Novasolix, Inc. Solar antenna array and its fabrication and uses
EP3238275A4 (en) * 2014-12-24 2018-10-10 Novasolix, Inc. Solar antenna array and its fabrication
JP2016201069A (ja) 2015-04-14 2016-12-01 富士通セミコンダクター株式会社 整流回路、電源回路及びｒｆｉｄタグ
TWI703739B (zh) * 2015-05-01 2020-09-01 美商諾瓦索里克斯股份有限公司 太陽能天線陣列及其製造和使用技術
US10580920B2 (en) 2016-04-20 2020-03-03 Novasolix, Inc. Solar antenna array fabrication
US11114633B2 (en) 2016-04-20 2021-09-07 Novasolix, Inc. Solar antenna array fabrication
US10622503B2 (en) 2016-04-20 2020-04-14 Novasolix, Inc. Solar antenna array fabrication
US11824264B2 (en) 2016-04-20 2023-11-21 Novasolix, Inc. Solar antenna array fabrication
SG10201607275YA (en) * 2016-09-01 2018-04-27 Huawei Int Pte Ltd Method and device for radio frequency voltage limiting

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175418A (en) * 1989-12-19 1992-12-29 Sony Corporation Information card system
US6375082B1 (en) * 1998-03-24 2002-04-23 Kabushiki Kaisha Toshiba Portable electronic device with contacting and noncontacting interfaces
US6636118B1 (en) * 1999-09-06 2003-10-21 Hitachi, Ltd. High-frequency power amplification module and radio communication device
US20070272759A1 (en) * 2004-04-09 2007-11-29 Semiconductor Energy Laboratory Co., Ltd. Limiter and semiconductor device using the same
US20080174408A1 (en) * 2006-12-26 2008-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235677A (ja) 1992-02-21 1993-09-10 Mitsubishi Electric Corp リミッター回路
JP3761001B2 (ja) * 1995-11-20 2006-03-29 ソニー株式会社 非接触型情報カード及びｉｃ
JP3392016B2 (ja) * 1996-09-13 2003-03-31 株式会社日立製作所 電力伝送システム並びに電力伝送および情報通信システム
US6069782A (en) * 1998-08-26 2000-05-30 Integrated Device Technology, Inc. ESD damage protection using a clamp circuit
JP2001332567A (ja) * 2000-05-22 2001-11-30 Sony Corp 電界効果トランジスタの保護回路
JP2003008030A (ja) * 2001-06-18 2003-01-10 Sony Corp 半導体整流素子およびその製造方法ならびに非接触型ｉｃカードの電源用整流回路
JP2003085506A (ja) * 2001-09-12 2003-03-20 Yoshikawa Rf System Kk データキャリアにおける過電圧防止回路
JP2003218712A (ja) 2002-01-17 2003-07-31 Sharp Corp 位相雑音低減回路および位相変調器および位相復調器および高周波通信システム
US7411767B2 (en) * 2004-06-02 2008-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-domain ESD protection circuit structure
JP3968786B2 (ja) * 2004-12-28 2007-08-29 ソニー株式会社 Ｉｃカードおよび半導体集積回路
JP4547625B2 (ja) * 2005-07-04 2010-09-22 ソニー株式会社 通信ボード
KR20080080188A (ko) * 2005-12-15 2008-09-02 엔엑스피 비 브이 무선 주파수 인터페이스 회로, 주파수 식별 태그 및 집적회로
JP2007306491A (ja) 2006-05-15 2007-11-22 Japan Radio Co Ltd リミッタ
DE602007013986D1 (de) * 2006-10-18 2011-06-01 Semiconductor Energy Lab ID-Funktransponder
US7889528B2 (en) * 2006-11-29 2011-02-15 Semiconductor Energy Laroratory Co., Ltd. Rectifier circuit, power supply circuit, and semiconductor device
JP5325415B2 (ja) 2006-12-18 2013-10-23 株式会社半導体エネルギー研究所 半導体装置
US8570151B2 (en) 2007-01-10 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175418A (en) * 1989-12-19 1992-12-29 Sony Corporation Information card system
US6375082B1 (en) * 1998-03-24 2002-04-23 Kabushiki Kaisha Toshiba Portable electronic device with contacting and noncontacting interfaces
US6636118B1 (en) * 1999-09-06 2003-10-21 Hitachi, Ltd. High-frequency power amplification module and radio communication device
US20070272759A1 (en) * 2004-04-09 2007-11-29 Semiconductor Energy Laboratory Co., Ltd. Limiter and semiconductor device using the same
US20080174408A1 (en) * 2006-12-26 2008-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP2010108486A (ja) 2010-05-13
KR101595755B1 (ko) 2016-02-19
KR20110081829A (ko) 2011-07-14
JP5389582B2 (ja) 2014-01-15
US20100084475A1 (en) 2010-04-08
WO2010038600A1 (en) 2010-04-08
TW201110272A (en) 2011-03-16
CN102171811B (zh) 2014-01-01
US8181882B2 (en) 2012-05-22
CN102171811A (zh) 2011-08-31

Similar Documents

Publication Publication Date Title
TWI505406B (zh) 半導體裝置
TWI481195B (zh) 振盪器電路及包含該振盪器電路的半導體裝置
US8692653B2 (en) Semiconductor device
US8810375B2 (en) Semiconductor device and IC label, IC tag, and IC card having the same
US8095104B2 (en) Semiconductor device and electronic device having the same
KR101329778B1 (ko) 반도체장치
US8570151B2 (en) Semiconductor device
US8353459B2 (en) Semiconductor device and method for manufacturing the same
US20140353758A1 (en) Semiconductor device
US7877068B2 (en) Semiconductor device
US8540161B2 (en) Semiconductor device and method for manufacturing the same
US8036604B2 (en) Transmitting and receiving circuit and semiconductor device including the same
TWI504142B (zh) 重置信號產生電路與半導體裝置
JP5674856B2 (ja) 半導体装置及び半導体装置の作製方法
US8198936B2 (en) Semiconductor device
TW200841148A (en) Clock generating circuit and semiconductor device provided with clock generating circuit
JP5137424B2 (ja) 半導体装置及びその作製方法
JP5259977B2 (ja) 半導体装置及び半導体装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees