JP2003218712A - 位相雑音低減回路および位相変調器および位相復調器および高周波通信システム - Google Patents

Abstract

(57)【要約】 【課題】 簡単な構成で発振器からの位相雑音を効果的
に低減でき、ＰＬＬ回路等の位相雑音低減回路の動作を
妨げることなく多段接続ができると共に、ＭＭＩＣ化が
容易にできる位相雑音低減回路および位相変調器および
位相復調器を提供すると共に、ローカル発振器からの位
相雑音混入を低減でき、通信品質を改善できる高周波通
信システムを提供する。 【解決手段】 入力信号の電力レベルを半導体リミッタ
回路５により制限する。電力レベル位相調整回路６aに
より上記リミッタ回路５を通過した信号の電力レベルお
よび位相が調整された信号と電力レベル位相調整回路６
bにより入力信号の電力レベルおよび位相が調整された
信号とを、パワーコンバイナ４により合成して出力する
ことによって、位相雑音成分をキャンセルし、正弦波信
号成分のみを抽出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、位相変調信号
(特にＱＰＳＫ(Quadrature Phase Shift Keying；直交
位相変調)方式等のディジタル位相変調信号)を扱う回路
において、発振器から混入する位相雑音を除去,低減す
る位相雑音低減回路および位相変調器および位相復調器
および高周波通信システムに関する。

【０００２】

【従来の技術】近年、携帯電話を代表とするディジタル
無線通信機器において、信号の変調方式としてＱＰＳＫ
方式等の位相変調方式を用いるシステムが急増してい
る。この位相変調方式については、東京電機大学出版
「ディジタル移動通信」をはじめ多数の書籍で詳述され
ているので、ここでは、この発明の焦点である「発振器
が位相変調方式の高周波通信システムで果たす役割り」
を明らかにするための説明のみを行う。

【０００３】図１４は、位相変調方式の中でも最も単純
なＢＰＳＫ(Binary Phase Shift Keying)方式を用いた
高周波通信システムの模式回路図である。簡略化のた
め、受信方式として、回路構成が単純だが実際にはあま
り使われてない同期検波方式を想定している。図１４の
上段は送信系を表し、図１４の下段は受信系を表してい
る。図１４において、１７はベースバンドのディジタル
信号の入力ポート、１８は同じディジタル信号の出力ポ
ート、１９は変調部、２０はアップコンバート部、２１
は通信経路、２２はダウンコンバート部、２３は復調部
である。上記通信経路２１は、有線通信の場合はケーブ
ル類であり、無線通信の場合はアンテナと電波伝搬路で
ある。回路のところどころに「ＳＮエンハンサ４０」が
挿入されているが、これは後の説明のための準備であ
り、ここでは触れない。

【０００４】上記構成の高周波通信システムにおいて、
変調部１９において比較的低い周波数の発振器１９aの
出力とベースバンドのディジタル信号がミキサ１９bで
掛け合わされることで、ＢＰＳＫ位相変調信号が発生す
る。次に、アップコンバート部２０では、前段より引き
継いだ位相変調信号と、比較的高い周波数の発振器２０
aの出力がミキサ２０bで掛け合わされることによって、
位相変調信号が高い周波数帯に周波数変換される。次
に、通信経路２１を経て来た位相変調信号は、ダウンコ
ンバート部２２(発振器２２a,ミキサ２２b)においてア
ップコンバート部２０の逆変換を受け、復調部２３(発
振器２３a,ミキサ２３bおよびローパスフィルタ回路２
３c)において変調部１９の逆変換を受ける。

【０００５】図１４の高周波通信システムにおける要点
は、位相変調方式の高周波通信システムが発振器に非常
に依存したシステムであるという点である。信号の周波
数変換はもとより、信号の変復調にも発振器を使用す
る。このような位相変調方式には、図１４の同期検波Ｂ
ＰＳＫ以外にも多数の種類があるが、発振器に非常に依
存する傾向は一般的に共通している。そのため、位相変
調方式は、発振器の品質に比較的敏感なシステムと言え
る。特に、位相変調方式では位相が情報を担うことか
ら、特に発振器の位相雑音に敏感なシステムとされてい
る。

【０００６】上記発振器の位相雑音は、模式的なスペク
トル図１５に示すように、本来は純粋な正弦波であるべ
き発振器の出力スペクトルに含まれる不純な雑音成分の
一つである。厳密に言えば、雑音成分をさらに振幅成分
と位相成分に分解し、そのうちの位相成分のことを位相
雑音と呼ぶ。図１４の高周波通信システムでは、４つの
発振器１９a,２０a,２２a,２３aの全てにおいて、位相
変調信号に位相雑音が混入してしまう恐れがある。ただ
し、一般的には、アップコンバート部２０の発振器２０
aとダウンコンバート部２２の発振器２２aの位相雑音の
みが問題視される場合が多いようである。一般的に、発
振器には、発振周波数が高くなるほど位相雑音が増加す
るという特性があり、アップコンバート部２０の発振器
２０aとダウンコンバート部２２の発振器２２aの発振周
波数は変調部１９の発振器１９aや復調部２３の発振器
２３aの発振周波数よりかなり高く設計されることが多
いためである。

【０００７】位相雑音の定義や発生メカニズムや性質等
については、例えば電子情報通信学会「モノリシックマ
イクロ波集積回路(ＭＭＩＣ)」(初版)第５章等の文献に
記されている。ただし、この明細書では、これら文献の
ような厳密な議論にこだわらなくても十分に説明が可能
なので、簡略化のために要点のみを強調し、下記のよう
に「位相雑音とは近傍雑音である」という単純な立場で
説明を続ける。

【０００８】図１５に示すように、位相雑音は、周波数
上で連続的に広がったスペクトルを持つが、多くの高周
波通信システムでは、特に発振器本来の正弦波信号成分
のごく近傍の位相雑音のみが特に通信品質に大きな影響
を与える。一例を上げれば、発振周波数が１ＧＨzに対
して、１０ｋＨz〜１ＭＨzオフセットの周波数帯の位相
雑音が大きく影響する。そのため、発振器の位相雑音を
表すには、後に説明する図７,図８で示す形式の対数グ
ラフが用いられるのが一般的である。また、このように
所望の信号(１ＧＨz)に対して極端に正弦波信号成分の
近傍(１０ｋＨz〜１ＭＨzオフセット)に位置する雑音で
は、例えばバンドパスフィルタによって雑音のみを除去
するというような単純な方法を採ることができない。こ
れが位相雑音対策の難しさの本質である。

【０００９】このような位相雑音を除去する方法として
は、幾つかの方法が知られているが、代表的な方法は図
１７に示すようなＰＬＬ(Phase-Locked Loop:位相同期
ループ)回路である。図１７に示すＰＬＬ回路は、前述
の文献「モノリシックマイクロ波集積回路(ＭＭＩＣ)」
の図５.１０(b)と同じであり、サンプリング型ＰＬＬ回
路と呼ばれる形式のものである。図１７において、４１
はＴＣＸＯ(Temperature Compensated Crystal Oscilla
tor；温度補償型水晶発振器)等の安定度の高い基準発振
器、４２は位相比較器、４３は発振器であるＶＣＯ４(V
oltage Controlled Oscillator；電圧制御型発振器)、
４４は分周器である。上記ＶＣＯ４３の位相が位相比較
器４２により基準発振器４１の位相と比較されること
で、周波数が補正されて安定化される。上記ＰＬＬ回路
は、広く知られた公知技術であり、前述の文献「モノリ
シックマイクロ波集積回路(ＭＭＩＣ)」の第５章でも詳
細に述べられているので、ここではあまり詳細な回路動
作の説明には立ち入らない。

【００１０】

【発明が解決しようとする課題】しかしながら、図１７
に示す従来のＰＬＬ回路の位相雑音除去方法では、特に
近年開拓されつつあるミリ波帯で位相変調信号を扱うこ
とを想定した場合、次の(１)〜(３)ような問題が生じて
いる。

【００１１】(１) 単体で使用した場合にその位相雑音
除去効果に限界がある。

【００１２】(２) 直列に多段接続することで２倍・３
倍の位相雑音除去効果を得るような方法が現実的でな
い。

【００１３】(３) ミリ波帯において１チップＭＭＩＣ
の形態で実現することが困難である。

【００１４】上記(１)の問題について補足説明する。

【００１５】前述のように、一般的に発振器の位相雑音
は、発振周波数が高くなるほど増加する特徴がある。そ
のため、周波数が極めて高いミリ波帯では、位相雑音が
極めて大きくなってしまい、相対的に従来のＰＬＬ回路
の位相雑音除去効果が追い付かなくなってしまう。

【００１６】具体例としては、図１８に示すように、Ｐ
ＬＬ回路を内蔵し、マイクロ波帯(周波数３.７５ＧＨz)
で位相雑音が良好な発振器５１がある。この発振器５１
をミリ波帯(周波数６０ＧＨz)で使用するためには、図
１８に示すように、１６逓倍器５２を接続して使うのが
一般的である。しかし、１６逓倍器５２を接続して周波
数を１６倍に増加させると、同時に位相雑音も理論的に
２０Ｌｏｇ１０(16)＝２４ｄＢc悪化することが知られ
ている。上記発振器５１に内蔵のＰＬＬ回路だけでは、
このような図１８の系全体での位相雑音劣化に対しては
性能が不十分となってしまう。

【００１７】次に、上記(２)の問題について補足説明す
る。

【００１８】この(２)の問題は、図１７で既に示した従
来のＰＬＬ回路の模式回路から、一目瞭然である。ＰＬ
Ｌ回路とは、中核となる一個の発振器(ＶＣＯ：電圧制
御型発振器)を取り囲んでループを形成した回路であ
る。ＰＬＬ回路全体を２個・３個と多段接続するような
構成は、原理的に取り得ない。

【００１９】次に、上記(３)の問題について補足説明す
る。

【００２０】ミリ波帯のような高い周波数帯で直接動作
可能なＰＬＬ回路のＭＭＩＣを開発しようという試み
は、以前から続けられているものの、まだ十分な成功を
納めていない。詳しい経緯については、文献「モノリシ
ックマイクロ波集積回路(ＭＭＩＣ)」の第５章で詳しく
書かれている。例えば、６０ＧＨz帯のような高い周波
数帯では、まだ研究レベルでの試作報告も見られないの
が実状である。

【００２１】そこで、この発明の目的は、簡単な構成で
発振器からの位相雑音を効果的に低減でき、ＰＬＬ回路
等の位相雑音低減回路の動作を妨げることなく多段接続
ができると共に、ＭＭＩＣ化が容易にできる位相雑音低
減回路および位相変調器および位相復調器を提供するこ
とにある。

【００２２】また、この発明のもう１つ目的は、上記位
相雑音低減回路を用いて、ローカル発振器からの位相雑
音混入を低減でき、通信品質を改善できる高周波通信シ
ステムを提供することにある。

【００２３】

【課題を解決するための手段】上記目的を達成するた
め、この発明の位相雑音低減回路は、入力信号の電力レ
ベルを制限する半導体からなるリミッタ回路と、上記リ
ミッタ回路を通過した信号の電力レベルまたは位相の少
なくとも一方を調整する調整回路と、上記調整回路によ
り電力レベルまたは位相の少なくとも一方が調整された
信号と上記入力信号とを合成して出力する合成回路とを
備え、上記合成回路で上記入力信号の位相雑音成分が除
去されるように、上記調整回路は、上記リミッタ回路を
通過した信号の電力レベルまたは位相の少なくとも一方
を調整することを特徴としている。

【００２４】上記構成の位相雑音低減回路によれば、位
相雑音を含む入力信号が半導体からなるリミッタ回路を
通ることによって、小電力成分である位相雑音よりも大
電力成分である正弦波スペクトルの方が強く減衰され
る。その結果、位相雑音のみを抽出したスペクトルが得
られる。次に、上記調整回路により電力レベルまたは位
相の少なくとも一方が調整された信号と上記位相雑音を
含む入力信号とを上記合成回路よって合成する。このと
き、上記調整回路からの信号のスペクトルに含まれる位
相雑音成分が上記入力信号に含まれる位相雑音成分に対
して電力レベルが等しくかつ位相が逆転するように上記
調整回路を調整することによって、合成後の位相雑音成
分はキャンセルし合い、正弦波のみが抽出されたスペク
トルを得ることができる。したがって、簡単な構成で発
振器からの位相雑音を効果的に低減できると共に、ＰＬ
Ｌ回路等の位相雑音低減回路の動作を妨げることなく多
段接続が可能となる。さらに、ダイオードを主体とした
回路構成を取ることによって、ＭＭＩＣ化が容易にでき
る。なお、上記半導体からなるリミッタ回路の挿入損失
によって電力レベル低下が生じる場合は、上記第１調整
回路によって、元の電力レベルにまで回復させる。

【００２５】また、この発明の位相雑音低減回路は、入
力信号の電力レベルを制限する半導体からなるリミッタ
回路と、上記リミッタ回路を通過した信号の電力レベル
または位相の少なくとも一方を調整する第１調整回路
と、上記入力信号の電力レベルまたは位相の少なくとも
一方を調整する第２調整回路と、上記第１調整回路によ
り電力レベルまたは位相の少なくとも一方が調整された
信号と上記第２調整回路により電力レベルまたは位相の
少なくとも一方が調整された信号とを合成して出力する
合成回路とを備え、上記合成回路で上記入力信号の位相
雑音成分が除去されるように、上記第１調整回路は、上
記リミッタ回路を通過した信号の電力レベルまたは位相
の少なくとも一方を調整すると共に、上記第２調整回路
は、上記入力信号の電力レベルまたは位相の少なくとも
一方を調整することを特徴としている。

【００２６】上記構成の位相雑音低減回路によれば、位
相雑音を含む入力信号が半導体からなるリミッタ回路を
通ることによって、小電力成分である位相雑音よりも大
電力成分である正弦波スペクトルの方が強く減衰され
る。その結果、位相雑音のみを抽出したスペクトルが得
られる。次に、上記第１調整回路により電力レベルまた
は位相の少なくとも一方が調整された信号と、上記第２
調整回路により上記位相雑音を含む入力信号の電力レベ
ルまたは位相の少なくとも一方が調整された信号とを上
記合成回路よって合成する。このとき、上記第１,第２
調整回路からの信号のスペクトルに含まれる位相雑音成
分が、電力レベルが等しくかつ位相が逆転するように第
１,第２調整回路を調整することによって、合成後の位
相雑音成分はキャンセルし合い、正弦波のみが抽出され
たスペクトルを得ることができる。したがって、簡単な
構成で発振器からの位相雑音を効果的に低減できると共
に、ＰＬＬ回路等の位相雑音低減回路の動作を妨げるこ
となく多段接続が可能となる。さらに、ダイオードを主
体とした回路構成を取ることによって、なお、上記半導
体からなるリミッタ回路の挿入損失によって電力レベル
低下が生じる場合は、上記第１調整回路によって、元の
電力レベルにまで回復させる。

【００２７】また、一実施形態の位相雑音低減回路は、
上記合成回路から出力された信号に含まれる高調波を除
去する高調波除去用フィルタ回路を備えたことを特徴と
している。

【００２８】上記実施形態の位相雑音低減回路によれ
ば、上記半導体からなるリミッタ回路に例えばダイオー
ド型リミッタ回路を用いた場合、歪みによって高調波成
分が発生するが、この高調波成分は互いに周波数間隔が
大きく離れているため、上記高調波除去用フィルタ回路
により容易に抑えることができる。

【００２９】また、一実施形態の位相雑音低減回路は、
上記位相雑音低減回路を複数個多段接続したことを特徴
としている。

【００３０】上記実施形態の位相雑音低減回路によれ
ば、例えば位相変調器や位相復調器に用いられる発振器
自体がＰＬＬ回路によって低位相雑音化されている場
合、この位相雑音低減回路は、このＰＬＬ方式の発振器
の動作を全く阻害することなく、多段接続して使用する
ことが可能であるから、多段接続の相乗効果によって位
相雑音を大幅に低減できる。

【００３１】また、この発明の位相変調器は、上記位相
雑音低減回路を基準発振器と変調用ミキサとの間に挿入
したことを特徴としている。

【００３２】上記構成の位相変調器によれば、上記基準
発振器と変調用ミキサとの間に挿入された位相雑音低減
回路を用いることによって、簡単な構成で発振器からの
位相雑音を効果的に低減できると共に、ＭＭＩＣ化が容
易にできる位相変調器を実現できる。また、ＰＬＬ回路
等の位相雑音低減回路の動作を妨げることなく、上記位
相雑音低減回路を多段接続することが可能であるから、
多段接続の相乗効果によって位相雑音を大幅に低減でき
る。

【００３３】また、この発明の位相復調器は、上記位相
雑音低減回路を基準発振器と復調用ミキサとの間に挿入
したことを特徴としている。

【００３４】上記構成の位相復調器によれば、上記基準
発振器と復調用ミキサとの間に挿入された位相雑音低減
回路を用いることによって、簡単な構成で発振器からの
位相雑音を効果的に低減できると共に、ＭＭＩＣ化が容
易にできる位相変調器を実現できる。また、ＰＬＬ回路
等の位相雑音低減回路の動作を妨げることなく、上記位
相雑音低減回路を多段接続することが可能であるから、
多段接続の相乗効果によって位相雑音を大幅に低減でき
る。

【００３５】また、この発明の高周波通信システムは、
位相変調信号とローカル発振器からのローカル信号をミ
キサによりミキシングすることで周波数変換する高周波
通信システムにおいて、上記位相雑音低減回路を上記ロ
ーカル発振器と上記ミキサとの間に挿入したことを特徴
としている。

【００３６】上記構成の高周波通信システムによれば、
上記位相雑音低減回路を上記ローカル発振器とミキサと
の間に挿入することによって、ローカル発振器からの位
相雑音混入を低減でき、通信品質を改善できる高周波通
信システムを実現できる。

【００３７】

【発明の実施の形態】以下、この発明の位相雑音低減回
路および位相変調器および位相復調器および高周波通信
システムを図示の実施の形態により詳細に説明する。先
行技術による位相雑音低減回路の内部回路は、例えば特
開平４−１２３５０２号公報に開示されているが、静磁
波デバイスと呼ばれる非線形デバイスを用いている点が
最大の特徴である。しかし、この発明による位相雑音低
減回路では、特にミリ波帯におけるＭＭＩＣ化を大きな
目的とするために、異なる構成を用いている。

【００３８】まず、この発明の位相雑音低減回路として
のレベルフィルタ回路(ＳＮエンハンサ)の説明を中心
に、この発明の原理を説明する。

【００３９】レベルフィルタ回路とは、周波数軸上で作
用する通常の周波数フィルタ回路とは異なり、電力軸上
で作用するフィルタ回路のことである。図１６は、通常
の周波数フィルタ回路で言えばハイパス・フィルタに相
当するレベルフィルタ回路の入出力特性の模式図であ
る。図１６中の破線は傾き１の直線であるが、これに対
して、入力電力に対する出力電力の特性曲線の傾きは１
とは限らない。すなわち、図１６中の領域Ａのような低
い入力電力レベルの信号は遮断するが、図１６中の領域
Ｂのような高い入力レベルの信号は通過させる。この原
理を用いて、所望の信号(Ａの電力レベル)を通過させ、
不要な熱雑音(Ｂの電力レベル)のみを除去してＳＮ比を
改善する用途に使用される。そのため、レベルフィルタ
回路は、ＳＮエンハンサと呼ばれることもある。

【００４０】図１５で示した位相雑音の模式図から分か
る通り、一般的に位相雑音は、周波数軸方向(図中横軸
方向)で見れば発振器の所望出力と僅か１０ｋＨz〜１Ｍ
Ｈzしか離れていないために弁別が困難であるが、電力
軸方向(図中縦軸方向)で見れば発振器の所望出力と通常
６０〜１００ｄＢ程度も離れているので弁別が容易であ
る。この電力レベル差を利用すれば、後にシミュレーシ
ョン結果を示す通り、ＳＮエンハンサと同じ原理で位相
雑音も除去可能である。

【００４１】(第１実施形態)図１はこの発明の第１実施
形態の位相雑音低減回路としてのレベルフィルタ回路の
基本構成を示すブロック図であり、図２はそのレベルフ
ィルタ回路の基本原理を補足説明するための図１に示す
Ａ点〜Ｆ点における模式的なスペクトル図である。

【００４２】図１において、１は入力ポート、２は出力
ポート、３はパワーデバイダ、４は合成回路としてのパ
ワーコンバイナ、５は振幅制限用の半導体リミッタ回
路、６ａは電力レベルと位相を調整する第１調整回路と
しての電力レベル位相調整回路、６ｂは電力レベルと位
相を調整する第２調整回路としての電力レベル位相調整
回路である。上記電力レベル位相調整回路６ａ,６ｂ
は、必ずしもこのように合計２個必要なわけではなく、
以下のこの発明の原理説明の趣旨に沿う限りは、実際に
後述する図３のレベルフィルタ回路でも示している通
り、電力レベル位相調整回路を１個に減らすことも可能
である。また、例えば電力レベル位相調整回路６ａには
電力調整機能のみを持たせ、電力レベル位相調整回路６
ｂには位相調整機能のみを持たせるというように、機能
を分散させることも可能である。また、図２の模式的ス
ペクトル図において、７は発振器本来の正弦波信号成
分、８は位相雑音成分である。

【００４３】上記構成のレベルフィルタ回路において、
入力ポート１に入力された位相雑音成分８を含む正弦波
信号成分７(Ａ点)は、半導体リミッタ回路５を通ること
によって、小電力成分である位相雑音成分８よりも、大
電力成分である正弦波信号成分７の方が強く減衰され
る。その結果、位相雑音成分８のみを抽出したようなス
ペクトルが得られる(Ｂ点)。次に、半導体リミッタ回路
５の挿入損失によって生じた電力レベル低下は、電力レ
ベル位相調整回路６ａによって、元の電力レベルにまで
回復される(Ｃ点)。Ｃ点とＤ点のスペクトルは、パワー
コンバイナ４によって合成される。そのとき、Ｃ点とＤ
点のスペクトルに含まれる位相雑音成分が、電力レベル
が等しく、位相が逆転するように電力レベル位相調整回
路６ａ,６ｂを調整することによって、合成後の位相雑
音成分はキャンセルし合い、本来の正弦波信号成分７の
みが抽出されたスペクトルが得られる(Ｅ点)。

【００４４】図３は、図１のレベルフィルタ回路の基本
構成を具体的に周波数１ＧＨz近辺で設計した回路であ
る。

【００４５】以下、この明細書では、この回路を市販の
非線形回路シミュレータ(Ansoft社Serenade8.5)で計算
して位相雑音低減効果を確認することで、この発明の原
理の実証を行っている。この発明の動作原理の確認を助
けるために、図４の回路、すなわち図３の前半分のみを
抜き出した部分の回路も、同時にシミュレーションを行
っている。シミュレーション結果としては、図５,図６
に入出力特性グラフを示し、図７,図８に位相雑音グラ
フを示している。

【００４６】図１におけるパワーデバイダ３とパワーコ
ンバイナ４は、図３では集中定数型のウィルキンソン型
パワーデバイダ９で実現している。回路定数としては、 Ｃ１＝３．７０ｐＦ Ｃ２＝１．６４ｐＦ Ｌ＝１０．６８ｎＨ Ｒ＝１００Ω とした。図１における電力レベルと位相を調整する電力
レベル位相調整回路６a,６bは、ゲインブロック１１と
移相器１２で実現している。これらは、この発明のシミ
ュレーションでの原理実証という目的を妨げないように
するために、使用したシミュレータ(Serenade8.5)上の
理想部品(「Gain/Loss Module」と「PhaseShifter」)を
用いている。上記ゲインブロック１１と移相器１２の特
性は、最終的な位相雑音低減効果に大きく影響し、精密
な微調整が必要である。図５,図６のシミュレーション
結果では、最終的に、２つの回路を合せて、ゲイン＝２
５ｄＢ、位相遅延２０度の付近に位相雑音最小となる最
適点を見つけた。

【００４７】また、図１に示す半導体リミッタ回路５
は、図３,図４ではダイオード型リミッタ回路１０で実
現されているが、飽和アンプで実現する形態も考えられ
る。ダイオード型リミッタ回路１０の構造として、図
３,図４では２個の逆方向ダイオードＤ１,Ｄ２を位相線
路１３で接続した単純な構造を採用したが、振幅リミッ
タ機能を有しているならば、これ以外の構造でも構わな
い。この発明は、ダイオード型リミッタの発明ではない
ため、公知技術であるダイオード型リミッタ回路の構造
については深く考察・言及することはしない。ただし、
後にシミュレーション結果を示している事情から、計算
に用いたパラメータを以下に列記しておく。位相線路１
３は、１ＧＨzにおいて１８０度の位相角を持つ５０Ω
線路とした。ダイオードの非線形モデルとしては、使用
した回路シミュレータ(Serenade8.5)上の「Microwave D
iode Model」を用い、 js ＝ ０.０２８９×１０^-12 alfa ＝ ３３.３４ ct0 ＝ ０.０３１×１０^-12 (js：Saturation Current，alfa：Slope factor of con
duction current，ct0：Zero-bias depletion capacita
nce) とした。

【００４８】図５,図６に、図３,図４の回路の入出力特
性のシミュレーション結果を示しており、図５は図３と
対応し、図６は図４と対応している。

【００４９】入出力特性において焦点となるのは、ダイ
オード型リミッタ回路１０の特性である。図６の「出力
ポートＢ」のグラフより、このシミュレーション上のダ
イオード型リミッタ回路１０の飽和点は、出力電力Ｐou
t＝１０ｄＢm程度であることが分かる。この発明におい
ては、この飽和点(１０ｄＢm)に対して、正弦波信号成
分７(図２に示す)は十分に大電力に、位相雑音成分８
(図２に示す)は十分に小電力になるように、回路の動作
点(すなわち入力電力レベル)を選ぶ必要がある。微調整
の結果、以下の図７,図８のシミュレーション結果で
は、入力される源信号の電力レベルを６０ｄＢmとして
いる。

【００５０】６０ｄＢmとは、現実には有り得ないよう
な大電力と言える。この値は、ダイオード型リミッタ回
路１０の飽和電力(現状１０ｄＢm)さえ下がれば、同じ
比率で同時に下がる。また、ダイオード型リミッタ回路
１０の飽和電力は、ダイオードＤ１,Ｄ２に直流バイア
スを掛ける等の手段によって、容易に下げられることが
知られている。したがって、以下の図７,図８に示すシ
ミュレーションにおいても、入力電力レベルを６０ｄＢ
mより引き下げることは容易であった。しかし、図７,図
８では、敢えて６０ｄＢmのままでシミュレーションを
進めた。その理由は、理想部品(例えば飽和しないゲイ
ンブロック１１)によるシミュレーションにおいては入
力電力レベルを無理に引き下げることには意味が無く、
それよりもむしろ、バイアス回路等の周辺回路が増える
ことによって回路の動作原理が不明瞭になることを恐れ
たためである。

【００５１】図７,図８に、図３,図４の回路の位相雑音
特性のシミュレーション結果を示しており、図７は図３
と対応し、図８は図４と対応している。

【００５２】位相雑音特性をシミュレーションする方法
としては、次のようにした。すなわち、使用したシミュ
レータ(Serenade8.5)に組込まれていた「Reduced Noisy
RFSource (Phase)」部品を用い、これを位相雑音を含
む源信号として入力ポート１に接続し、出力ポート２に
おける位相雑音の相対的な増減を観測した。源信号の位
相雑音値としては、オフセット周波数が１０Ｈz、１０
０Ｈz、 1ｋＨz、１０ｋＨz、１００ｋＨz、１ＭＨz、
１０ＭＨzにおいて、それぞれ−４５ｄＢc、−７０ｄＢ
c、−９５ｄＢc、−１２５ｄＢc、−１５０ｄＢc、−１
７５ｄＢc、−１８０ｄＢcとした。

【００５３】図１に示すレベルフィルタ回路における原
理説明では、半導体リミッタ回路５を通過することによ
って、Ｂ点においては、小電力成分である位相雑音成分
８のみが強調されたスペクトルが得られると述べたが、
図８に示す通り、この原理がシミュレーション上で確認
できた。次に、図１の原理説明では、パワーコンバイナ
４において２信号が合成されるときに、位相雑音成分ど
うしの振幅が等しく位相が逆転するように調整しておけ
ば、位相雑音成分がキャンセルされ、Ｅ点においては、
大電力成分である正弦波信号成分７のみが強調されたス
ペクトルが得られると述べたが、図７に示す通り、この
原理がシミュレーション上で確認できた。

【００５４】この発明のレベルフィルタ回路(ＳＮエン
ハンサ)は、従来多用されてきた静磁波デバイスではな
く、ダイオード型リミッタ回路を用いる点に特徴があ
る。上記ダイオード型リミッタ回路の欠点は、通過する
信号が歪みを受けてしまう点である。図９は、図７の位
相雑音低減効果を得たときの、最終的な出力スペクトル
図である。１ＧＨzを基本波として、ダイオード型リミ
ッタ回路の歪みによって高調波成分が発生していること
が分かる。

【００５５】しかしながら、この発明においては、ダイ
オード型リミッタ回路の歪みは、以下の４つの理由によ
り、実際には問題とならない。

【００５６】第１に、まずダイオード型リミッタ回路自
体が、飽和アンプ等の他の構成のリミッタ回路と比べて
歪みが比較的小さいことが知られており、図９からも高
調波の発生自体が比較的小さいことが分かる。

【００５７】第２に、例えば、図３に示すように半導体
リミッタ回路１０における２個のダイオードＤ１,Ｄ２
を逆方向に接続する等の工夫によって、図９でも分かる
通り、偶数次の高調波成分はほぼ零に容易に抑えること
ができる。

【００５８】第３に、残る奇数次の高調波成分について
も、正弦波信号成分(基本波)との周波数間隔が大きく離
れているため、図１０に示す回路構成にすることによっ
てバンドパスフィルタにより容易に抑えることができ
る。

【００５９】第４に、この発明のレベルフィルタ回路
は、発振器の出力のレベルフィルタ回路リングという特
殊な用途を目的としているため、入力される信号はほぼ
純粋な正弦波トーンのみであり、例えば相互変調歪み等
は原理的に発生し得ない。

【００６０】図１１は、図３に示すレベルフィルタ回路
をＭＭＩＣ形態で実現した一例の模式図である。図１１
において、２８はＧaＡs等の半導体基板、２９はその半
導体基板２８の裏面に設けられたグランド層、１は入力
ポート、２は出力ポートである。９は、図３の９と同じ
くウィルキンソン型パワーデバイダ回路であるが、図１
１では、２本のλ／４線路の間を抵抗３０で短絡した分
布定数型の構造を採用している。また、１０は、図３の
半導体リミッタ回路１０と同じ構成のダイオード型リミ
ッタ回路であり、ＶＩＡ３２で短絡された２つのダイオ
ード３１を位相線路１３によって多段接続している。１
１は、図３のゲインブロック１１と同じ構成のゲインブ
ロックであり、トランジスタ等の３端子半導体素子３３
の周囲に、整合回路３４や、バイアス回路３５や、直流
阻止用のＭＩＭキャパシタ３６等が付加された１段アン
プ構成になっている。１２は、位相調整用の伝送線路で
ある。このように、図３に示すレベルフィルタ回路の全
ての回路素子を、一般的なＭＭＩＣ技術によって一体集
積化することができる。

【００６１】(第２実施形態)次に、複数の位相雑音低減
回路を多段接続することで、さらに大きな位相雑音除去
効果を実現する場合について説明する。

【００６２】図１２は、この発明の第２実施形態の位相
雑音低減回路としてのレベルフィルタ回路を多段接続し
た構成を示すブロック図である。まず、図１２に示すよ
うに、発振器１４自体が、既に従来のＰＬＬ回路によっ
て低位相雑音化されているものとする。この発明の位相
雑音低減回路としてのレベルフィルタ回路１５は、この
ＰＬＬ方式の発振器１４の動作を全く阻害することな
く、多段接続して使用することができる。この発明の位
相雑音低減回路(レベルフィルタ回路１５)は、透過型の
回路であるため、さらにレベルフィルタ回路１６のよう
に次々と多段接続して使うことが可能である。

【００６３】このように、上記レベルフィルタ回路を多
段接続することによって、従来の限界を遥かに超える位
相雑音低減効果を得ることができる。

【００６４】(第３実施形態)次に、図１３にはこの発明
の第３実施形態の位相変調信号を扱う高周波通信システ
ムの模式回路図を示している。従来の図１４に示す高周
波通信システムと対比させて、同期検波方式のＢＰＳＫ
を取り上げているが、その他の方式についても対応可能
である。また、この第３実施形態の高周波通信システム
は、ＳＮエンハンサの配置場所の除いて図１４の従来の
高周波通信システムと同一の構成をしており、同一構成
部には同一参照番号を付して、説明を省略する。

【００６５】図１３のこの第３実施形態の高周波通信シ
ステムと図１４の従来の高周波通信システムとの違い
は、ＳＮエンハンサ４０(レベルフィルタ回路)の挿入位
置と目的にある。図１４の従来の高周波通信システムで
は、常にＳＮエンハンサが使われるというわけではない
のだが、もし使われる場合は、変調信号から熱雑音を除
去して、ＳＮ比やＣＮ比を改善することが目的であるた
め、特開平４−１２３５２７号公報にあるように、図中
の４ヶ所のいずれかの位置に挿入される。それに対して
図１３のこの発明では、発振器１９a,２０a,２２a,２３
aの位相雑音を除去することが目的であるため、図中の
４ヶ所のいずれかの位置に挿入される。

【００６６】このように、高周波通信システム中の４つ
の発振器１９a,２０a,２２a,２３a全てについて、その
発振器の内部構造にかかわらず位相雑音除去が行えるた
め、システム全体で混入する位相雑音を大幅に低減で
き、通信品質を改善できる。

【００６７】

【発明の効果】以上より明らかなように、この発明の位
相雑音低減回路および位相変調器および位相復調器およ
び高周波通信システムによれば、簡単な回路によって、
発振器の位相雑音を低減できる。これにより、位相変調
信号を扱う高周波通信システムにおいて発振器が使用さ
れる各ブロック、すなわち、変調部、アップコンバート
部、ダウンコンバート部、復調部の全てにおいて、発振
器からの位相雑音混入を低減し、通信品質を改善するこ
とができる。

【００６８】そのとき、この発明の位相雑音低減回路
は、ＰＬＬ等の従来技術による他の位相雑音低減回路の
動作を妨げるものではなく、これらと直列に接続して使
用できるものであるため、相乗効果によって従来の限界
を超えて位相雑音を低減できる。

【００６９】また、この発明の位相雑音低減回路は、ダ
イオードを主体とした回路構成を取ることによって、通
常の半導体製造プロセスによって容易にＭＭＩＣ化が図
れる。

【図面の簡単な説明】

【図１】 図１はこの発明の第１実施形態の位相雑音低
減回路としてのレベルフィルタ回路の模式回路図であ
る。

【図２】 図２は図１に示すＡ点〜Ｆ点におけるスペク
トル図である。

【図３】 図３は図１のレベルフィルタ回路の具体的な
回路図である。

【図４】 図４は図１のレベルフィルタ回路の前半分の
みを抜き出した部分の回路図である。

【図５】 図５は図３のレベルフィルタ回路の入出力特
性のシミュレーション結果を示すグラフである。

【図６】 図６は図４のレベルフィルタ回路の入出力特
性のシミュレーション結果を示すグラフである。

【図７】 図７は図３のレベルフィルタ回路の位相雑音
特性のグラフである。

【図８】 図８は図４のレベルフィルタ回路の位相雑音
特性のグラフである。

【図９】 図９は図７の位相雑音低減効果を得たときの
最終的な出力スペクトル図である。

【図１０】 図１０はバンドパスフィルタを用いて不要
高調波対策がされた回路構成の回路図である。

【図１１】 図１１は図３のレベルフィルタ回路をＭＭ
ＩＣ化した模式図である。

【図１２】 図１２はこの発明の第２実施形態の位相雑
音低減回路としてのレベルフィルタ回路を多段接続した
構成を示すブロック図である。

【図１３】 図１３はこの発明の第３実施形態の高周波
通信システムの模式回路図である。

【図１４】 図１４は従来の高周波通信システムの模式
回路図である。

【図１５】 図１５は位相雑音を表す模式的なグラフで
ある。

【図１６】 図１６はレベルフィルタ回路の入出力特性
を表すグラフである。

【図１７】 図１７は従来のＰＬＬ回路の模式回路図で
ある。

【図１８】 図１８は従来のＰＬＬ回路でミリ波出力を
得る場合の模式回路図である。

【符号の説明】

１…入力ポート、 ２…出力ポート、 ３…パワーデバイダ、 ４…パワーコンバイナ、 ５…半導体リミッタ回路、 ６a,６b…電力レベル位相調整回路、 ７…正弦波信号成分、 ８…位相雑音成分、 ９…ウィルキンソン型パワーデバイダ、 １０…ダイオード型リミッタ回路、 １１…ゲインブロック、 １２…移相器、 １３…位相線路、 １４…発振器、 １５…レベルフィルタ回路、 １６…レベルフィルタ回路、 １７…入力ポート、 １８…出力ポート、 １９…変調部、 ２０…アップコンバート部、 ２１…通信経路、 ２２…ダウンコンバート部、 ２３…復調部、 １９a,２０a,２２a,２３a…発振器、 ２８…半導体基板、 ２９…グランド層、 ３０…抵抗、 ３１…ダイオード、 ３２…ＶＩＡ、 ３３…３端子半導体素子、 ３４…整合回路、 ３５…バイアス回路、 ３６…ＭＩＭキャパシタ。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 入力信号の電力レベルを制限する半導体
   からなるリミッタ回路と、 上記リミッタ回路を通過した信号の電力レベルまたは位
   相の少なくとも一方を調整する調整回路と、 上記調整回路により電力レベルまたは位相の少なくとも
   一方が調整された信号と上記入力信号とを合成して出力
   する合成回路とを備え、 上記合成回路で上記入力信号の位相雑音成分が除去され
   るように、上記調整回路は、上記リミッタ回路を通過し
   た信号の電力レベルまたは位相の少なくとも一方を調整
   することを特徴とする位相雑音低減回路。
2. 【請求項２】 入力信号の電力レベルを制限する半導体
   からなるリミッタ回路と、 上記リミッタ回路を通過した信号の電力レベルまたは位
   相の少なくとも一方を調整する第１調整回路と、 上記入力信号の電力レベルまたは位相の少なくとも一方
   を調整する第２調整回路と、 上記第１調整回路により電力レベルまたは位相の少なく
   とも一方が調整された信号と上記第２調整回路により電
   力レベルまたは位相の少なくとも一方が調整された信号
   とを合成して出力する合成回路とを備え、 上記合成回路で上記入力信号の位相雑音成分が除去され
   るように、上記第１調整回路は、上記リミッタ回路を通
   過した信号の電力レベルまたは位相の少なくとも一方を
   調整すると共に、上記第２調整回路は、上記入力信号の
   電力レベルまたは位相の少なくとも一方を調整すること
   を特徴とする位相雑音低減回路。
3. 【請求項３】 請求項１または２に記載の位相雑音低減
   回路において、 上記合成回路から出力された信号に含まれる高調波を除
   去する高調波除去用フィルタ回路を備えたことを特徴と
   する位相雑音低減回路。
4. 【請求項４】 請求項１または２に記載の位相雑音低減
   回路を複数個多段接続したことを特徴とする位相雑音低
   減回路。
5. 【請求項５】 請求項１乃至４のいずれか１つに記載さ
   れた位相雑音低減回路を基準発振器と変調用ミキサとの
   間に挿入したことを特徴とする位相変調器。
6. 【請求項６】 請求項１乃至４のいずれか１つに記載さ
   れた位相雑音低減回路を基準発振器と復調用ミキサとの
   間に挿入したことを特徴とする位相復調器。
7. 【請求項７】 位相変調信号とローカル発振器からのロ
   ーカル信号をミキサによりミキシングすることで周波数
   変換する高周波通信システムにおいて、 請求項１乃至３のいずれか１つに記載された位相雑音低
   減回路を上記ローカル発振器と上記ミキサとの間に挿入
   したことを特徴とする高周波通信システム。