JP2007186413A - ナノワイヤー製造方法 - Google Patents

ナノワイヤー製造方法 Download PDF

Info

Publication number
JP2007186413A
JP2007186413A JP2006352489A JP2006352489A JP2007186413A JP 2007186413 A JP2007186413 A JP 2007186413A JP 2006352489 A JP2006352489 A JP 2006352489A JP 2006352489 A JP2006352489 A JP 2006352489A JP 2007186413 A JP2007186413 A JP 2007186413A
Authority
JP
Japan
Prior art keywords
nanowire
forming
polycrystalline
insulating film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006352489A
Other languages
English (en)
Other versions
JP2007186413A5 (ja
Inventor
Seei Cho
世泳 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007186413A publication Critical patent/JP2007186413A/ja
Publication of JP2007186413A5 publication Critical patent/JP2007186413A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Composite Materials (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】ナノワイヤー製造方法を提供する。
【解決手段】基板上に物質膜パターンを形成する段階と、基板上に前記物質膜パターンを覆う第１絶縁膜、第１ナノワイヤー形成層及び上部絶縁膜を順次に積層する段階と、物質膜パターンが露出されるまで上部絶縁膜、第１ナノワイヤー形成層及び第１絶縁膜を順次に研磨して第１ナノワイヤー形成層の一部を露出させる段階と、第１ナノワイヤー形成層の露出された領域に単結晶ナノワイヤーを形成する段階とを含むが、第１絶縁膜及び第１ナノワイヤー形成層の総厚さは、物質膜パターンの厚さより薄く形成することを特徴とするナノワイヤー製造方法。
【選択図】図１２

Description

本発明は、半導体装置の製造に使われる材料の製造方法に係り、さらに詳細には、シリコンナノワイヤー製造方法に関する。
ナノ技術は、ｎｍサイズの範囲で操作及び分析し、これを制御することによって新たに改善された物理的・化学的・生物学的特性を示す素材や素子またはシステムを作り出す科学技術と定義される。
このようなナノ技術の発展につれて多様なナノ構造物が紹介されているが、その中でナノチューブ、ナノワイヤーなどが代表的である。
ナノチューブとしては、炭素ナノチューブが広く知られている。ナノワイヤーは、レーザー、トランジスタ、メモリ、化学感知用センサーなど多様な分野で使われうる。
現在のナノワイヤー製造技術は、素材の長さを自由に調節可能なレベルまで発展してきた。例えば、その長さを、５ｎｍから数百ｎｍまで調節しうる。
このようなナノワイヤーは、通常触媒を用いた成長法で製造される。このようなナノワイヤー製造方法（以下、従来のナノワイヤー製造方法）においてナノワイヤーが与えられた長さに形成された後、使われた触媒は除去される。
このような従来のナノワイヤー製造方法の場合には、使われた触媒を完全に除去し難い。したがって、不回避に使われた触媒の一部が不純物として残るようになる。
また、従来のナノワイヤー製造方法でナノワイヤーの成長を任意に制御することは難しいところ、任意の位置にナノワイヤーを形成することは難しい。
本発明が解決しようとする技術的課題は、前記問題点を改善するためのものであって、不純物が含まれることを防止し、任意の位置に形成し、現在のシリコン半導体素子の製造工程をそのまま利用し、かつ製造工程を単純化しうる単結晶ナノワイヤーの製造方法を提供することである。
前記技術的課題を達成するために本発明は、基板上に物質膜パターンを形成する第１段階、前記基板上に前記物質膜パターンを覆う第１絶縁膜、第１ナノワイヤー形成層及び上部絶縁膜を順次に積層する第２段階、前記物質膜パターンが露出されるまで、前記上部絶縁膜、前記第１ナノワイヤー形成層及び前記第１絶縁膜を順次に研磨して前記第１ナノワイヤー形成層の一部を露出させる第３段階、及び前記第１ナノワイヤー形成層の露出された領域に単結晶ナノワイヤーを形成する第４段階を含むが、前記第１絶縁膜及び前記第１ナノワイヤー形成層の総厚さは、前記物質膜パターンの厚さより薄く形成することを特徴とするナノワイヤーの形成方法を提供する。
このようなナノワイヤーの形成方法で前記基板は、シリコン酸化物、水晶またはガラスからなる。そして、前記第１絶縁膜は、前記単結晶ナノワイヤーの形成に使われるソースガスに対する反応率が前記第１ナノワイヤー形成層より低い物質からなりうる。また、前記第１ナノワイヤー形成層は、シリコンナイトライド層であり得る。
本発明の他の実施形態によれば、前記第２段階は、前記第１ナノワイヤー形成層と前記上部絶縁膜との間に第２絶縁膜及び第２ナノワイヤー形成層を順次に形成する段階をさらに含み、前記第１絶縁膜、第１ナノワイヤー形成層、第２絶縁膜及び第２ナノワイヤー形成層の総厚さは、前記物質膜パターンの厚さより薄く形成される。
前記第２絶縁膜は、前記単結晶ナノワイヤー形成に使われるソースガスに対する反応率が前記第２ナノワイヤー形成層より低い物質からなりうる。
前記第２ナノワイヤー形成層は、シリコンナイトライド層で形成しうる。
前記第１または第２ナノワイヤー形成層は、１〜１００ｎｍの厚さに形成しうる。
前記第１及び第２ナノワイヤー形成層は、相異なる厚さに形成しうる。
前記単結晶ナノワイヤーは、Ｓｉナノワイヤー、Ｇｅナノワイヤー及びＳｉＧｅナノワイヤーのうちいずれか１つであり得る。
前記第１ナノワイヤー形成層の露出部分は、所定の長さとナノサイズの幅を有することができる。
本発明の実施形態によれば、前記第４段階は、前記第１ナノワイヤー形成層の露出された領域上に多結晶ナノワイヤーを形成する段階及び前記多結晶ナノワイヤーにレーザーを照射する段階をさらに含むことができる。そして、前記多結晶ナノワイヤーは、超高真空化学気相蒸着設備でソースガスとしてIV族半導体元素を含む前駆体を供給して形成しうる。
本発明によれば、前記第１段階は前記基板上に少なくとも２つの前記物質膜パターンを離隔して形成しうる。
本発明の一側面によれば、前記レーザー照射段階は、前記多結晶ナノワイヤーの一部を除去した後、残りの多結晶ナノワイヤーに前記レーザー照射を実施する。
本発明の他の局面によれば、前記レーザー照射段階は、前記多結晶ナノワイヤーにレーザーを照射した後、前記単結晶ナノワイヤーの一部を除去することもできる。
前記技術的課題を達成するために本発明は、基板上に多結晶ナノワイヤーを形成する第１段階及び前記多結晶ナノワイヤーを単結晶ナノワイヤーに変換する第２段階を含むことを特徴とするナノワイヤーの形成方法も提供する。
前記第１段階は、前記基板上に複数の多結晶ナノワイヤーを離隔して形成しうる。
また、本発明によれば、前記第１段階は、前記基板上にナノワイヤー形成層及び絶縁膜を順次に形成する段階と、前記ナノワイヤー形成層及び絶縁膜を逆順にパターニングして前記ナノワイヤー形成層の側面を露出させる段階と、前記ナノワイヤー形成層の露出された側面に選択的に多結晶ナノワイヤーを形成する段階と、前記絶縁膜及びナノワイヤー形成層を除去する段階と、をさらに含むことができる。
ここで、前記絶縁膜は、前記多結晶ナノワイヤー形成に使われるソースガスに対する反応率が前記ナノワイヤー形成層より低い物質からなりうる。そして、前記ナノワイヤー形成層は、シリコンナイトライド層で形成しうる。
また、前記ソースガスは、IV族半導体元素を含む前駆体ガスであり得る。
また、前記多結晶ナノワイヤー形成段階は、Ｓｉナノワイヤー、Ｇｅナノワイヤー及びＳｉＧｅナノワイヤーのうちいずれか１つのナノワイヤーを形成する段階であり得る。
また、前記第２段階は、前記多結晶ナノワイヤーにレーザーを照射する段階をさらに含むことができる。
本発明の他の側面によれば、前記絶縁膜及び前記ナノワイヤー形成層の除去段階は、前記第２段階を実施した後で行われる。
前記多結晶ナノワイヤー形成段階は、その形成過程で供給されるドーピングガスでドーピングされうる。
このような本発明を利用すれば、最終的に得られるナノワイヤーに不純物が含まれることを防止しうる。そして、多様なデバイスに適用しうる多様な形態のナノワイヤーが得られる。また、多様な直径（１−１００ｎｍ）を有するナノワイヤーを容易に形成しうる。また、製造コストを低減し、製造工程を単純化しうる。また、多種の基板、例えば、結晶基板はもちろん、非晶質基板までも使用しうる。また、単結晶ナノワイヤーが得られる。
本発明のナノワイヤーの形成方法で触媒が使われず、選択的方式でナノワイヤーが形成される。従って、最終的に得られるナノワイヤーに不純物が含まれることを防止しうる。そして、本発明は製造過程でナノワイヤーの形成位置を任意に選択し、形成した後で既存のフォトエッチング技術を用いて所望の長さに切ることができるところ、多様なデバイスに適用されうるナノワイヤーが得られる。また、本発明でナノワイヤーは特定物質膜（ナノワイヤー形成層）の露出された断面に選択的に形成されうるところ、前記特定物質膜の厚さによって多様な直径（１−１００ｎｍ）を有するナノワイヤーを容易に形成しうる。また、現在の半導体製造工程設備をそのまま使用できるところ、製造コストを低減しうる。また、本発明でナノワイヤーは既定の物質膜にのみ選択的に成長するところ、ナノワイヤーが形成される領域を指定するための別途のマスクなどが不要なので、製造工程を単純化しうる。また、本発明でナノワイヤーの製造工程に用いられる基板はナノワイヤーの形成に直接影響を与えない。したがって、本発明のナノワイヤー製造工程に多様な種類の基板、例えば、結晶基板はもとより、非晶質基板も使用しうる。また、本発明では相対的に容易に単結晶ナノワイヤーが得られる。
以下、本発明の実施形態によるナノワイヤー製造方法を添付した図面に基づいて詳細に説明する。この過程で図面に示された層や領域の厚さは明細書の明確性のために誇張して図示した。
まず、本発明の第１実施形態によるナノワイヤー製造方法を説明する。
図１を参照すれば、基板１０上にナノワイヤーを形成する領域と形成していない領域とを設定する。基板１０は、ナノワイヤーが形成されていない基板１０の領域上にメサパターン１２を形成する。メサパターン１２は、後続工程で上部面が露出される。したがって、メサパターン１２は、ナノワイヤーの形成に使われる前駆体物質と反応していない物質で形成されたことが望ましい。例えば、ナノワイヤーがシリコンナノワイヤーである場合、メサパターン１２は、前駆体であるシラン（ＳｉＨ４）と反応しない物質、例えば、シリコン酸化膜、水晶（ｑｕａｒｔｚ）またはガラス（ｇｌａｓｓ）で形成しうる。
ナノワイヤーが形成される領域の大きさによってメサパターン１２の間隔はさらに広く、あるいはさらに狭く形成しうる。また、メサパターン１２自体の幅をさらに狭く、あるいはさらに広く形成することもできる。
図２を参照すれば、基板１０上にメサパターン１２を覆う第１絶縁膜１６を形成する。次いで、第１絶縁膜１６上に第１ナノワイヤー形成層１８、第２絶縁膜２０及び第２ナノワイヤー形成層２２を順次に形成する。前記第１絶縁膜１６、第１ナノワイヤー形成層１８、第２絶縁膜２０及び第２ナノワイヤー形成層２２の総厚さは、前記メサパターン１２の厚さより薄く形成される。
そして、第２ナノワイヤー形成層２２上に上部絶縁膜２４を形成した後、上部絶縁膜２４の上部面を平坦化する。第１及び第２絶縁膜１６、２０と上部絶縁膜２４は、ナノワイヤー前駆体物質に対する選択性が第１及び第２ナノワイヤー形成層１８、２２よりはるかに低い絶縁膜で形成することが望ましい。したがって、第１及び第２絶縁膜１６、２０と上部絶縁膜２４は、例えば、シリコン酸化膜（ＳｉＯ２）であり得る。そして、第１及び第２ナノワイヤー形成層１８、２２は、シリコンナイトライド（ＳｉＮｘ）層で形成しうる。
後続工程でナノワイヤーは、第１及び第２ナノワイヤー形成層１８、２２の切断面に選択的に形成される。したがって、最終的に形成される単結晶ナノワイヤーの直径は第１及び第２ナノワイヤー形成層１８、２２の厚さに依存するところ、第１及び第２ナノワイヤー形成層１８、２２は、形成しようとするナノワイヤーの直径に符合される厚さに形成することが望ましい。例えば、形成しようとするナノワイヤーの直径が１０ｎｍ未満である場合、第１及び第２ナノワイヤー形成層１８、２２の厚さは、この数値に合わせて形成する。第１及び第２ナノワイヤー形成層１８、２２は、各々１００ｎｍ以下の厚さに形成しうる。
次に、平坦化された上部絶縁膜２４の上部面を研磨する。この際、前記研磨は、所定の方式、例えば、化学機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）方式で実施しうる。そして、前記研磨は、図３に示したようにメサパターン１２の上部面が正常に露出されるまで実施する。
図３を参照すれば、前記研磨によってメサパターン１２の上部面上で第１及び第２絶縁膜１６、２０と上部絶縁膜２４と第１及び第２ナノワイヤー形成層１８、２２が除去される。また、メサパターン１２の間でも、メサパターン１２より高く形成された第１及び第２絶縁膜１６、２０、上部絶縁膜２４、そして第１及び第２ナノワイヤー形成層１８、２２が除去される。すなわち、前記研磨によってメサパターン１２の上部面を含む平面が形成され、第１及び第２絶縁膜１６、２０、上部絶縁膜２４、そして第１及び第２ナノワイヤー形成層１８、２２は、メサパターン１２を挟んで完全に分離された状態となる。
図４は、前記研磨工程を経た結果物の平面を示す。図３は、図４をIII−III’方向に切開した断面を示すことである。
図４を参照すれば、メサパターン１２は、ライン状に形成されたことが分かり、前記研磨工程により第１及び第２ナノワイヤー形成層１８、２２は、メサパターン１２と平行ライン状に露出されたことが分かる。
図４の第１及び第２ナノワイヤー形成層１８、２２の露出部分は、図２の第１及び第２ナノワイヤー形成層１８、２２の垂直部分を水平に切った断面である。したがって、図４に示されている第１及び第２ナノワイヤー形成層１８、２２の露出部分の幅は、すなわち、第１及び第２ナノワイヤー形成層１８、２２の厚さと同じである。後続工程でナノワイヤーは、第１及び第２ナノワイヤー形成層１８、２２の露出部分に選択的に形成されるところ、既に述べたように、第１及び第２ナノワイヤー形成層１８、２２を形成する時、その厚さは形成しようとするナノワイヤーの直径に合わせて形成することが望ましい。
次に、図５に示したように超高真空条件が保持される化学気相蒸着（ＵＨＶ−ＣＶＤ）チャンバ３０のステージ３２上に図３の結果物４０をローディングし、ナノワイヤーを構成する材料物質（以下、ソース物質）３４を化学気相蒸着チャンバ３０に供給して図３の結果物４０上に均一に噴射する。この際、化学気相蒸着チャンバ３０の内部温度は、ナノワイヤーの成長に適した温度、例えば、シリコンナノワイヤーが形成される場合に６００℃以上に保持し、内部圧力は、例えば、１０−４ｔｏｒｒあるいはそれより低く維持する。また、ソース物質３４と共にドーピング物質（図示せず）を化学気相蒸着チャンバ３０に供給しうる。前記ドーピング物質は、通常のｐ型またはｎ型ドーピングガスであり得る。ソース物質３４は、周期律表上のIV族元素を含む前駆体であると共に、レーザー、例えば、エキシマーレーザーに溶融される物質であり得る。例えば、前記ナノワイヤーがシリコンナノワイヤーである場合、シランが使われうる。また、前記ナノワイヤーがＧｅナノワイヤーあるいはＳｉＧｅナノワイヤーである場合には、ＧｅまたはＳｉＧｅを含む前駆体物質が使われうる。
前記したように第１及び第２絶縁膜１６、２０と上部絶縁膜２４のソース物質３４に対する選択性は、第１及び第２ナノワイヤー形成層１８、２２に比べてはるかに低いために、前記蒸着過程でソース物質３４は、第１及び第２ナノワイヤー形成層１８、２２の露出された部分にのみ蒸着される。
図６は、前記蒸着結果を示す平面図であり、図７は、図６をVII−VII’方向に切開した断面を示す。
図６を参照すれば、前記蒸着過程で第１及び第２ナノワイヤー形成層１８、２２の露出された部分に沿って多結晶ナノワイヤー６０が形成される。多結晶ナノワイヤー６０は、ポリシリコンナノワイヤー、ＧｅナノワイヤーまたはＳｉＧｅナノワイヤーであり得る。
次に、図８を参照すれば、多結晶ナノワイヤー６０が形成された平面上に多結晶ナノワイヤー６０を所定形態にパターニングするための第１ないし第３感光膜パターンＭ１、Ｍ２、Ｍ３を形成する。第１ないし第３感光膜パターンＭ１−Ｍ３は、後続多結晶ナノワイヤー６０のエッチング工程でエッチングマスクとして使用する。第１ないし第３感光膜パターンＭ１−Ｍ３それぞれの形態及び形成位置は異なるが、これは相異なるデバイスが形成される時、デバイス別に形態や形成される位置が異なり得るとこと、当然各デバイスの形成領域を限定するマスクの形態及び位置も異なり得ることを意味する。
第１ないし第３感光膜パターンＭ１−Ｍ３を形成した後、これをエッチングマスクとして第１ないし第３感光膜パターンＭ１−Ｍ３周りの多結晶ナノワイヤー６０を除去する。その結果、図９に示したように、第１ないし第３感光膜パターンＭ１−Ｍ３を除外した領域で多結晶ナノワイヤー６０がいずれも除去される。
図１０は、図９で第１ないし第３感光膜パターンＭ１−Ｍ３を除去した結果を示す。
図１０を参照すれば、多結晶ナノワイヤー６０に対する前記エッチング工程が進められた後、多結晶ナノワイヤー６０は、制限された領域にのみ分布する。多結晶ナノワイヤー６０の分布形態と長さは、多結晶ナノワイヤー６０の変形である単結晶ナノワイヤーを利用しようとするデバイスによって変わりうる。
次いで、図１０をＸＩ−ＸＩ’方向に切開した断面を示す図１１を参照すれば、第１ないし第３感光膜パターンＭ１−Ｍ３が除去された所に残っている多結晶ナノワイヤー６０にエキシマーレーザー６２を照射する。エキシマーレーザー６２は、パルス状態に照射される。この際、前記エキシマーレーザーパルスは、多結晶ナノワイヤー６０を溶かしうる強度を有することが望ましいが、多結晶ナノワイヤー６０が蒸発されて除去（ａｂｌａｔｉｏｎ）されるほどの強度あるいは多結晶ナノワイヤー６０が凝集（ａｇｇｌｏｍｅｒａｔｉｏｎ）されるほどの強度より小さい強度を有することが望ましい。エキシマーレーザー６２の代りに、これと同等な役割が行える他のレーザーあるいは照射手段が使われうる。
前記エキシマーレーザーの照射結果、第１ないし第３感光膜パターンＭ１−Ｍ３が除去されたところに残っている多結晶ナノワイヤー６０の結晶状態は多結晶から単結晶に変化する。図１２は、このような結果を示す。図１２で参照番号６４は、前記エキシマーレーザー照射によって単結晶構造を有するナノワイヤー（以下、単結晶ナノワイヤー６４と称する）を示す。
前記エキシマーレーザーの照射によって多結晶ナノワイヤー６０が単結晶ナノワイヤー６４に変化する過程を簡略に説明する。
一般的に物質で結晶成長のための核（ｎｕｃｌｅａｔｉｏｎ）の発生頻度（ｅｖｅｎｔ）は、物質の体積や表面積に比例する。また、核はランダムに発生する。したがって、物質の体積が大きいほど核の発生頻度が増加し、核はランダムに発生するところ、体積が大きい物質は多結晶状態となる。したがって、前記体積が大きい物質がシリコンである場合、ポリシリコンが形成される。逆に、物質の体積が小さい場合、その中で核が発生する頻度は低くなるところ、該当物質の単結晶が形成される可能性は高まる。
核の発生頻度を数値例と挙げれば、ナノ秒（ｎａｎｏ−ｓｅｃｏｎｄ）の間に１モル（ｍｏｌｅ）の物質中に核の発生頻度は約１０１１ｅｖｅｎｔｓ／（ｍｏｌｅ ｎｓｅｃ）である。例えば、パターニングによってナノワイヤーの体積を３０×３０×１０００ｎｍ３＝９×１０−２２ｍ３にすれば、この体積をモル体積に換算すれば、７．５×１０−１５モルとなる。したがって、９×１０−２２ｍ３の体積を有するナノワイヤーで核の発生頻度はナノ秒当たり７．５×１０−４となる。この値は、マイクロ秒の間に９×１０−２２ｍ３の体積を有するナノワイヤーで核の発生頻度が０．７５ということを意味する。結晶になるには、少なくとも１つの核が発生せねばならない。ナノワイヤーの体積がきわめて小さく、核の発生と同時に核を中心に結晶化が進むことを鑑みれば、ナノワイヤーに１つの核が発生すると同時にナノワイヤー全体は１つの結晶、すなわち、単結晶となることを推測できる。
以下、図１１に示したように多結晶ナノワイヤー６０に対するエキシマーレーザー６２の照射について説明する。
多結晶ナノワイヤー６０に適正強度に調節されたエキシマーレーザー６２が非常に短時間照射されれば、その短時間に非晶質状態のナノワイヤー６０は溶けて非晶質化された後、核を中心に結晶化される過程を経る。多結晶ナノワイヤー６０の直径は１０ｎｍより小さくなりうるので、多結晶ナノワイヤー６０の体積は、前記例と挙げたナノワイヤーの体積より小さくなりうる。したがって、多結晶ナノワイヤー６０で核発生頻度は、１未満であるところ、多結晶ナノワイヤー６０に１つの核が発生するやいなやこの１つの核を中心に多結晶ナノワイヤー６０全体は結晶化されうる。これにより、多結晶ナノワイヤー６０は、エキシマーレーザー６２の照射過程を経つつ、単結晶ナノワイヤー６４となる。
図１３は、前記したようにエキシマーレーザー６２が照射された結果物の平面、すなわち、上部面を示す。図１３は、図１０の結果物にエキシマーレーザーを照射したものと同じである。
図１３を参照すれば、単結晶ナノワイヤー６４は、第１ないし第３感光膜パターンＭ１−Ｍ３で覆われた部分にのみ存在して、他の部分には存在していない。
一方、多結晶ナノワイヤー６０のパターニング工程よりエキシマーレーザー６２の照射工程を先に実施しうる。すなわち、図７に示した結果物で多結晶ナノワイヤー６０の全体に対してエキシマーレーザー６２を照射して多結晶ナノワイヤー６０を単結晶ナノワイヤー６４に変化させる。次いで、単結晶ナノワイヤー６４を図１３のような形でパターニングする。このようなパターニング過程に前記第１ないし第３感光膜パターンＭ１−Ｍ３がマスクとして使われることができる。
次いで、本発明の第２実施形態によるナノワイヤーの形成方法を説明する。第２実施形態による形成方法ではメサパターンが使われない。
図１４を参照すれば、基板１０上にナノワイヤー形成層８０及び絶縁膜８２を順次に積層する。基板１０は、後続工程で部分的に露出されるところ、ナノワイヤー形成に使われる前駆体物質と反応していない物質、あるいは前記前駆体物質と反応してもナノワイヤー形成層８０と前記前駆体物質との間の反応よりはるかに遅い反応率を有する物質で形成することが望ましい。
また、基板１０は、単純にこのような物質で形成された単層の基板でもあり得るが、その中に半導体素子、例えば、トランジスタやキャパシタあるいは配線を含み、上部面に前記前駆体物質と反応していない物質膜が備えられた積層物であり得る。
ナノワイヤー形成層８０は、数ｎｍの厚さに形成され、第１実施形態の第１ナノワイヤー形成層１８や第２ナノワイヤー形成層２２と同じ物質層で形成しうる。絶縁膜８２は、第１実施形態の第１及び第２絶縁膜１６、２０と上部絶縁膜２４のうち、いずれか１つと同じ物質膜で形成しうる。絶縁膜８２の所定領域上に感光膜パターン１００を形成する。感光膜パターン１００の形態は、形成しようとするナノワイヤーの形態によって異ならせて形成しうる。例えば、長い線形のナノワイヤーを得ようとする場合、感光膜パターン１００は、制限された幅を有する線形に形成しうる。また、４辺に連結された四角形のナノワイヤーを得ようとする場合、感光膜パターン１００は方形になりうる。感光膜パターン１００をエッチングマスクとして絶縁膜８２とナノワイヤー形成層８０を順次にエッチングする。前記エッチングは、基板１０が露出されるまでに実施する。前記エッチングの後、感光膜パターン１００を除去する。その結果、図１５に示したように基板１０の与えられた領域上に積層物パターンＰ１が形成される。積層物パターンＰ１は、感光膜パターン１００と同じ形であり、順次に積層されたナノワイヤー形成層パターン８０ａと絶縁膜パターン８２ａとを含む。積層物パターンＰ１の側面、すなわち、ナノワイヤー形成層パターン８０ａの側面と絶縁膜パターン８２ａの側面は露出されている。この状態で図１５の結果物を第１実施形態で説明したような条件を備えた超高真空化学気相蒸着装備にローディングした後、前記化学気相蒸着装備に第１実施形態で説明したようなナノワイヤー形成用ソースガス（前駆体ガス）を供給する。このようにして図１６に示したようにナノワイヤー形成層パターン８０ａの側面にのみ選択的にナノワイヤー８４が形成される。ナノワイヤー形成層パターン８０ａの厚さは、数ｎｍであるために、その側面に形成されるナノワイヤー８４の直径も数ｎｍ程度となる。ナノワイヤー形成層８０を厚く形成する場合、ナノワイヤー８４の直径も大きくなる。したがって、ナノワイヤー形成層８０を形成する段階でナノワイヤー形成層８０の厚さを調節することによって、後続工程で得られるナノワイヤー８４の直径を調節しうる。前記化学気相蒸着装備で得られたナノワイヤー８４はまだ単結晶ナノワイヤーではない。したがって、下記でナノワイヤー８４を多結晶ナノワイヤー８４と記載する。
ナノワイヤー形成層パターン８０ａの側面に多結晶ナノワイヤー８４を形成した後、基板１０上で積層物パターンＰ１を除去する。多結晶ナノワイヤー８４と基板１０とに対するエッチング率が低い一方、絶縁膜パターン８２ａ及びナノワイヤー形成層パターン８０ａに対するエッチング率は高い所定のエッチング液（ｅｔｃｈａｎｔ）を使用した湿式エッチングで積層物パターンＰ１を除去しうる。パターン８２ａを除去した後、基板１０上には、図１７に示したように多結晶ナノワイヤー８４のみ残る。
引続き、図１８を参照すれば、多結晶ナノワイヤー８４が形成された基板１０にエキシマーレーザー９０を照射する。エキシマーレーザー９０は、第１実施形態のエキシマーレーザー６２と同じ種類で同じ強度を有することができる。エキシマーレーザー９０の照射目的及び条件は第１実施形態でのエキシマーレーザー６２の照射目的及び条件と同じであるので、その詳細な説明は省略する。エキシマーレーザー９０の照射により多結晶ナノワイヤー８４は、図１９に示したように単結晶ナノワイヤー８４ａとなる。
図２０は、図１９の結果物についての平面を示す。図１９は、図２０をＸＩＸ−ＸＩＸ’方向に切開した断面図である。図２０を参照すれば、単結晶ナノワイヤー８４ａは、線形に並んで形成されている。
一方、前述した第２実施形態によるナノワイヤーの形成方法で、エキシマーレーザー９０照射工程は多結晶ナノワイヤー８４が形成された後、積層物パターンＰ１を除去する前に実施することもできる。
前記説明で多くの事項が具体的に記載されているが、それらは発明の範囲を限定するものというより、望ましい実施形態の例示として解釈されねばならない。例えば、当業者ならば、第１実施形態で第１ナノワイヤー形成層１８の厚さと第２ナノワイヤー形成層２２の厚さを異ならせて形成し、結果的に直径の異なる単結晶ナノワイヤーを同時に形成しても良い。従って、本発明の範囲は説明された実施形態によって決まるものではなく、特許請求の範囲に記載された技術的思想により決まるべきである。
本発明は、半導体装置の製造に使われる材料の製造方法に関連した技術分野に好適に適用されうる。
本発明の第１実施形態によるナノワイヤー製造方法を段階別に示す断面図である。 本発明の第１実施形態によるナノワイヤー製造方法を段階別に示す断面図である。 本発明の第１実施形態によるナノワイヤー製造方法を段階別に示す断面図である。 本発明の第１実施形態によるナノワイヤー製造方法を段階別に示す平面図である。 本発明の第１実施形態によるナノワイヤー製造方法を段階別に示す断面図である。 本発明の第１実施形態によるナノワイヤー製造方法を段階別に示す平面図である。 本発明の第１実施形態によるナノワイヤー製造方法を段階別に示す断面図である。 本発明の第１実施形態によるナノワイヤー製造方法を段階別に示す平面図である。 本発明の第１実施形態によるナノワイヤー製造方法を段階別に示す平面図である。 本発明の第１実施形態によるナノワイヤー製造方法を段階別に示す平面図である。 本発明の第１実施形態によるナノワイヤー製造方法を段階別に示す断面図である。 本発明の第１実施形態によるナノワイヤー製造方法を段階別に示す断面図である。 本発明の第１実施形態によるナノワイヤー製造方法を段階別に示す平面図である。 本発明の第２実施形態によるナノワイヤー製造方法を段階別に示す断面図である。 本発明の第２実施形態によるナノワイヤー製造方法を段階別に示す断面図である。 本発明の第２実施形態によるナノワイヤー製造方法を段階別に示す断面図である。 本発明の第２実施形態によるナノワイヤー製造方法を段階別に示す断面図である。 本発明の第２実施形態によるナノワイヤー製造方法を段階別に示す断面図である。 本発明の第２実施形態によるナノワイヤー製造方法を段階別に示す断面図である。 本発明の第２実施形態によるナノワイヤー製造方法を段階別に示す平面図である。
符号の説明
１０ 基板
１２ メサパターン
１６、２０ 第１及び第２絶縁膜
１８、２２ 第１及び第２ナノワイヤー形成層
２４ 上部絶縁膜
３０ チャンバ
３４ ソース物質
４０ 図３の結果物
６０、 ８４ 多結晶ナノワイヤー
６２、 ９０ エキシマレーザ
６４、 ８４ａ 単結晶ナノワイヤー
８０ ナノワイヤー形成層
８０ａ ナノワイヤー形成層パターン
８２ 絶縁膜
８２ａ 絶縁膜パターン
１００ 感光膜パターン
Ｍ１、Ｍ２、 Ｍ３ 第１ないし第３感光膜パターン
Ｐ１ 積層物パターン

Claims (32)

  1. 基板上に物質膜パターンを形成する第１段階と、
    前記基板上に前記物質膜パターンを覆う第１絶縁膜、第１ナノワイヤー形成層及び上部絶縁膜を順次に積層する第２段階と、
    前記物質膜パターンが露出されるまで前記上部絶縁膜、前記第１ナノワイヤー形成層及び前記第１絶縁膜を順次に研磨して前記第１ナノワイヤー形成層の一部を露出させる第３段階と、
    前記第１ナノワイヤー形成層の露出された領域に単結晶ナノワイヤーを形成する第４段階と、を含むが、
    前記第１絶縁膜及び前記第１ナノワイヤー形成層を合わせた厚さは、前記物質膜パターンの厚さより薄く形成することを特徴とするナノワイヤーの形成方法。
  2. 前記基板は、シリコン酸化物、水晶またはガラスからなることを特徴とする請求項１に記載のナノワイヤーの形成方法。
  3. 前記第１絶縁膜は、前記単結晶ナノワイヤーの形成に使われるソースガスに対する反応率が前記第１ナノワイヤー形成層より低い物質で形成することを特徴とする請求項１に記載のナノワイヤーの形成方法。
  4. 前記第１ナノワイヤー形成層は、シリコンナイトライド層であることを特徴とする請求項１に記載のナノワイヤーの形成方法。
  5. 前記第２段階は、
    前記第１ナノワイヤー形成層と前記上部絶縁膜との間に第２絶縁膜及び第２ナノワイヤー形成層を順次に形成する段階をさらに含み、
    前記第１絶縁膜、前記第１ナノワイヤー形成層、前記第２絶縁膜及び前記第２ナノワイヤー形成層を合わせた厚さは、前記物質膜パターンの厚さより薄く形成することを特徴とする請求項１に記載のナノワイヤーの形成方法。
  6. 前記第２絶縁膜は、前記単結晶ナノワイヤー形成に使われるソースガスに対する反応率が前記第２ナノワイヤー形成層より低い物質からなることを特徴とする請求項５に記載のナノワイヤーの形成方法。
  7. 前記第２ナノワイヤー形成層は、シリコンナイトライド層からなることを特徴とする請求項５に記載のナノワイヤーの形成方法。
  8. 前記第１ナノワイヤー形成層は、１−１００ｎｍの厚さに形成することを特徴とする請求項１に記載のナノワイヤーの形成方法。
  9. 前記第２ナノワイヤー形成層は、１−１００ｎｍの厚さに形成することを特徴とする請求項５に記載のナノワイヤーの形成方法。
  10. 前記第１及び第２ナノワイヤー形成層は、相異なる厚さに形成することを特徴とする請求項５に記載のナノワイヤーの形成方法。
  11. 前記単結晶ナノワイヤーは、Ｓｉナノワイヤー、Ｇｅナノワイヤー及びＳｉＧｅナノワイヤーのうち、いずれか１つであることを特徴とする請求項１に記載のナノワイヤーの形成方法。
  12. 前記単結晶ナノワイヤーは、Ｓｉナノワイヤー、Ｇｅナノワイヤー及びＳｉＧｅナノワイヤーのうちいずれか１つであることを特徴とする請求項５に記載のナノワイヤーの形成方法。
  13. 前記第１ナノワイヤー形成層の露出された部分は、所定の長さとナノサイズの幅を有することを特徴とする請求項１に記載のナノワイヤーの形成方法。
  14. 前記第４段階は、
    前記第１ナノワイヤー形成層の露出された領域上に多結晶ナノワイヤーを形成する段階と、
    前記多結晶ナノワイヤーにレーザーを照射する段階と、をさらに含むことを特徴とする請求項１に記載のナノワイヤーの形成方法。
  15. 前記多結晶ナノワイヤーは、超高真空化学気相蒸着装置においてソースガスとしてIV族半導体元素を含む前駆体を供給して形成することを特徴とする請求項１４に記載のナノワイヤーの形成方法。
  16. 前記第１段階は、
    前記基板上に少なくとも２つの前記物質膜パターンを離隔して形成することを特徴とする請求項１に記載のナノワイヤーの形成方法。
  17. 前記レーザー照射段階は、
    前記多結晶ナノワイヤーの一部を除去した後、残っている多結晶ナノワイヤーに前記レーザー照射を実施することを特徴とする請求項１４に記載のナノワイヤーの形成方法。
  18. 前記レーザー照射段階は、
    前記多結晶ナノワイヤーにレーザーを照射した後、前記単結晶ナノワイヤーの一部を除去することを特徴とする請求項１４に記載のナノワイヤーの形成方法。
  19. 基板上に多結晶ナノワイヤーを形成する第１段階と、
    前記多結晶ナノワイヤーを単結晶ナノワイヤーに変換する第２段階と、を含むことを特徴とするナノワイヤーの形成方法。
  20. 前記第１段階は、
    前記基板上に複数の多結晶ナノワイヤーを離隔して形成することを特徴とする請求項１９に記載のナノワイヤーの形成方法。
  21. 前記第１段階は、
    前記基板上にナノワイヤー形成層及び絶縁膜を順次に形成する段階と、
    前記ナノワイヤー形成層及び絶縁膜を逆順にパターニングして前記ナノワイヤー形成層の側面を露出させる段階と、
    前記ナノワイヤー形成層の露出された側面に選択的に多結晶ナノワイヤーを形成する段階と、
    前記絶縁膜及びナノワイヤー形成層を除去する段階と、をさらに含むことを特徴とする請求項１９に記載のナノワイヤーの形成方法。
  22. 前記絶縁膜は、前記多結晶ナノワイヤー形成に使われるソースガスに対する反応率が前記ナノワイヤー形成層より低い物質からなることを特徴とする請求項２１に記載のナノワイヤーの形成方法。
  23. 前記ナノワイヤー形成層は、シリコンナイトライド層からなることを特徴とする請求項２１に記載のナノワイヤーの形成方法。
  24. 前記ソースガスは、IV族半導体元素を含む前駆体ガスであることを特徴とする請求項２２に記載のナノワイヤーの形成方法。
  25. 前記多結晶ナノワイヤー形成段階は、
    シリコンナノワイヤー、Ｇｅナノワイヤー及びＳｉＧｅナノワイヤーのうち、いずれか１つからなることを特徴とする請求項１９に記載のナノワイヤーの形成方法。
  26. 前記多結晶ナノワイヤーは、超高真空化学気相蒸着装置において形成することを特徴とする請求項１９に記載のナノワイヤーの形成方法。
  27. 前記第２段階は、前記多結晶ナノワイヤーにレーザーを照射する段階をさらに含むことを特徴とする請求項１９に記載のナノワイヤーの形成方法。
  28. 前記絶縁膜及び前記ナノワイヤー形成層の除去段階は、
    前記第２段階の実施後に行うことを特徴とする請求項２１に記載のナノワイヤーの形成方法。
  29. 前記複数の多結晶ナノワイヤーの一部の太さは残りの部分と異なることを特徴とする請求項２０に記載のナノワイヤーの形成方法。
  30. 前記多結晶ナノワイヤー形成段階は、
    その形成過程に供給されるドーピングガスでドーピングされることを特徴とする請求項２１に記載のナノワイヤーの形成方法。
  31. 前記多結晶ナノワイヤーは、超高真空化学気相蒸着設備で形成することを特徴とする請求項２１に記載のナノワイヤーの形成方法。
  32. 前記第２段階は、前記多結晶ナノワイヤーにレーザーを照射する段階をさらに含むことを特徴とする請求項２１に記載のナノワイヤーの形成方法。
JP2006352489A 2005-12-28 2006-12-27 ナノワイヤー製造方法 Pending JP2007186413A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050131882A KR100790863B1 (ko) 2005-12-28 2005-12-28 나노 와이어 제조 방법

Publications (2)

Publication Number Publication Date
JP2007186413A true JP2007186413A (ja) 2007-07-26
JP2007186413A5 JP2007186413A5 (ja) 2010-02-12

Family

ID=38192556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006352489A Pending JP2007186413A (ja) 2005-12-28 2006-12-27 ナノワイヤー製造方法

Country Status (3)

Country Link
US (2) US7642177B2 (ja)
JP (1) JP2007186413A (ja)
KR (1) KR100790863B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013513249A (ja) * 2009-12-18 2013-04-18 インテル・コーポレーション ナノワイヤデバイスの絶縁

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8404160B2 (en) * 2007-05-18 2013-03-26 Applied Nanotech Holdings, Inc. Metallic ink
US10231344B2 (en) 2007-05-18 2019-03-12 Applied Nanotech Holdings, Inc. Metallic ink
US8506849B2 (en) * 2008-03-05 2013-08-13 Applied Nanotech Holdings, Inc. Additives and modifiers for solvent- and water-based metallic conductive inks
US9730333B2 (en) * 2008-05-15 2017-08-08 Applied Nanotech Holdings, Inc. Photo-curing process for metallic inks
US20090286383A1 (en) * 2008-05-15 2009-11-19 Applied Nanotech Holdings, Inc. Treatment of whiskers
US20100000762A1 (en) * 2008-07-02 2010-01-07 Applied Nanotech Holdings, Inc. Metallic pastes and inks
KR101045128B1 (ko) 2008-08-04 2011-06-30 서울대학교산학협력단 나노구조물들의 교차 구조들의 제조
CN102365713B (zh) 2009-03-27 2015-11-25 应用纳米技术控股股份有限公司 增强光和/或激光烧结的缓冲层
US8422197B2 (en) * 2009-07-15 2013-04-16 Applied Nanotech Holdings, Inc. Applying optical energy to nanoparticles to produce a specified nanostructure
US9029834B2 (en) 2010-07-06 2015-05-12 International Business Machines Corporation Process for forming a surrounding gate for a nanowire using a sacrificial patternable dielectric
WO2014011578A1 (en) 2012-07-09 2014-01-16 Applied Nanotech Holdings, Inc. Photosintering of micron-sized copper particles
US8889564B2 (en) 2012-08-31 2014-11-18 International Business Machines Corporation Suspended nanowire structure
CN104362512B (zh) * 2014-10-13 2017-09-26 北京大学 一种硅基纳米激光器制备方法
US9496263B1 (en) 2015-10-23 2016-11-15 International Business Machines Corporation Stacked strained and strain-relaxed hexagonal nanowires

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005103723A (ja) * 2003-10-01 2005-04-21 National Institute Of Advanced Industrial & Technology 金属ナノワイヤーの単結晶化方法及び装置
WO2005067683A2 (en) * 2004-01-05 2005-07-28 Board Of Regents, The University Of Texas System Inorganic nanowires
JP2009532903A (ja) * 2006-04-04 2009-09-10 マイクロン テクノロジー， インク． 成長型ナノＦｉｎトランジスタ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58164219A (ja) * 1982-03-25 1983-09-29 Agency Of Ind Science & Technol 積層型半導体装置の製造方法
KR100388433B1 (ko) * 2001-10-15 2003-06-25 한국과학기술연구원 금속 나노선의 제조방법
KR100508548B1 (ko) * 2003-04-16 2005-08-17 한국전자통신연구원 쇼트키 장벽 트랜지스터 및 그 제조방법
US6897098B2 (en) 2003-07-28 2005-05-24 Intel Corporation Method of fabricating an ultra-narrow channel semiconductor device
KR20050062825A (ko) * 2003-12-18 2005-06-28 엘지전자 주식회사 나노 와이어 제조 방법
KR20050099888A (ko) * 2004-04-12 2005-10-17 엘지전자 주식회사 나노 와이어 제조 방법
US7189635B2 (en) * 2004-09-17 2007-03-13 Hewlett-Packard Development Company, L.P. Reduction of a feature dimension in a nano-scale device
EP1952430A1 (en) * 2005-11-16 2008-08-06 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device and semiconductor device obtained with such a method
US7425491B2 (en) * 2006-04-04 2008-09-16 Micron Technology, Inc. Nanowire transistor with surrounding gate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005103723A (ja) * 2003-10-01 2005-04-21 National Institute Of Advanced Industrial & Technology 金属ナノワイヤーの単結晶化方法及び装置
WO2005067683A2 (en) * 2004-01-05 2005-07-28 Board Of Regents, The University Of Texas System Inorganic nanowires
JP2009532903A (ja) * 2006-04-04 2009-09-10 マイクロン テクノロジー， インク． 成長型ナノＦｉｎトランジスタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013513249A (ja) * 2009-12-18 2013-04-18 インテル・コーポレーション ナノワイヤデバイスの絶縁
US8883573B2 (en) 2009-12-18 2014-11-11 Intel Corporation Isolation for nanowire devices

Also Published As

Publication number Publication date
KR100790863B1 (ko) 2008-01-03
US20070145375A1 (en) 2007-06-28
KR20070069584A (ko) 2007-07-03
US7642177B2 (en) 2010-01-05
US20100051899A1 (en) 2010-03-04
US8258049B2 (en) 2012-09-04

Similar Documents

Publication Publication Date Title
JP2007186413A (ja) ナノワイヤー製造方法
US8641912B2 (en) Method for fabricating monolithic two-dimensional nanostructures
US3620833A (en) Integrated circuit fabrication
KR101127132B1 (ko) 실리콘 나노와이어 기판 및 그 제조방법, 그리고 이를이용한 박막 트랜지스터의 제조방법
TWI463565B (zh) 使用共形氮化物形成自上而下堅固之矽奈米結構的方法及其結構
KR101602997B1 (ko) 폴리실리콘 박막 및 그 제조 방법, 어레이 기판 및 디스플레이 장치
JP5031313B2 (ja) 外部環境ナノワイヤセンサおよび外部環境ナノワイヤセンサの製造方法
JP2010520619A (ja) 金属シリサイド晶子上にナノ構造物を形成する方法、並びにこの方法により得られる構造物及びデバイス
CN100483613C (zh) 量子点制作方法
JP5000609B2 (ja) 結晶化方法
EP0364139B1 (en) Crystal article and method for forming same
US20080164577A1 (en) Patterned silicon submicron tubes
CN100405552C (zh) 电子束微细加工方法
Cerofolini et al. Terascale integration via a redesign of the crossbar based on a vertical arrangement of poly-Si nanowires
KR101309308B1 (ko) 전자소자와 그 제조방법
JP2000260709A5 (ja)
TW201222652A (en) Method for forming semiconductor nano-micro rods and applications thereof
JP2013128107A (ja) ナノワイヤのシードを横方向に結晶化することにより生成される単結晶シリコンの薄膜トランジスタ（ｔｆｔ）
JP2007216369A (ja) シリコンナノ結晶材料の製造方法及び該製造方法で製造されたシリコンナノ結晶材料
US20090246460A1 (en) Structure And Method For Forming Crystalline Material On An Amorphous Structure
US20060269745A1 (en) Nano wires and method of manufacturing the same
JP4510707B2 (ja) エピタキシャル膜の形成方法と、これを用いた薄膜形成方法、及び半導体装置の製造方法
KR100331687B1 (ko) 자발형성 양자점과 전류차단층의 자기정렬 성장을 위한반도체 소자 제조방법
EP0365166B1 (en) Crystal article and method for forming same
JP2005197374A (ja) 集積キャパシタの製造方法、集積キャパシタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130903