JP2007159117A - 低電圧低電力ab級出力段 - Google Patents
低電圧低電力ab級出力段 Download PDFInfo
- Publication number
- JP2007159117A JP2007159117A JP2006315055A JP2006315055A JP2007159117A JP 2007159117 A JP2007159117 A JP 2007159117A JP 2006315055 A JP2006315055 A JP 2006315055A JP 2006315055 A JP2006315055 A JP 2006315055A JP 2007159117 A JP2007159117 A JP 2007159117A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- drain
- gate
- source
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 239000000779 smoke Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45188—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/162—FETs are biased in the weak inversion region
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/513—Indexing scheme relating to amplifiers the amplifier being made for low supply voltages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】ソース、ゲート、ドレインを有する第1出力駆動トランジスタと、ソース、ゲート、ドレインを有する第2出力駆動トランジスタと、第1出力駆動トランジスタのドレインは第2出力駆動トランジスタのドレインに結合されていることと、第1、第2出力駆動トランジスタに結合されている第1高スイングカスコード構造と、第1、第2出力駆動トランジスタに結合されている第2高スイングカスコード構造と、第1、第2高スイングカスコード構造は第1、第2出力駆動トランジスタをその閾値下の動作領域までバイアスすることと、からなるAB級増幅器出力段。
【選択図】 図2
Description
請求項13に記載の発明は、請求項7に記載のAB級増幅器出力段において、ソース、ゲートおよびドレインを有する追加のPMOSカスコード・トランジスタと、追加のPMOSカスコード・トランジスタのソースは最初のPMOSカスコード・トランジスタのドレインに結合されていることと、追加のPMOSカスコード・トランジスタのドレインは最後のPMOSカスコード・トランジスタのソースに結合されていることと、ソース、ゲートおよびドレインを有する追加のNMOSカスコード・トランジスタと、追加のNMOSカスコード・トランジスタのソースは最初のNMOSカスコード・トランジスタのドレインに結合されていることと、追加のNMOSカスコード・トランジスタのドレインは最後のNMOSカスコード・トランジスタのソースに結合されていることと、を含むことを要旨とする。
Claims (20)
- ソース、ゲートおよびドレインを有する第1の出力駆動トランジスタと、
ソース、ゲートおよびドレインを有する第2の出力駆動トランジスタと、第1の出力駆動トランジスタのドレインは第2の出力駆動トランジスタのドレインに結合されていることと、
第1の出力駆動トランジスタおよび第2の出力駆動トランジスタに結合されている第1の高スイング・カスコード構造と、
第1の出力駆動トランジスタおよび第2の出力駆動トランジスタに結合されている第2の高スイング・カスコード構造と、
第1の高スイング・カスコード構造および第2の高スイング・カスコード構造は第1の出力駆動トランジスタをその閾値下の動作領域までバイアスし、かつ、第2の出力駆動トランジスタをその閾値下の動作領域までバイアスすることと、からなるAB級増幅器出力段。 - 第1の高スイング・カスコード構造に結合され、かつ、約3VDSsatの最低動作電圧を供給する電圧源と、VDSsatは第1の出力駆動トランジスタおよび第2の出力駆動トランジスタにおける飽和ドレイン−ソース電圧であることと、を含む請求項1に記載のAB級増幅器出力段。
- 電圧源はVDDの動作電圧を供給することと、第1の出力駆動トランジスタおよび第2の出力駆動トランジスタのオーバードライブ電圧は約VDD−VT−2VDSsatであることと、VTは第1の出力駆動トランジスタおよび第2の出力駆動トランジスタの閾電圧であることと、を含む請求項2に記載のAB級増幅器出力段。
- 第1の高スイング・カスコード構造および第2の高スイング・カスコード構造に結合されているバイアス・アーキテクチャと、
第1の高スイング・カスコード構造は第1の複数のカスコード・トランジスタからなることと、
第2の高スイング・カスコード構造は第2の複数のカスコード・トランジスタからなることと、
バイアス・アーキテクチャは第1の複数のカスコード・トランジスタの各々および第2の複数のカスコード・トランジスタの各々を、それぞれの閾値下の動作領域へバイアスすることと、を含む請求項1に記載のAB級増幅器出力段。 - 第1の高スイング・カスコード構造に結合されている第1のカレントミラー構造と、
第2の高スイング・カスコード構造に結合されている第2のカレントミラー構造と、を含む請求項1に記載のAB級増幅器出力段。 - ソース、ゲートおよびドレインを有する第1のカレントミラー・トランジスタならびにソース、ゲートおよびドレインを有する第2のカレントミラー・トランジスタからなる第1のカレントミラー構造と、第1のカレントミラー・トランジスタのゲートは第2のカレントミラー・トランジスタのドレインに結合されていることと、
ソース、ゲートおよびドレインを有する第3のカレントミラー・トランジスタならびにソース、ゲートおよびドレインを有する第4のカレントミラー・トランジスタからなる第2のカレントミラー構造と、第4のカレントミラー・トランジスタのゲートは第3のカレントミラー・トランジスタのドレインに結合されていることと、を含む請求項5に記載のAB級増幅器出力段。 - ソース、ゲートおよびドレインを有するPMOS出力駆動トランジスタと、
ソース、ゲートおよびドレインを有するNMOS出力駆動トランジスタと、PMOS出力駆動トランジスタのドレインはNMOS出力駆動トランジスタのドレインに結合されていることと、
ソース、ゲートおよびドレインを有する最初のPMOSカスコード・トランジスタと、最初のPMOSカスコード・トランジスタのドレインはPMOS出力駆動トランジスタのゲートに結合されていることと、
ソース、ゲートおよびドレインを有する最初のNMOSカスコード・トランジスタと、最初のNMOSカスコード・トランジスタのドレインはNMOS出力駆動トランジスタのゲートに結合されていることと、
ソース、ゲートおよびドレインを有する最後のPMOSカスコード・トランジスタと、最後のPMOSカスコード・トランジスタのドレインはNMOS出力駆動トランジスタのゲートに結合されていることと、
ソース、ゲートおよびドレインを有する最後のNMOSカスコード・トランジスタと、最後のNMOSカスコード・トランジスタのドレインはPMOS出力駆動トランジスタのゲートに結合されていることと、
ソース、ゲートおよびドレインを有する最初のPMOSバイアストランジスタと、最初のPMOSバイアストランジスタのゲートは最初のPMOSカスコード・トランジスタのゲートに結合されていることと、
ソース、ゲートおよびドレインを有する最初のNMOSバイアストランジスと、最初のNMOSバイアストランジスのゲートは最初のNMOSカスコード・トランジスタのゲートに結合されていることと、
ソース、ゲートおよびドレインを有する最後のPMOSバイアストランジスタと、最後のPMOSバイアストランジスタのゲートは最後のPMOSカスコード・トランジスタのゲートに結合されていることと、最後のPMOSバイアストランジスタのドレインは最初のPMOSバイアストランジスタのゲートに結合されていることと、
ソース、ゲートおよびドレインを有する最後のNMOSバイアストランジスタと、最後のNMOSバイアストランジスタのゲートは最後のNMOSカスコード・トランジスタのゲートに結合されていることと、最後のNMOSバイアストランジスタのドレインは最初のNMOSバイアストランジスのゲートに結合されていることと、からなるAB級増幅器出力段。 - PMOS出力駆動トランジスタのソースは供給電圧に結合されていることと、
最初のPMOSカスコード・トランジスタのソースは供給電圧に結合されていることと、
最初のPMOSバイアストランジスタのソースは供給電圧に結合されていることと、
NMOS出力駆動トランジスタのソースはグランド電位に結合されていることと、
最初のNMOSカスコード・トランジスタのソースはグランド電位に結合されていることと、
最初のNMOSバイアストランジスのソースはグランド電位に結合されていることと、を含む請求項7のAB級増幅器出力段。 - 最初のPMOSカスコード・トランジスタのドレインは最後のPMOSカスコード・トランジスタのソースに結合されていることと、
最初のNMOSカスコード・トランジスタのドレインは最後のNMOSカスコード・トランジスタのソースに結合されていることと、を含む請求項7のAB級増幅器出力段。 - 最初のPMOSバイアストランジスタのドレインは最後のPMOSバイアストランジスタのソースに結合されていることと、
最初のNMOSバイアストランジスのドレインは最後のNMOSバイアストランジスタのソースに結合されていることと、を含む請求項7のAB級増幅器出力段。 - 最後のPMOSバイアストランジスタに結合されている第1の電流源と、第1の電流源は最初のPMOSバイアストランジスタおよび最後のPMOSバイアストランジスタに第1のバイアス電流を供給していることと、
最後のNMOSバイアストランジスタに結合されている第2の電流源と、第2の電流源は最初のNMOSバイアストランジスおよび最後のNMOSバイアストランジスタに第2のバイアス電流を供給していることと、を含む請求項7のAB級増幅器出力段。 - 第1のバイアス電流は第2のバイアス電流と等しい請求項11に記載のAB級増幅器出力段。
- ソース、ゲートおよびドレインを有する追加のPMOSカスコード・トランジスタと、追加のPMOSカスコード・トランジスタのソースは最初のPMOSカスコード・トランジスタのドレインに結合されていることと、追加のPMOSカスコード・トランジスタのドレインは最後のPMOSカスコード・トランジスタのソースに結合されていることと、
ソース、ゲートおよびドレインを有する追加のNMOSカスコード・トランジスタと、
追加のNMOSカスコード・トランジスタのソースは最初のNMOSカスコード・トランジスタのドレインに結合されていることと、追加のNMOSカスコード・トランジスタのドレインは最後のNMOSカスコード・トランジスタのソースに結合されていることと、を含む請求項7に記載のAB級増幅器出力段。 - ソース、ゲートおよびドレインを有する追加のPMOSバイアストランジスタと、追加のPMOSバイアストランジスタのソースは最初のPMOSバイアストランジスタのドレインに結合されていることと、追加のPMOSバイアストランジスタのゲートは追加のPMOSカスコード・トランジスタのゲートに結合されていることと、追加のPMOSバイアストランジスタのドレインは最後のPMOSバイアストランジスタのソースに結合されていることと、
ソース、ゲートおよびドレインを有する追加のNMOSバイアストランジスタと、追加のNMOSバイアストランジスタのソースは最初のNMOSバイアストランジスのドレインに結合されていることと、追加のNMOSバイアストランジスタのゲートは追加のNMOSカスコード・トランジスタのゲートに結合されていることと、追加のNMOSバイアストランジスタのドレインは最後のNMOSバイアストランジスタのソースに結合されていることと、を含む請求項13に記載のAB級増幅器出力段。 - ソース、ゲートおよびドレインを有する第1の出力駆動トランジスタと、
ソース、ゲートおよびドレインを有する第2の出力駆動トランジスタと、第1の出力駆動トランジスタのドレインは第2の出力駆動トランジスタのドレインに結合されていることと、
ソース、ゲートおよびドレインを有する第1のカスコード・トランジスタと、第1のカスコード・トランジスタのドレインは第2の出力駆動トランジスタのゲートに結合されていることと、
ソース、ゲートおよびドレインを有する第2のカスコード・トランジスタと、第2のカスコード・トランジスタのドレインは第1の出力駆動トランジスタのゲートに結合されていることと、
ソース、ゲートおよびドレインを有する第1のバイアストランジスタと、第1のバイアストランジスタのゲートは第1のカスコード・トランジスタのゲートに結合されていることと、
ソース、ゲートおよびドレインを有する第2のバイアストランジスタと、第2のバイアストランジスタのゲートは第2のカスコード・トランジスタのゲートに結合されていることと、第2のバイアストランジスタのドレインは第1のバイアストランジスタのゲートに結合されていることと、
電流源に結合されている共通ソース・ノード、入力信号の第1の極性成分のための第1のゲート・ノード、入力信号の第2の極性成分のための第2のゲート・ノード、第1のドレイン・ノード、および第2のバイアストランジスタのドレインに結合されている第2のドレイン・ノードを有する差動トランジスタ対と、からなる電子回路。 - ソース、ゲートおよびドレインを有する第3のカスコード・トランジスタと、第3のカスコード・トランジスタのドレインは第1の出力駆動トランジスタのゲートに結合されていることと、
ソース、ゲートおよびドレインを有する第4のカスコード・トランジスタと、第4のカスコード・トランジスタのドレインは第2の出力駆動トランジスタのゲートに結合されていることと、を含む請求項15の電子回路。 - ソース、ゲートおよびドレインを有する第3のバイアストランジスタと、第3のバイアストランジスタのゲートは第3のカスコード・トランジスタのゲートに結合されていることと、
ソース、ゲートおよびドレインを有する第4のバイアストランジスタと、第4のバイアストランジスタのゲートは第4のカスコード・トランジスタのゲートに結合されていることと、第4のバイアストランジスタのドレインは第3のバイアストランジスタのゲートに結合されていることと、を含む請求項16の電子回路。 - 第1の出力駆動トランジスタ、第3のカスコード・トランジスタ、第4のカスコード・トランジスタ、第3のバイアストランジスタおよび第4のバイアストランジスタはNMOSトランジスタであることと、
第2の出力駆動トランジスタ、第1のカスコード・トランジスタ、第2のカスコード・トランジスタ、第1のバイアストランジスタおよび第2のバイアストランジスタはNMOSトランジスタであることと、を含む請求項17の電子回路。 - 差動トランジスタ対はソース、ゲートおよびドレインを有する第1のPMOS入力トランジスタならびにソース、ゲートおよびドレインを有する第2のPMOS入力トランジスタを含むことと、
第1のPMOS入力トランジスタのソースおよび第2のPMOS入力トランジスタのソースは共通ソース・ノードに結合されていることと、
第1のPMOS入力トランジスタのゲートは第1のゲート・ノードに相当することと、
第2のPMOS入力トランジスタのゲートは第2のゲート・ノードに相当することと、
第1のPMOS入力トランジスタのドレインは第1のドレイン・ノードに相当することと、
第2のPMOS入力トランジスタのドレインは第2のドレイン・ノードに相当することと、を含む請求項18の電子回路。 - 電子回路は演算増幅器を含むことと、
電子回路は第1の出力駆動トランジスタのドレインに結合され、かつ、第2の出力駆動トランジスタのドレインに結合されている出力ノードを含むことと、を含む請求項15の電子回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/290,286 US7327194B2 (en) | 2005-11-30 | 2005-11-30 | Low voltage low power class A/B output stage |
US11/290,286 | 2005-11-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007159117A true JP2007159117A (ja) | 2007-06-21 |
JP4850669B2 JP4850669B2 (ja) | 2012-01-11 |
Family
ID=38086828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006315055A Expired - Fee Related JP4850669B2 (ja) | 2005-11-30 | 2006-11-22 | 低電圧低電力ab級出力段 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7327194B2 (ja) |
JP (1) | JP4850669B2 (ja) |
KR (1) | KR101333421B1 (ja) |
CN (1) | CN1976218B (ja) |
TW (1) | TWI330455B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010239481A (ja) * | 2009-03-31 | 2010-10-21 | Toshiba Corp | 半導体集積回路装置 |
JP2011082632A (ja) * | 2009-10-02 | 2011-04-21 | Rohm Co Ltd | 半導体集積回路 |
JP2011142402A (ja) * | 2010-01-05 | 2011-07-21 | Toshiba Corp | 出力回路 |
JP2014120973A (ja) * | 2012-12-18 | 2014-06-30 | Toshiba Corp | 電流帰還型出力回路 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8090334B1 (en) * | 2007-09-11 | 2012-01-03 | Marvell International Ltd. | High accuracy programmable gain amplifier |
KR20100021938A (ko) * | 2008-08-18 | 2010-02-26 | 삼성전자주식회사 | 개선된 위상 마진을 갖는 폴디드 캐스코드 연산 증폭기 |
JP5606345B2 (ja) * | 2011-01-25 | 2014-10-15 | セイコーインスツル株式会社 | 出力回路 |
CN102231100A (zh) * | 2011-06-30 | 2011-11-02 | 上海新进半导体制造有限公司 | 一种模拟加法器及电流型升压变压器 |
CN103580677B (zh) * | 2012-07-24 | 2016-09-28 | 原景科技股份有限公司 | 驱动电路 |
CN103580675B (zh) * | 2012-07-24 | 2016-06-29 | 原景科技股份有限公司 | 驱动电路 |
US9106185B2 (en) * | 2013-03-11 | 2015-08-11 | Qualcomm Incorporated | Amplifiers with inductive degeneration and configurable gain and input matching |
US8610486B1 (en) | 2013-07-02 | 2013-12-17 | King Fahd University Of Petroleum And Minerals | Current-mode analog computational circuit |
US10177713B1 (en) | 2016-03-07 | 2019-01-08 | Ali Tasdighi Far | Ultra low power high-performance amplifier |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6135004A (ja) * | 1984-07-05 | 1986-02-19 | ナシヨナル・セミコンダクタ−・コ−ポレ−シヨン | Ab級出力回路 |
JPH06232654A (ja) * | 1993-02-03 | 1994-08-19 | Nec Corp | 演算増幅回路 |
JPH06326529A (ja) * | 1993-03-25 | 1994-11-25 | Philips Electron Nv | 線路間差動増幅器用結合駆動・加算回路 |
US6714076B1 (en) * | 2001-10-16 | 2004-03-30 | Analog Devices, Inc. | Buffer circuit for op amp output stage |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5442320A (en) * | 1994-06-09 | 1995-08-15 | National Semiconductor Corporation | Mirror and bias circuit for class AB output stage with large swing and output drive |
CN2205610Y (zh) * | 1994-12-30 | 1995-08-16 | 朱耐东 | 末端摆动型音频功率放大装置 |
US5659266A (en) * | 1996-01-16 | 1997-08-19 | National Semiconductor Corporation | Low volatage output stage with improved output drive |
US5786731A (en) * | 1996-03-29 | 1998-07-28 | National Semiconductor Corporation | Class AB complementary transistor output stage having large output swing and large output drive |
US5900783A (en) * | 1997-08-04 | 1999-05-04 | Tritech Microelectronics, Ltd. | Low voltage class AB output stage CMOS operational amplifiers |
EP0938777A2 (en) * | 1997-09-15 | 1999-09-01 | Koninklijke Philips Electronics N.V. | A high frequency amplifier, and a communication receiver or transceiver |
US6078220A (en) * | 1997-11-12 | 2000-06-20 | National Semiconductor Corporation | Complementary class AB current amplifier |
US6545538B1 (en) * | 2000-10-03 | 2003-04-08 | Texas Instruments Incorporated | Rail-to-rail class AB output stage for operational amplifier with wide supply range |
US7071769B1 (en) * | 2004-02-27 | 2006-07-04 | Marvell International Ltd. | Frequency boosting circuit for high swing cascode |
US7049894B1 (en) * | 2004-02-27 | 2006-05-23 | Marvell International Ltd. | Ahuja compensation circuit with enhanced bandwidth |
US7116172B2 (en) * | 2004-11-03 | 2006-10-03 | Texas Instruments Incorporated | High-swing folded cascode having a novel gain-boost amplifier |
EP1667005A1 (en) * | 2004-11-22 | 2006-06-07 | AMI Semiconductor Belgium BVBA | Regulated current mirror |
US7208998B2 (en) * | 2005-04-12 | 2007-04-24 | Agere Systems Inc. | Bias circuit for high-swing cascode current mirrors |
-
2005
- 2005-11-30 US US11/290,286 patent/US7327194B2/en not_active Expired - Fee Related
-
2006
- 2006-11-14 TW TW095141989A patent/TWI330455B/zh not_active IP Right Cessation
- 2006-11-22 JP JP2006315055A patent/JP4850669B2/ja not_active Expired - Fee Related
- 2006-11-29 KR KR1020060119025A patent/KR101333421B1/ko not_active IP Right Cessation
- 2006-11-30 CN CN2006101630742A patent/CN1976218B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6135004A (ja) * | 1984-07-05 | 1986-02-19 | ナシヨナル・セミコンダクタ−・コ−ポレ−シヨン | Ab級出力回路 |
JPH06232654A (ja) * | 1993-02-03 | 1994-08-19 | Nec Corp | 演算増幅回路 |
JPH06326529A (ja) * | 1993-03-25 | 1994-11-25 | Philips Electron Nv | 線路間差動増幅器用結合駆動・加算回路 |
US6714076B1 (en) * | 2001-10-16 | 2004-03-30 | Analog Devices, Inc. | Buffer circuit for op amp output stage |
Non-Patent Citations (1)
Title |
---|
JPN6010041370, Ron Hogervorst, John P. Tero, Ruud G. H. Eschauzier, and Johan H. Huijsing, "A compact power−efficient 3 V CMOS rail−to−rail input/output operational amplifier for VLSI cell lib", IEEE Journal of Solid−State Circuits, 199412, Vol. 29, No. 12, p. 1505−1513, IEEE * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010239481A (ja) * | 2009-03-31 | 2010-10-21 | Toshiba Corp | 半導体集積回路装置 |
JP2011082632A (ja) * | 2009-10-02 | 2011-04-21 | Rohm Co Ltd | 半導体集積回路 |
JP2011142402A (ja) * | 2010-01-05 | 2011-07-21 | Toshiba Corp | 出力回路 |
JP2014120973A (ja) * | 2012-12-18 | 2014-06-30 | Toshiba Corp | 電流帰還型出力回路 |
US9083295B2 (en) | 2012-12-18 | 2015-07-14 | Kabushiki Kaisha Toshiba | Current feedback output circuit |
US9692371B2 (en) | 2012-12-18 | 2017-06-27 | Kabushiki Kaisha Toshiba | Current feedback output circuit |
Also Published As
Publication number | Publication date |
---|---|
TW200729702A (en) | 2007-08-01 |
KR101333421B1 (ko) | 2013-11-26 |
CN1976218B (zh) | 2011-10-12 |
TWI330455B (en) | 2010-09-11 |
JP4850669B2 (ja) | 2012-01-11 |
CN1976218A (zh) | 2007-06-06 |
KR20070057022A (ko) | 2007-06-04 |
US20070120604A1 (en) | 2007-05-31 |
US7327194B2 (en) | 2008-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4850669B2 (ja) | 低電圧低電力ab級出力段 | |
US6433637B1 (en) | Single cell rail-to-rail input/output operational amplifier | |
JP2007267016A (ja) | 演算増幅器 | |
JP4070533B2 (ja) | 半導体集積回路装置 | |
JP2008288900A (ja) | 差動増幅器 | |
JP2004248014A (ja) | 電流源および増幅器 | |
US20090184752A1 (en) | Bias circuit | |
US7956686B2 (en) | Differential amplifier with symmetric circuit topology | |
US6400219B1 (en) | High-speed offset comparator | |
US6583669B1 (en) | Apparatus and method for a compact class AB turn-around stage with low noise, low offset, and low power consumption | |
JP2005151460A (ja) | Am中間周波可変利得増幅回路、可変利得増幅回路及びその半導体集積回路 | |
JP4724670B2 (ja) | 半導体集積回路装置 | |
US6831501B1 (en) | Common-mode controlled differential gain boosting | |
JPH1065459A (ja) | 電流−電圧変換回路 | |
US6903607B2 (en) | Operational amplifier | |
JP3341945B2 (ja) | 演算増幅器 | |
US6876182B1 (en) | MOSFET current mirror circuit with cascode output | |
KR100668455B1 (ko) | 가변 이득 증폭기 | |
US7012465B2 (en) | Low-voltage class-AB output stage amplifier | |
US7852157B2 (en) | Differential amplifier | |
JPH0257721B2 (ja) | ||
JP2004343521A (ja) | 差動増幅器 | |
JP3806109B2 (ja) | 低電圧増幅回路 | |
JP2002185269A (ja) | バッファアンプ | |
JP2004064213A (ja) | 差動増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110927 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111019 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |