JP2007134685A - プリント回路板 - Google Patents

プリント回路板 Download PDF

Info

Publication number
JP2007134685A
JP2007134685A JP2006272766A JP2006272766A JP2007134685A JP 2007134685 A JP2007134685 A JP 2007134685A JP 2006272766 A JP2006272766 A JP 2006272766A JP 2006272766 A JP2006272766 A JP 2006272766A JP 2007134685 A JP2007134685 A JP 2007134685A
Authority
JP
Japan
Prior art keywords
wiring
signal
differential
trf
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006272766A
Other languages
English (en)
Other versions
JP4819639B2 (ja
Inventor
Shoji Matsumoto
昇司 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2006272766A priority Critical patent/JP4819639B2/ja
Priority to US11/548,431 priority patent/US7595546B2/en
Publication of JP2007134685A publication Critical patent/JP2007134685A/ja
Application granted granted Critical
Publication of JP4819639B2 publication Critical patent/JP4819639B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】 差動伝送線路上の不連続点による波形品質の良好に保つ。
【解決手段】 差動ドライバ素子１０１から差動レシーバ素子１０２までの伝送線路上における、ＶＩＡやコネクタなどによるインピーダンス不連続点１０４ａ、１０４ｂを、所定の位置に配置する。すなわちこのインピーダンス不連続点を、主差動配線１０３ａ〜１０３ｃによって伝送されるデジタル信号の信号伝送時間Ｔｄ１、Ｔｄ２、Ｔｄ３が、ＵＩの整数倍±０．５×Ｔｒｆになる場所に配置する。これにより、信号の立ち上がり／立ち下がり時間Ｔｒｆにイズが発生するため、信号波形を良好に保つことができる。
【選択図】 図１

Description

本発明は、高速デジタル信号を伝送する差動伝送線路を有するプリント回路板に関するものである。
従来から高速デジタル信号の伝送には、差動伝送線路が使用されている。差動伝送線路は高速デジタル信号から発生する放射ノイズを低減することができる。またプリント回路板上の信号の反射を抑えるために出力回路と入力回路を接続する伝送線路上には、出力回路の近傍に送端手段が、入力回路の近傍には終端手段が取りつけられている場合がある。しかしながら差動伝送線路における送端手段や終端手段の接続点のインピーダンスは完全には連続とならないため、若干の反射が生ずる。高速な回路上ではこの若干の反射波が信号に重畳しノイズが発生し、信号波形の品質が低下する。信号波形の品質低下は、入力回路の誤動作を引き起こす要因となる。
そこで、特開２００１−１１１４０８（特許文献１）では、送端手段の接続点と終端手段の接続点との間を伝送する信号の往復伝送時間を、信号の切替周期の整数倍となるように構成している。これにより不連続点による反射によるジッタ量を抑制している。
特開２００１−１１１４０８号公報
しかしながら近年デジタル信号の高周波化は加速度的に進んでおり、差動伝送線路の電気的な不連続点の信号品質への影響は飛躍的に大きくなっている。すなわちデジタル信号の高周波化にともない、信号の立ち上がり／立ち下がり時間（Ｔｒｆ）は短くなる。すなわちより高次の高調波を使用するため、発生するノイズはより大きなものとなる。尚、本発明において信号の立ち上がり／立ち下がり時間（Ｔｒｆ）とは、信号の振幅が２０％から８０％または８０％から２０％まで変化するのに要する時間と定義する。
特開２００１−１１１４０８号に示された不連続点としての問題は，送端手段や終端手段の接続点のインピーダンスである。しかしながら、周波数が１ＧＨｚ以上に大きくなると、今まで無視できた点におけるインピーダンスの変化が信号品質に影響を与えることとなる。すなわち、送端手段や終端手段の接続点だけでなく、ＩＣを実装する接続用パッド、ＶＩＡ（ヴァイアホール）、コネクタのような場所に存在するインピーダンスが問題となる。特にプリント回路板の主配線に対するインピーダンスが、±１０％以上変動する点であれば、信号品質に影響を与えることなり、回路が誤動作をおこしてしまう可能性が増す。
通常高速信号伝送の波形品質を評価する際には、アイパターンを使用している。アイパターンとはデジタル伝送信号を、横軸を時間、縦軸を電圧として１ＵＩ（ユニットインターバル）ごとに重ねて表示したものである。そのアイパターンが、信号を伝送する系の六角形状、またはひし形状の規格値（マスクパターン）に対して電圧軸の規格および時間軸の規格を満たしているかどうかで判定する。すなわち信号が、マスクパターンに重ならない場合は良好な信号波形であり、マスクパターンと重なる場合は不良信号波形と判定される。尚、１ＵＩ（ユニットインターバル）とは、デジタル信号の信号周期であり０、１を切り替える最小時間幅のことである。
図１１を用いてアイパターンを使用した評価方法を詳述する。図１１（ａ）は一般的な差動伝送信号（１→０→１→０→１→０→ ）の波形を示している。この差動伝送信号のアイパターンを図１１（ｂ）に示す。１０はアイパターンであり、１１はアイパターン１０の良否を判定するマスクパターンである。尚、実際の差動伝送信号は、図１１（ａ）に示した、０と１が交互にくる信号とは限らない。すなわち図１１（ｃ）に示すように、（１→０→１→０→１→０→０→１→０→０→ ）のように、０もしくは１が連続している場合も多い。このような場合も図１１（ｂ）と同様に、１ＵＩ毎に波形を重ねて信号の良否を判定する。
図１１（ｄ）は、不連続点となる接続用パッド及びＶＩＡを有する差動伝送線路に、約２ＧＨｚのデジタル信号を伝送した際のアイパターンである。図１１の（ｄ）において信号波形はマスクパターンにかかっており、回路が誤動作を起こす可能性があることがわかる。
本発明は、前述の未解決の課題に鑑みてなされたものであり、差動伝送経路上のヴァイアホールやコネクタなどによる、インピーダンスの不連続点に起因する信号波形の品質の低下を抑制することのできるプリント回路板を提供することを目的とする。
本発明のプリント回路板は、プリント配線板に実装された第１および第２の半導体装置と、前記第１および前記第２の半導体装置の間で信号を伝送する差動伝送線路と、前記差動伝送線路に互いに離間して配設された少なくとも３個の不連続点とをし、互いに隣接する２つの不連続点間の信号伝送時間が以下の式で表わされる関係を満たしている。
Ｔｄ＝ｋＵＩ±０．５×Ｔｒｆ
ここで、Ｔｄ：信号伝送時間
ＵＩ：信号周期
Ｔｒｆ：信号の立ち上がり／立ち下がり時間
ｋ：正の整数
本発明は、差動伝送経路上のヴァイアホールやコネクタなどによる、インピーダンスの不連続点に起因した発生するノイズを、マスクパターンとのマージンの大きい信号波形の立ち上がり／立ち下がり時間に発生するように設定している。これにより回路の誤動作を防止することができる。
本発明は、信号波形とマスクパターンとのマージンは、信号波形の立ち上がり／立ち下がり時間では大きく、信号波形の電圧一定時間では小さくなることに着目している。すなわち差動伝送経路上の接続用パッドやヴァイアホールやコネクタなどによる、インピーダンスの不連続点に起因して発生するノイズが、信号波形の立ち上がり／立ち下がり時間に発生するように設定するものである。ノイズの発生時間を信号波形の立ち上がり／立ち下がり時間とすることで、許容されるノイズの大きさが格段に大きくなり、入力回路の誤動作を抑制する。
図１１（ｄ）に示した構成の場合、ノイズはアイパターンの平坦部、すなわち２．５Ｖもしくは０．０Ｖで発生している。しかしながらこのノイズの発生を、信号波形の立ち上がり／立ち下がり時間とすれば、マスクパターンと重ならないため、入力回路が誤動作を起こすこともない。
ノイズの発生を信号波形の立ち上がりの中間もしくは立ち下がりの中間とするためには、各不連続点間の信号伝送時間を１ＵＩの整数倍とすれば良い。またノイズの発生する時間を伝送信号がアイパターンの立ち上がり／立ち下がり部時間の範囲内にするためには、不連続点間の信号伝送時間を、ＵＩの整数倍±０．５×Ｔｒｆとすれば良い。
次に、本発明を実施するための最良の形態を図面に基づいて説明する。
図１は本発明の実施例１を示すプリント回路板の模式図である。プリント配線板１００には、第１の半導体装置のドライバ素子である差動ドライバ素子１０１と、第２の半導体装置のレシーバ素子である差動レシーバ素子１０２が実装されている。半導体チップである差動ドライバ素子１０１は、接続点（不連続点）であるパッド１０１ａを経由して、プリント配線板１００上の主差動配線１０３ａと接続している。主差動配線１０３ａは、ＶＩＡ（ヴァイアホール）等によるインピーダンス不連続点１０４ａを経由して、主差動配線１０３ｂと接続している。主差動配線１０３ｂはＶＩＡ等によるインピーダンス不連続点１０４ｂを経由して、主差動配線１０３ｃと接続している。主差動配線１０３ｃは、接続点（不連続点）であるパッド１０２ａを経由して、半導体チップである差動レシーバ素子１０２と接続している。
ここで、差動ドライバ素子１０１から出力されたデジタル信号の０、１を切り替える最小時間幅である信号周期（ｂｉｔ／ｓｅｃ）を１ＵＩとする。この時パッド１０１ａからインピーダンス不連続点１０４ａまでの遅延時間である信号伝送時間Ｔｄ１は、ＵＩの整数倍±０．５×Ｔｒｆとなっている。２つのインピーダンス不連続点１０４ａと１０４ｂとの間の信号伝送時間Ｔｄ２も、ＵＩの整数倍±０．５×Ｔｒｆとなっている。また、インピーダンス不連続点１０４ｂからパッド１０２ａまでの信号伝送時間Ｔｄ３も、ＵＩの整数倍±０．５×Ｔｒｆとなっている。
すなわち、以下の式で表わされる関係を満たすように、差動伝送線路を構成する主差動配線１０３ａ、１０３ｂ、１０３ｃのそれぞれの線路長、すなわち各インピーダンス不連続点１０４ａ、１０４ｂの位置が設定されている。
Ｔｄ１ ＝ｋ１ ＵＩ±０．５×Ｔｒｆ
Ｔｄ２ ＝ｋ２ ＵＩ±０．５×Ｔｒｆ
Ｔｄ３ ＝ｋ３ ＵＩ±０．５×Ｔｒｆ
かつ、Ｔｄａｌｌ＝（ｋ１＋ｋ２＋ｋ３）ＵＩ±０．５×Ｔｒｆ
ここで、ｋ１、ｋ２、ｋ３は正の整数である。また、立ち上がり／立ち下がり時間Ｔｒｆは、信号の振幅が２０％〜８０％または８０％〜２０％まで変化するのに要する時間である。また、波形の観測はパッド１０２ａの差動電圧を用いている。また、主差動配線１０３ａ、１０３ｂ、１０３ｃのインピーダンスはほぼ等しい値となっている。
上記の構成において、１５０ｍｍの差動伝送線路に２Ｇｂｉｔ／ｓｅｃの信号を伝送した際の、レシーバ素子の入力端子１０２ａにおける信号波形とアイパターンを測定した。図９にその結果を示す。図９（ａ）は時間経過にともなる信号波形であり、横軸は時間、縦軸は電圧である。図９（ｂ）は図９（ａ）の信号波形をアイパターンとして示したものである。図９（ｂ）から分かるように、伝送線路上の不連続点による反射ノイズは、信号が立ち上がり／立ち下がり時間に集中している。従って、信号の品質を規定するマスクパターンと照合したときに、重なることはなく良好な信号波形を保っていることがわかる。
また上記の構成においては、隣り合う不連続点の間隔を１ＵＩ以上としている。これは不連続点からの反射波は大きい場合でも、１ＵＩ以上の間隔があれば次の不連続点までにそのノイズ成分は収束することに着目している、すなわちノイズ成分が十分に収束しない状態で次の反射が起こると多重反射となり、ノイズが相乗的に大きくなる。そこで本実施例ではこの多重反射を抑制することができる。
図２は本発明の実施例２を示すプリント回路板の模式図である。第１の半導体装置の差動ドライバ素子２０１は、不連続点であるパッド２０１ａを経由して、プリント配線板２００上の主差動配線２０３ａと接続している。主差動配線２０３ａは不連続点であるＶＩＡ２０４ａを経由して、主差動配線２０３ｂと接続している。主差動配線２０３ｂは不連続点であるＶＩＡ２０４ｂを経由して、主差動配線２０３ｃと接続している。主差動配線２０３ｃは、不連続点であるパッド２０２ａを経由して第２の半導体装置の差動レシーバ素子２０２と接続している。
ここで実施例１と同様に、パッド２０１ａのＶＩＡ２０４ａまでの信号伝送時間Ｔｄ１を、ＵＩの整数倍±０．５×Ｔｒｆとしている。またＶＩＡ２０４ａからＶＩＡ２０４ｂまでの信号伝送時間Ｔｄ２も、ＵＩの整数倍±０．５×Ｔｒｆとしている。また、ＶＩＡ２０４ｂからパッド２０２ａまでの信号伝送時間Ｔｄ３も、ＵＩの整数倍±０．５×Ｔｒｆとしている。
図２に示したプリント回路板においても、実施例１と同様に良好な信号波形を保つ事ができた。
図３は本発明の実施例３を示すプリント回路板の模式図である。第１の半導体装置の差動ドライバ素子３０１は、不連続点であるパッド３０１ａを経由して、第１のプリント配線板３００ａ上の主差動配線３０３ａと接続している。主差動配線３０３ａは不連続点である基板間コネクタ３０７を経由して、第２のプリント配線板３００ｂ上の主差動配線３０３ｂと接続している。主差動配線３０３ｂは、不連続点であるパッド３０２ａを経由して、第２の半導体装置の差動レシーバ素子３０２と接続している。
ここで実施例１と同様に、パッド３０１ａから接続手段である基板間コネクタ３０７までの信号伝送時間Ｔｄ１を、ＵＩの整数倍±０．５×Ｔｒｆとしている。基板間コネクタ３０７からパッド３０２ａまでの信号伝送時間Ｔｄ２も、ＵＩの整数倍±０．５×Ｔｒｆとしている。尚、基板間コネクタは１つであったが、２つ以上のコネクタを経由してレシーバ素子へ伝送してもよい。
図３に示したプリント回路板においても、実施例１と同様に良好な信号波形を保つ事ができた。
図４は本発明の実施例４を示すプリント回路板の模式図である。第１の半導体装置の差動ドライバ素子４０１は、不連続点であるパッド４０１ａを経由して、第１のプリント配線板４００ａ上の主差動配線４０３ａと接続している。主差動配線４０３ａは不連続点であるＶＩＡ４０４ａを経由して、主差動配線４０３ｂと接続している。主差動配線４０３ｂは不連続点である基板間コネクタ４０７を経由して、第２のプリント配線板４００ｂ上の主差動配線４０３ｃと接続している。主差動配線４０３ｃは、不連続点であるパッド４０２ａを経由して第２の半導体装置の差動レシーバ素子４０２と接続している。
ここで実施例１と同様に、パッド４０１ａからＶＩＡ４０４ａまでの信号伝送時間Ｔｄ１を、ＵＩの整数倍±０．５×Ｔｒｆとしている。ＶＩＡ４０４ａから基板間コネクタ４０７までの信号伝送時間Ｔｄ２も、ＵＩの整数倍±０．５×Ｔｒｆとしている。また、基板間コネクタ４０７からパッド４０２ａまでの信号伝送時間Ｔｄ３も、ＵＩの整数倍±０．５×Ｔｒｆとしている。ここで、ＶＩＡは２つ以上でもよく、ＶＩＡを信号が通過する時間は０．５×Ｔｒｆ以内である。また、基板間コネクタは１つであったが、２つ以上のコネクタを経由してレシーバ子へ伝送してもよい。コネクタ単体の信号伝送時間は０．５×Ｔｒｆ以内であり、主配線上のコネクタ間、ＶＩＡ間、ＶＩＡ−コネクタ間の信号伝送時間は、ＵＩの整数倍±０．５×Ｔｒｆである。上記の信号伝送時間に対応する線路長を有する主差動配線４０３ａ、４０３ｂ、４０３ｃのインピーダンスはほぼ等しい値となっている。
図４に示したプリント回路板においても、実施例１と同様に良好な信号波形を保つ事ができた。
図５は本発明の実施例５を示すプリント回路板の模式図である。第１の半導体装置の差動ドライバ素子６０１は、不連続点であるパッド６０１ａを経由して、半導体パッケージ基板６０１ｃの配線（内部配線）６０１ｂに接続している。配線６０１ｂは半田ボール６０１ｄを経由して、プリント配線板６００上の副配線６０８ａと接続している。副配線６０８ａは不連続点であるインピーダンス不連続点６０４ａを経由して、主差動配線６０３ａと接続している。主差動配線６０３ａは不連続点であるインピーダンス不連続点６０４ｂを経由して、主差動配線６０３ｂと接続している。主差動配線６０３ｂは不連続点であるインピーダンス不連続点６０４ｃを経由して、主差動配線６０３ｃと接続している。主差動配線６０３ｃは不連続点であるインピーダンス不連続点６０４ｄを経由して副配線６０８ｂと接続している。副配線６０８ｂは、半田ボール６０２ｄを経由して半導体パッケージ基板６０２ｃ上の配線（内部配線）６０２ｂと接続している。配線６０２ｂは不連続点であるパッド６０２ａを経由して第２の半導体装置の差動レシーバ素子６０２と接続している。
ここでパッケージ内配線と副配線の経路であるパッド６０１ａからインピーダンス不連続点６０４ａまでの信号伝送時間Ｔｄ４を、１ＵＩ±０．５×Ｔｒｆとしている。インピーダンス不連続点６０４ａからインピーダンス不連続点６０４ｂまでの信号伝送時間Ｔｄ１は、ＵＩの整数倍±０．５×Ｔｒｆとしている。なお、信号伝送時間Ｔｄ４は、ＵＩの整数倍±０．５×Ｔｒｆでもよい。インピーダンス不連続点６０４ｂからインピーダンス不連続点６０４ｃまでの信号伝送時間Ｔｄ２は、ＵＩの整数倍±０．５×Ｔｒｆとしている。インピーダンス不連続点６０４ｃからインピーダンス不連続点６０４ｄまでの信号伝送時間Ｔｄ３は、ＵＩの整数倍±０．５×Ｔｒｆとしている。パッケージ内配線と副配線の経路であるインピーダンス不連続点６０４ｄからパッド６０２ａまでの信号伝送時間Ｔｄ５は、１ＵＩ±０．５×Ｔｒｆとしている。なお、信号伝送時間Ｔｄ５は、ＵＩの整数倍±０．５×Ｔｒｆでもよい。
すなわち、各信号伝送時間Ｔｄ１、Ｔｄ２、Ｔｄ３が以下の関係を満たすように各インピーダンス不連続点６０４ａ、６０４ｂが配設される。さらに、パッケージ内の配線６０１ｂ、６０２ｂと副配線６０８ａ、６０８ｂにおける信号伝送時間Ｔｄ４、Ｔｄ５が以下の関係を満たすように、それぞれの各線路長が設定される。
Ｔｄ１ ＝ｋ１ ＵＩ±０．５×Ｔｒｆ
Ｔｄ２ ＝ｋ２ ＵＩ±０．５×Ｔｒｆ
Ｔｄ３ ＝ｋ３ ＵＩ±０．５×Ｔｒｆ
Ｔｄ４ ＝ｋ４ ＵＩ±０．５×Ｔｒｆ
Ｔｄ５ ＝ｋ５ ＵＩ±０．５×Ｔｒｆ
かつ、Ｔｄａｌｌ＝（ｋ１＋ｋ２＋ｋ３＋ｋ４＋ｋ５）ＵＩ±０．５×Ｔｒｆ
ここで、ｋ１、ｋ２、ｋ３、ｋ４、ｋ５は正の整数である。
主差動配線６０３ａ、６０３ｂ、６０３ｃのインピーダンスはほぼ等しい値となっている。副配線６０８ａおよびパッケージ内の配線６０１ｂのインピーダンスはほぼ等しく、変動は±１０％に満たない。また、副配線６０８ｂおよびパッケージ内の配線６０２ｂのインピーダンスもほぼ等しく、変動は±１０％に満たない。
上記の構成において、１５０ｍｍの差動伝送線路に２Ｇｂｉｔ／ｓｅｃの信号を伝送した際の、レシーバ素子の入力端子６０２ａにおける信号波形とアイパターンを測定した。図１０は測定した波形の信号波形をアイパターンとして示したものである。図１０から分かるように、伝送線路上の不連続点による反射ノイズは、信号が立ち上がり／立ち下がり時間に集中している。従って、信号の品質を規定するマスクパターンと照合したときに、重なることはなく良好な信号波形を保っていることがわかる。
また上記の構成においては、隣り合う不連続点の間隔を１ＵＩ以上としている。これは不連続点からの反射波は大きい場合でも、１ＵＩ以上の間隔があれば次の不連続点までにそのノイズ成分は収束することに着目している、すなわちノイズ成分が十分に収束しない状態で次の反射が起こると多重反射となり、ノイズが相乗的に大きくなる。そこで本実施例ではこの多重反射を抑制することができる。
図６は本発明の実施例６を示すプリント回路板の模式図である。第１の半導体装置の差動ドライバ素子７０１は、不連続点であるパッド７０１ａを経由して、半導体パッケージ基板７０１ｃ上の配線（内部配線）７０１ｂに接続している。配線７０１ｂは半田ボール７０１ｄを経由して、プリント配線板７００上の副配線７０８ａと接続している。副配線７０８ａは不連続点であるインピーダンス不連続点７０４ａを経由して、主差動配線７０３ａと接続している。主差動配線７０３ａは不連続点であるＶＩＡ７０５ａを経由して、主差動配線７０３ｂと接続している。主差動配線７０３ｂは不連続点であるＶＩＡ７０５ｂを経由して、主差動配線７０３ｃと接続している。主差動配線７０３ｃは不連続点であるインピーダンス不連続点７０４ｂを経由して、副配線７０８ｂと接続している。副配線７０８ｂは、半田ボール７０２ｄを経由して半導体パッケージ基板７０２ｃ上の配線（内部配線）７０２ｂと接続している。配線７０２ｂは不連続点であるパッド７０２ａを経由して第２の半導体装置の差動レシーバ素子７０２と接続している。
ここで実施例５と同様に、パッケージ内配線と副配線の経路であるパッド７０１ａからインピーダンス不連続点７０４ａまでの信号伝送時間Ｔｄ４を、１ＵＩ±０．５×Ｔｒｆとしている。なお、信号伝送時間Ｔｄ４は、ＵＩの整数倍±０．５×Ｔｒｆでもよい。インピーダンス不連続点７０４ａからＶＩＡ７０５ａまでの信号伝送時間Ｔｄ１は、ＵＩの整数倍±０．５×Ｔｒｆとしている。ＶＩＡ７０５ａからＶＩＡ７０５ｂまでの信号伝送時間Ｔｄ２は、ＵＩの整数倍±０．５×Ｔｒｆとしている。ＶＩＡ７０５ｂからインピーダンス不連続点７０４ｂまでの信号伝送時間Ｔｄ３は、ＵＩの整数倍±０．５×Ｔｒｆとしている。副配線とパッケージ内配線の経路であるインピーダンス不連続点７０４ｂからパッド７０２ａまでの信号伝送時間Ｔｄ５は、１ＵＩ±０．５×Ｔｒｆである。波形の観測はパッド７０２ａの差動電圧を用いている。なお、信号伝送時間Ｔｄ５は、ＵＩの整数倍±０．５×Ｔｒｆでもよい。
図６に示したプリント回路板においても、実施例５と同様に良好な信号波形を保つ事ができた。
図７は本発明の実施例７を示すプリント回路板の模式図である。第１の半導体装置の差動ドライバ素子８０１は、不連続点であるパッド８０１ａを経由して、半導体パッケージ基板８０１ｃ上の配線（内部配線）８０１ｂに接続している。配線８０１ｂは半田ボール８０１ｄを経由して、第１のプリント配線板８００ａ上の副配線８０８ａと接続している。副配線８０８ａは不連続点であるインピーダンス不連続点８０４ａを経由して、主差動配線８０３ａと接続している。主差動配線８０３ａは不連続点である基板間コネクタ８０７を経由して、第２のプリント配線板８００ｂ上の主差動配線８０３ｂと接続している。主差動配線８０３ｂは不連続点であるインピーダンス不連続点８０４ｂを経由して、副配線８０８ｂと接続している。副配線８０８ｂは、半田ボール８０２ｄを経由して、半導体パッケージ基板８０２ｃ上の配線（内部配線）８０２ｂと接続している。配線８０２ｂは不連続点であるパッド８０２ａを経由して第２の半導体装置の差動レシーバ素子８０２と接続している。
ここで実施例５と同様に、パッケージ内配線と副配線の経路であるパッド８０１ａからインピーダンス不連続点８０４ａまでの信号伝送時間Ｔｄ３は１ＵＩ±０．５×Ｔｒｆとしている。なお、信号伝送時間Ｔｄ３はＵＩの整数倍±０．５×Ｔｒｆでもよい。インピーダンス不連続点８０４ａから基板間コネクタ８０７までの信号伝送時間Ｔｄ１は、ＵＩの整数倍±０．５×Ｔｒｆとしている。基板間コネクタ８０７からインピーダンス不連続点８０４ｂまでの信号伝送時間Ｔｄ２は、ＵＩの整数倍±０．５×Ｔｒｆとしている。副配線とパッケージ内配線の経路であるインピーダンス不連続点８０４ｂからパッド８０２ａまでの信号伝送時間Ｔｄ４は、１ＵＩ±０．５×Ｔｒｆとしている。なお、信号伝送時間Ｔｄ４は、ＵＩの±０．５×Ｔｒｆでもよい。
図７に示したプリント回路板においても、実施例５と同様に良好な信号波形を保つ事ができた。
図８は本発明の実施例８を示すプリント回路板の模式図である。第１の半導体装置の差動ドライバ素子９０１は、不連続点であるパッド９０１ａを経由して、半導体パッケージ基板９０１ｃ上の内部配線である配線９０１ｂに接続している。配線９０１ｂは半田ボール９０１ｄを経由して、第１のプリント配線板９００ａ上の副配線９０８ａと接続している。副配線９０８ａは不連続点であるインピーダンス不連続点９０４ａを経由して、主差動配線９０３ａと接続している。主差動配線９０３ａは不連続点であるＶＩＡ９０５ａを経由して、主差動配線９０３ｂと接続している。主差動配線９０３ｂは不連続点である基板間コネクタ９０７を経由して、第２のプリント配線板９００ｂ上の主差動配線９０３ｃと接続している。主差動配線９０３ｃは不連続点であるインピーダンス不連続点９０４ｂを経由して、副配線９０８ｂと接続している。副配線９０８ｂは、半田ボール９０２ｄを経由して半導体パッケージ基板９０２ｃ上の内部配線である配線９０２ｂと接続している。配線９０２ｂは不連続点であるパッド９０２ａを経由して第２の半導体装置の差動レシーバ素子９０２と接続している。
ここで実施例５と同様に、パッケージ内配線と副配線の経路であるパッド９０１ａからインピーダンス不連続点９０４ａまでの信号伝送時間Ｔｄ４は、１ＵＩ±０．５×Ｔｒｆとしている。なお、信号伝送時間Ｔｄ４は、ＵＩの整数倍±０．５×Ｔｒｆでもよい。インピーダンス不連続点９０４ａからＶＩＡ９０５ａまでの信号伝送時間Ｔｄ１は、ＵＩの整数倍±０．５×Ｔｒｆとしている。ＶＩＡ９０５ａから基板間コネクタ９０７までの信号伝送時間Ｔｄ２は、ＵＩの整数倍±０．５×Ｔｒｆとしている。基板間コネクタ９０７からインピーダンス不連続点９０４ｂまでの信号伝送時間Ｔｄ３は、ＵＩの整数倍±０．５×Ｔｒｆとしている。副配線とパッケージ内配線の経路であるインピーダンス不連続点９０４ｂからパッド９０２ａまでの信号伝送時間Ｔｄ５は、１ＵＩ±０．５×Ｔｒｆとしている。なお、信号伝送時間Ｔｄ５は、ＵＩの整数倍±０．５×Ｔｒｆでもよい。波形の観測はパッド９０２ａの差動電圧を用いている。
図８に示したプリント回路板においても、実施例５と同様に良好な信号波形を保つ事ができた。
実施例１を示すもので、（ａ）はその平面図、（ｂ）は断面図である。 実施例２を示すもので、（ａ）はその平面図、（ｂ）は断面図である。 実施例３を示す断面図である。 実施例４を示す断面図である。 実施例５を示すもので、（ａ）はその平面図、（ｂ）は断面図である。 実施例６を示すもので、（ａ）はその平面図、（ｂ）は断面図である。 実施例７を示す断面図である。 実施例８を示す断面図である。 実施例１の信号波形とアイパターンを説明するグラフである。 実施例６のアイパターンを説明するグラフである。 従来技術を説明する図である。
符号の説明
１００、２００、３００ａ、３００ｂ プリント配線板
１０１、２０１、３０１ 差動ドライバ素子
１０２、２０２、３０２ 差動レシーバ素子（半導体チップ）
１０３ａ〜１０３ｃ、２０３ａ〜２０３ｃ、３０３ａ、３０３ｂ 主差動配線
１０４ａ、１０４ｂ インピーダンス不連続点
２０４ａ、２０４ｂ ＶＩＡ
３０７ 基板間コネクタ

Claims (6)

  1. プリント配線板に実装された第１および第２の半導体装置と、前記第１および前記第２の半導体装置の間で信号を伝送する差動伝送線路と、前記差動伝送線路に互いに離間して配設された少なくとも３個の不連続点とを有するプリント回路板において、
    前記少なくとも３個の不連続点のうち、互いに隣接する２つの不連続点間の信号伝送時間は、すべて以下の式で表わされる関係を満たしていること特徴とするプリント回路板。
    Ｔｄ＝ｋＵＩ±０．５×Ｔｒｆ
    ここで、Ｔｄ：信号伝送時間
    ＵＩ：信号周期
    Ｔｒｆ：信号の立ち上がり／立ち下がり時間
    ｋ：正の整数
  2. 前記少なくとも３個の不連続点のうちの２個は、それぞれ前記第１および前記第２の半導体装置と前記差動伝送線路との接続点であることを特徴とする請求項１記載のプリント回路板。
  3. 前記不連続点の少なくとも１つは、ヴァイアホールであることを特徴とする請求項２記載のプリント回路板。
  4. 前記不連続点の少なくとも１つは、コネクタであることを特徴とする請求項２または３記載のプリント回路板。
  5. 前記差動伝送線路は、前記第１の半導体装置内の内部配線と、前記第１の半導体装置に接続された副差動配線と、前記プリント配線板上の主差動配線とを有しており、記不連続点の少なくとも２つは、前記内部配線と半導体素子との接続店であることを特徴とする請求項１乃至４のいずれか１つに記載のプリント回路板。
  6. 前記差動線路上の最も離間した２つの不連続点間の信号伝送時間（Ｔｄａｌｌ）が、以下の式で表される関係を満たすことを特徴とする請求項１ないし５いずれか１項記載のプリント回路板。
    Ｔｄａ１１＝ｎＵＩ±０．５×Ｔｒｆ
    ここで、 ＵＩ：信号周期
    Ｔｒｆ：信号の立ち上がり／立ち下がり時間
    ｎ：正の整数
JP2006272766A 2005-10-12 2006-10-04 プリント回路板 Expired - Fee Related JP4819639B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006272766A JP4819639B2 (ja) 2005-10-12 2006-10-04 プリント回路板
US11/548,431 US7595546B2 (en) 2005-10-12 2006-10-11 Printed circuit board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005297408 2005-10-12
JP2005297408 2005-10-12
JP2006272766A JP4819639B2 (ja) 2005-10-12 2006-10-04 プリント回路板

Publications (2)

Publication Number Publication Date
JP2007134685A true JP2007134685A (ja) 2007-05-31
JP4819639B2 JP4819639B2 (ja) 2011-11-24

Family

ID=38156048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006272766A Expired - Fee Related JP4819639B2 (ja) 2005-10-12 2006-10-04 プリント回路板

Country Status (2)

Country Link
US (1) US7595546B2 (ja)
JP (1) JP4819639B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090202079A1 (en) * 2008-02-11 2009-08-13 Nokia Corporation Method, apparatus and computer program product for providing mobile broadcast service protection
JP5610970B2 (ja) 2010-10-19 2014-10-22 キヤノン株式会社 プリント回路板
JP6238567B2 (ja) 2012-08-01 2017-11-29 キヤノン株式会社 放電回路、電源装置及び画像形成装置
US9356525B2 (en) 2012-08-31 2016-05-31 Canon Kabushiki Kaisha Power supply device and image forming apparatus
JP5758548B2 (ja) * 2012-09-07 2015-08-05 株式会社フジクラ 配線基板
JP6399761B2 (ja) 2014-02-07 2018-10-03 キヤノン株式会社 電源装置及び画像形成装置
JP6818534B2 (ja) 2016-12-13 2021-01-20 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
US10716211B2 (en) 2018-02-08 2020-07-14 Canon Kabushiki Kaisha Printed circuit board, printed wiring board, electronic device, and camera
JP6942679B2 (ja) 2018-09-21 2021-09-29 キヤノン株式会社 伝送回路、電子機器、及び撮像装置
US11019719B2 (en) 2019-08-06 2021-05-25 Canon Kabushiki Kaisha Printed circuit board, printed wiring board, and electronic device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176917A (ja) * 1993-12-17 1995-07-14 Hitachi Ltd 高周波信号伝送線路
JP2001111408A (ja) * 1999-10-08 2001-04-20 Hitachi Ltd 高速信号伝送配線実装構造
JP2003131758A (ja) * 2001-08-24 2003-05-09 Samsung Electronics Co Ltd システムボード
JP2004281960A (ja) * 2003-03-19 2004-10-07 Renesas Technology Corp 符号間干渉抑制抵抗を用いた超高速インタフェース
JP2004287738A (ja) * 2003-03-20 2004-10-14 Mitsubishi Electric Corp 伝送波形解析装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4831497A (en) * 1986-09-11 1989-05-16 General Electric Company Reduction of cross talk in interconnecting conductors
JP2882266B2 (ja) * 1993-12-28 1999-04-12 株式会社日立製作所 信号伝送装置及び回路ブロック
JP2001134355A (ja) * 1999-11-02 2001-05-18 Nec Corp 信号伝送システム
JP4462758B2 (ja) * 2000-12-27 2010-05-12 京セラ株式会社 高周波用配線基板
US7372144B2 (en) * 2003-03-05 2008-05-13 Banpil Photonics, Inc. High speed electronics interconnect and method of manufacture
JP3896112B2 (ja) * 2003-12-25 2007-03-22 エルピーダメモリ株式会社 半導体集積回路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176917A (ja) * 1993-12-17 1995-07-14 Hitachi Ltd 高周波信号伝送線路
JP2001111408A (ja) * 1999-10-08 2001-04-20 Hitachi Ltd 高速信号伝送配線実装構造
JP2003131758A (ja) * 2001-08-24 2003-05-09 Samsung Electronics Co Ltd システムボード
JP2004281960A (ja) * 2003-03-19 2004-10-07 Renesas Technology Corp 符号間干渉抑制抵抗を用いた超高速インタフェース
JP2004287738A (ja) * 2003-03-20 2004-10-14 Mitsubishi Electric Corp 伝送波形解析装置

Also Published As

Publication number Publication date
US7595546B2 (en) 2009-09-29
US20070195473A1 (en) 2007-08-23
JP4819639B2 (ja) 2011-11-24

Similar Documents

Publication Publication Date Title
JP4819639B2 (ja) プリント回路板
KR100340285B1 (ko) 복수의 인쇄회로기판이 상호 직렬 접속된 메모리 모듈
US9244230B2 (en) Optical transmitter and interconnecting circuit board
JP4825390B2 (ja) 高速コネクタと回路基板との間の相互接続
JP2005328032A (ja) 半導体装置およびプリント回路板
JP2006254303A (ja) 信号伝送回路、ｉｃパッケージ、実装基板及びｉｃチップ
KR100913711B1 (ko) 인쇄 회로 보드
US7282649B2 (en) Printed circuit board
US20150282299A1 (en) Thin profile metal trace to suppress skin effect and extend package interconnect bandwidth
CN111818724A (zh) 一种用于静电防护器件布线的pcb板结构及信号测试设备
US20110157852A1 (en) Semiconductor device and circuit board
US9767859B2 (en) Printed circuit board and printed wiring board
US10685942B2 (en) Reflection-canceling package trace design
US7495522B2 (en) Signal tranmission line having contact portion
US20200076510A1 (en) Method and apparatus for designing matching network for eam for eml tosa
US7269028B2 (en) Trace-pad interface for improved signal quality
JP3597830B2 (ja) 電子回路装置、電子デバイスパッケージおよび伝送線路の終端方法
TW202007108A (zh) 改善眼圖特性的裝置
US20230223389A1 (en) Optoelectronic Apparatus and Optoelectronic Integration Method
Rossi et al. BGA Package for DDR3 Interface–4 vs 6 Layers Design Strategy and Electrical Performance Comparison
CN114297113B (zh) 信号传输的通道结构
JP2008252374A (ja) 回路基板
JP3166721B2 (ja) 積層型半導体装置のスタック構造
CA2218575C (en) Trace-pad interface for improved signal quality
CN108429047B (zh) 一种信号传输装置以及应用于其的信号兼容设计方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091002

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110901

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4819639

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees