JP2007134512A

JP2007134512A - 記憶装置の初期化方法

Info

Publication number: JP2007134512A
Application number: JP2005326380A
Authority: JP
Inventors: Tsunenori Shiimoto; 恒則椎本; Nobumichi Okazaki; 信道岡崎; Hironobu Mori; 寛伸森; Tomohito Tsushima; 朋人対馬
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2005-11-10
Filing date: 2005-11-10
Publication date: 2007-05-31
Anticipated expiration: 2025-11-10
Also published as: JP4742824B2

Abstract

【課題】情報の記録（書き込み、消去）後の抵抗値を安定にし、書き込みエラーや消去エラーの発生を防ぐことができる、記憶装置の初期化方法を提供する。
【解決手段】２つの電極の間に、異なる極性の電圧を印加することにより、抵抗値が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、この可変抵抗素子から成るメモリセルを複数有する記憶装置に対して、メモリセルに初めて情報を記録する前に、可変抵抗素子に、異なる極性の電圧パルスＰＷ，ＰＥを交互に複数回印加することにより、初期化を行う。
【選択図】図３

Description

本発明は、不揮発性の可変抵抗素子によりメモリセルを構成した記憶装置に対して、初期化を行う方法に係わる。

従来の記憶装置、特にフラッシュメモリを用いた記憶装置は、記憶データを保持するための電力が不要であることから、近年、盛んに用いられるようになっている。
特に、携帯電話装置を含む、携帯用の端末装置には、メモリとしてフラッシュメモリが多く用いられている。

このようなフラッシュメモリを用いた記憶装置においては、データの書き込み動作の速度が遅いという問題がある（例えば、非特許文献１参照。）。

日経エレクトロニクス，２００２．１１．１８号，ｐ．１３０

ところで、本出願人は、先に、上述したフラッシュメモリよりも優れた特性を持ちうる、不揮発性の可変抵抗素子を提案している。
この可変抵抗素子の膜構成は、例えば、図４の断面図に示すように、２つの電極１０１，１０２の間に導体膜１０３と絶縁体膜１０４を持つ膜構成になっている。導体膜１０３から絶縁体膜１０４に向かって電流Ｉが流れるように電圧をかけると、可変抵抗素子１０５が低抵抗に変化してデータが書き込まれ、絶縁体膜１０４から導体膜１０３に向かって電流が流れるように電圧をかけると、可変抵抗素子１０５が高抵抗に変化してデータが消去される。

この構成の可変抵抗素子１０５は、フラッシュメモリ等と比較して、単純な構造でメモリセルを構成することができるため、素子のサイズ依存性がなく、大きい信号を得ることができるため、スケーリングに強いという特長を有する。
また、抵抗変化によるデータ書き込み速度を例えば５ナノ秒程度と速くすることができ、また低電圧（例えば１Ｖ程度）かつ低電流（例えば２０μＡ程度）で動作させることができるという利点を有する。

この可変抵抗素子１０５では、絶縁体膜や導体膜の構成や製法によっては、データの書き換えの際に、書き込み後の抵抗値と消去後の抵抗値が変動することがある。
このように抵抗値が変動すると、データの読み出しを安定して行うことが難しくなり、また、データの書き換えを繰り返したときに書き込みエラーや消去エラーを発生する場合もある。

上述した問題の解決のために、本発明においては、情報の記録（書き込み、消去）後の抵抗値を安定にし、書き込みエラーや消去エラーの発生を防ぐことができる、記憶装置の初期化方法を提供するものである。

本発明の記憶装置の初期化方法は、２つの電極の間に、異なる極性の電圧を印加することにより、抵抗値が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、この可変抵抗素子から成るメモリセルを複数有する記憶装置に対して、メモリセルに初めて情報を記録する前に初期化を行う際に、可変抵抗素子に異なる極性の電圧パルスを交互に複数回印加するものである。

上述の本発明の記憶装置の初期化方法によれば、可変抵抗素子に、異なる極性の電圧パルスを交互に複数回印加することにより、可変抵抗素子の内部に伝導路を安定して形成する等の作用により、可変抵抗素子の高抵抗状態の抵抗値及び低抵抗状態の抵抗値を安定化させていくことができ、最終的に高抵抗状態の抵抗値及び低抵抗状態の抵抗値の変動が非常に小さい安定した状態へ遷移させることができる。
これにより、初期化を行った後には、メモリセルの可変抵抗素子に対して、書き込みエラーや消去エラーがなく、安定にデータの書き込み・消去を行うことが可能になる。

上述の本発明によれば、メモリセルの可変抵抗素子に対して、書き込みエラーや消去エラーがなく、安定にデータの書き込み・消去を行うことが可能になるため、安定して動作する記憶装置を実現することができる。

本発明に係る可変抵抗素子の一形態の概略断面図を、図１に示す。
この可変抵抗素子５は、２つの電極１，２の間に導体膜３と絶縁体膜４を持つ膜構成になっている。即ち、図４に示した可変抵抗素子１０５と同様の膜構成である。

導体膜３の材料としては、例えば、Ｃｕ，Ａｇ，Ｚｎから選ばれる１つ以上の金属元素を含有する金属膜、合金膜（例えばＣｕＴｅ合金膜）、金属化合物膜等が挙げられる。
また、絶縁体膜４の材料としては、例えば、アモルファスＧｄ_２Ｏ_３や、ＳｉＯ_２等の絶縁体が挙げられる。

このような材料を用いた場合、導体膜３に含まれるＣｕ，Ａｇ，Ｚｎが、イオン化して陰極側に引き寄せられる性質を有する。なお、同様にイオン化しやすい性質を有する、Ｃｕ，Ａｇ，Ｚｎ以外の金属元素を用いてもよい。
従って、電極１，２間に、絶縁体膜４側の電極２が低電位になるように電圧を加えると、金属元素のイオンが電極２に引き寄せられて、絶縁体膜４内に入っていく。そして、イオンが電極２まで到達すると、上下の電極１，２間が導通して抵抗値が下がることになる。このようにして、可変抵抗素子５へのデータ（情報）の書き込みが行われる。
一方、電極１，２間に、導体膜３側の電極１が低電位になるように電圧を加えると、金属元素がイオン化して電極１に引き寄せられて、絶縁体膜４から抜けていくため、上下の電極１，２間の絶縁性が増して、抵抗値が上がることになる。このようにして、可変抵抗素子５に対してデータ（情報）の消去が行われる。

上述した変化を繰り返すことにより、可変抵抗素子５の抵抗値を、高抵抗状態と低抵抗状態との間で可逆的に変化させることができる。
実際には、絶縁体膜４中の金属元素のイオンの量によって、絶縁体膜４の抵抗値が変化しているので、絶縁体膜４を情報が記憶・保持される記憶層とみなすことができる。

可変抵抗素子５の具体的な膜構成としては、例えば、導体膜３としてＣｕＴｅ膜を膜厚２０ｎｍで形成し、その上に絶縁体膜４としてアモルファスＧｄ_２Ｏ_３膜を膜厚５ｎｍで形成する。

この可変抵抗素子５を用いてメモリセルを構成し、メモリセルを多数設けることにより、メモリ（記憶装置）を構成することができる。

ところで、導体膜３又は絶縁体膜４の構成や材料を変えた可変抵抗素子５の３つの形態について、それぞれの可変抵抗素子５に対して、書き込み及び消去を繰り返す、即ち書き換えを繰り返した場合の特性を、図２Ａ〜図２Ｃに示す。各図において、横軸を書き換え回数、縦軸を抵抗値として、書き込み後の抵抗値（書き込み抵抗）ＲＷ及び消去後の抵抗値（消去抵抗）ＲＥをそれぞれプロットしている。

図２Ａに示す形態では、書き換え回数４０回程度までは、書き込み後の抵抗値ＲＷが徐々に低下し、消去後の抵抗値ＲＥが不安定な推移を示している。
一方、書き換え回数４０回以後は、書き込み後の抵抗値ＲＷ及び消去後の抵抗値ＲＥが、共にエラーもなく安定に推移している。

図２Ｂに示す形態では、書き換え回数１００回程度までは、書き込み後の抵抗値ＲＷが徐々に低下し、消去後の抵抗値ＲＥが不安定な推移を示している。また、書き込みエラーが発生している。
一方、書き換え回数１００回以後は、書き込み後の抵抗値ＲＷ及び消去後の抵抗値ＲＥが、共にエラーもなく安定に推移している。

図２Ｃに示す形態では、書き換え回数１００回以前では、書き込みエラー、消去エラーが共に発生している。特に、書き込みは成功しておらず、書き込み後の抵抗値ＲＷが高抵抗状態のままとなっている。
一方、書き換え回数１００回以後は、書き込み後の抵抗値ＲＷ及び消去後の抵抗値ＲＥが、共にエラーもなく安定に推移している。

これらの形態に示したように抵抗値が推移するメカニズムは、次のように考えられる。
書き換え回数の少ない初期においては、金属元素のイオンのコンダクションパス（伝導路）の形成の再現性が少なく不安定であると推測される。
これに対して、何回かの書き換えを繰り返すことによって、金属元素のイオンのコンダクションパスが再現性良く安定に形成されるようになると推測される。

従って、可変抵抗素子５に対して、複数回の書き換えを行うことにより、金属元素のイオンのコンダクションパスを再現性良く安定に形成することができると考えられる。
そこで、初回のデータの書き込みに先立ち、初期化過程として、このように書き換えを複数回行うようにすれば、可変抵抗素子５を安定化させることができる。

続いて、本発明の一実施の形態として、図１に示した可変抵抗素子５を用いてメモリセルを構成した記憶装置（メモリ）に対して、初期化を行う方法を説明する。
本実施の形態の初期化パルス波形を図３に示す。
本実施の形態では、図３に示すように、異なる極性の電圧パルス（書き込みパルスＰＷと消去パルスＰＥ）を交互に印加する書き込みと消去を交互に複数回繰り返す。繰返し回数は、通常、例えば１０回から１０００回程度である。
図３では、書き込み電圧及び消去電圧と、書き込みパルス幅ＴＷ及び消去パルス幅ＴＥを、いずれもほぼ同一とした電圧パルスＰＷ，ＰＥを複数回繰り返している。
なお、初期化の際の電圧パルスを、通常のデータの書き込みや消去の際のパルス電圧に対して、同じ電圧や同じパルス幅としてもよいし、異なる電圧や異なるパルス幅としてもよい。

この初期化パルスを印加する、初期化過程は、初回のデータの書き込みに先立って、１回行えばよい。
また、記憶装置の工場出荷時に行っても良いし、出荷後にユーザーが行っても良い。

異なる極性の電圧パルスを交互に印加する回数は、可変抵抗素子５の絶縁体膜４や導体膜３の構成や製法によって異なる。
ちなみに、図２Ａに示した形態では４０回以上に、図２Ｂに示した形態及び図２Ｃに示した形態では１００回以上に、それぞれ電圧パルスの回数を設定することが望ましい。

上述の本実施の形態によれば、異なる極性の電圧パルスＰＷ，ＰＥを交互に印加することによって、書き込みと消去を交互に複数回繰り返すことにより、金属元素のイオンのコンダクションパスが再現性よく安定に形成されるようになる。
これにより、書き込み後の抵抗値ＲＷと消去後の抵抗値ＲＥを安定にし、書き込みエラーや消去エラーの発生を防ぐことができる。

上述の実施の形態では、書き込み電圧及び消去電圧と、書き込みパルス幅及び消去パルス幅を、いずれもほぼ同一とした電圧パルスＰＷ，ＰＥを複数回繰り返して初期化を行ったが、電圧パルスの電圧（振幅）やパルス幅（時間）を、ほぼ一定ではなく、変化させることも可能である。また、書き込み側の一方の極性と消去側の他方の極性とで、電圧やパルス幅を異ならせることも可能である。

さらに、本発明において、可変抵抗素子は、図１に示した可変抵抗素子５の構成に限定されるものではなく、その他の構成も可能である。

例えば、（１）図１とは積層順序を逆にして、絶縁体膜の上に導体膜を積層した構成、（２）導体膜が電極を兼ねる構成、（３）導体膜を設ける代わりに、導体膜に用いられる金属元素を絶縁体膜に含有させた構成等が考えられる。

また、可変抵抗素子としては、イオン化しやすい金属元素と絶縁体膜とを有する可変抵抗素子以外にも、様々な構成がある。
その他の構成の可変抵抗素子であっても、本発明を適用することが可能である。
特に、書き換え回数を増やしていくことによって、例えば伝導路が安定して形成される等のメカニズムで、書き換え（書き込み、消去）後の抵抗値が安定化していく可変抵抗素子であれば、前述した実施の形態と同様に、書き換え後の抵抗値を安定化させて、エラーの発生を防ぐ効果を得ることができる。

本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。

本発明に係る可変抵抗素子の一形態の膜構成を示す断面図である。Ａ〜Ｃ可変抵抗素子の３つの形態における書き換え回数と抵抗値との関係を示す図である。初期化の際に印加する電圧パルスの波形を示す図である。可変抵抗素子の膜構成を示す断面図である。

符号の説明

１，２電極、３導体膜、４絶縁体膜、５可変抵抗素子

Claims

２つの電極の間に、異なる極性の電圧を印加することにより、抵抗値が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、
前記可変抵抗素子から成るメモリセルを複数有する記憶装置に対して、
前記メモリセルに初めて情報を記録する前に、初期化を行う方法であって、
前記可変抵抗素子に、異なる極性の電圧パルスを交互に複数回印加する
ことを特徴とする記憶装置の初期化方法。
電圧パルスの振幅及び時間をほぼ一定にして、前記異なる極性の電圧パルスを印加することを特徴とする請求項１に記載の記憶装置の初期化方法。
前記可変抵抗素子が、前記２つの電極の間に、絶縁体から成る記憶層を有し、前記記憶層に接する層内に、或いは、前記記憶層内に、イオン化が容易な金属元素が含有されている構成であることを特徴とする請求項１に記載の記憶装置の初期化方法。
前記金属元素が、Ｃｕ，Ａｇ，Ｚｎから選ばれる１つ以上の元素であることを特徴とする請求項３に記載の記憶装置の初期化方法。