JP2007103553A - ハイブリッド集積回路装置とその製造方法 - Google Patents

ハイブリッド集積回路装置とその製造方法 Download PDF

Info

Publication number
JP2007103553A
JP2007103553A JP2005289700A JP2005289700A JP2007103553A JP 2007103553 A JP2007103553 A JP 2007103553A JP 2005289700 A JP2005289700 A JP 2005289700A JP 2005289700 A JP2005289700 A JP 2005289700A JP 2007103553 A JP2007103553 A JP 2007103553A
Authority
JP
Japan
Prior art keywords
rod
insulating substrate
integrated circuit
leg
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005289700A
Other languages
English (en)
Other versions
JP4676855B2 (ja
Inventor
Seitarou Mizuhara
精田郎 水原
Naoya Tanaka
直也 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005289700A priority Critical patent/JP4676855B2/ja
Priority to CN200680034385A priority patent/CN100576534C/zh
Priority to KR1020087007281A priority patent/KR101001816B1/ko
Priority to US12/083,039 priority patent/US7733668B2/en
Priority to PCT/JP2006/319672 priority patent/WO2007040193A1/ja
Publication of JP2007103553A publication Critical patent/JP2007103553A/ja
Application granted granted Critical
Publication of JP4676855B2 publication Critical patent/JP4676855B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】上下両面のうちいずれか一方又は両方に電子部品３をマウントした絶縁基板１と，この絶縁基板の下面における左右両側に配設した一対の絶縁体製の棒状脚体２とから成るハイブリッド集積回路装置において，前記棒状脚体の絶縁基板に対する固着強度を向上するとともに，この棒状脚体の側面に設けられる端子電極６の前記絶縁基板に対する電気接続の確実性を向上する。
【解決手段】前記端子電極６を，前記棒状脚体における左右両面に設けて，この左右両側における端子電極を，前記絶縁基板１の下面に形成されている前記電子部品接続用配線パターン４に対して半田付けするか，或いは，導電性ペーストにて接着する。
【選択図】図１

Description

本発明は，絶縁基板における上下両面のうちいずれか一方又は両方に電子部品をマウントして成るハイブリッド集積回路装置と，その製造方法とに関するもである。
従来，この種のハイブリッド集積回路装置は，絶縁基板における上下両面のうちいずれか一方又は両方に電子部品をマウントする一方，前記絶縁基板に，前記各電子部品に対する配線パターンに電気的に接続する金属板製リード端子の複数本を，当該絶縁基板より突出するように固着して，この各リード端子により，マザーボート等の他の回路基板に対して，当該回路基板から適宜寸法だけ浮き上がらせた状態にして取付けるという構成であったが，この構成であると，接続用リード端子におけるピッチ間隔を狭くすることができないばかりか，重量がアップする等の問題があった。
これに対し，先行技術としての特許文献１は，前記した問題を解消するために，上下両面のうちいずれか一方又は両方に電子部品をマウントして成る絶縁基板において，その下面における左右両側に，絶縁体にて棒状にした脚体を固着して，この両脚体の外側面に当該脚体の長手方向に適宜ピッチの間隔で設けた各凹所内に，前記各電子部品に対する配線パターンに電気的に接続する端子電極を形成し，この各端子電極を，マザーボート等の他の回路基板に対して半田付けするように構成して成るハイブリッド集積回路装置を提案している。
また，前記先行技術としての特許文献１は，前記両脚体の外側面に，複数個の端子電極を設ける方法について，前記絶縁基板の複数個を並べて一体化して成る素材基板を用意し，この素材基板における下面のうち前記各絶縁基板の境界部分に，棒状の脚体の二本を構成する脚用基板を固着し，この脚用基板に，前記凹所用スルーホールの多数個を長手方向に適宜ピッチの間隔で設けて，この各スルーホール内に，前記端子電極用の導体を，当該導体が前記絶縁基板の下面に形成されている配線パターンに電気的に接続するように形成したのち，前記素材基板を，前記各絶縁基板ごとに，前記脚用基板を二本の脚体に縦割り分断するように切断することにより，前記二本に縦割りした両脚体の外側面に，前記スルーホール内における導体を，前記端子電極として出現することを提案している。
特開２００４−１７２４２２号公報
しかし，先行技術におけるハイブリッド集積回路装置においては，絶縁基板の下面における左右両側に，棒状の脚体を貼り合わせ固着するという構成であるから，両脚体の絶縁基板に対する固着強度が高いものの，この両脚体の外側面における各端子電極と，絶縁基板に形成されている配線パターンとは，この端子電極用の導体をスルーホール内に形成するときにおいて電気的に接続するように構成されているに過ぎず，この間における電気的な接続が不確実であるから，この部分に接続不良が発生するおそれが大きく，換言すると，製造に際しての不良品の発生率が高いという問題がある。
本発明は，この問題を解消したハイブリッド集積回路装置と，その製造方法とを提供することを技術的課題とするものである。
この技術的課題を達成するため本発明のハイブリッド集積回路装置は，請求項１に記載したように，
「上下両面のうちいずれか一方又は両方に電子部品をマウントした絶縁基板と，この絶縁基板の下面における左右両側に配設した一対の絶縁体製の棒状脚体とから成るハイブリッド集積回路装置において，
前記両棒状脚体における左右両面には，端子電極の複数個が，当該脚体の長手方向に適宜ピッチの間隔で形成され，前記両棒状脚体は，前記絶縁基板の下面に，当該棒状脚体の両側面における各端子電極を前記絶縁基板の下面に形成されている前記電子部品接続用配線パターンに対して半田付けするか，或いは，導電性ペーストにて接着することによって固着されている。」
ことを特徴としている。
また，本発明のハイブリッド集積回路装置は，請求項２に記載したように，
「前記請求項１の記載において，前記両棒状脚体における各端子電極は，前記棒状脚体の側面に設けた凹所内に形成されている。」
ことを特徴としている。
更にまた，本発明のハイブリッド集積回路装置は，請求項３に記載したように，
「前記請求項１又は２の記載において，前記両棒状脚体における前記絶縁基板側の上面のうち前記各端子電極の部分に，電極膜が，当該電極膜が左右両側面における端子電極に繋がるように形成されている。」
ことを特徴としている。
次に，本発明の製造方法は，請求項４に記載したように，
「絶縁基板における上下両面のうちいずれか一方又は両方に電子部品をマウントする工程と，絶縁体製の棒状脚体における左右両側面に，端子電極の複数個を，当該脚体の長手方向に適宜ピッチの間隔で形成する工程とを備え，更に，前記棒状脚体を，前記絶縁基板の下面における左右両側に，当該棒状脚体の両側面における各端子電極を前記絶縁基板の下面に形成されている前記電子部品接続用配線パターンに対して半田付けするか，或いは，導電性ペーストにて接着することによって固着する工程を備えている。」
ことを特徴としている。
また，本発明の製造方法は，請求項５に記載したように，
「前記請求項４の記載において，前記棒状脚体における左右両面に端子電極の複数個を形成する工程が，前記棒状脚体の複数本を並べて一体化して成る素材基板を用意する工程と，前記素材基板のうち前記各棒状脚体の境界線の箇所にスルーホールの複数個を前記境界線に沿って適宜ピッチの間隔で穿設する工程と，前記各スールホール内に端子電極を形成する工程と，前記素材基板を前記境界線に沿って各棒状脚体ごとに切断する工程とから成る。」
ことを特徴としている。
更にまた，本発明の製造方法は，請求項６に記載したように，
「前記請求項５の記載において，前記前記棒状脚体における左右両面に端子電極の複数個を形成する工程に，前記素材基板における上面のうち前記各スルーホールに箇所に，電極膜を前記境界線と直角の方向に延びるように形成する工程を備えている。」
ことを特徴としている。
前記した請求項１及び４のように，前記両棒状脚体における左右両面に，端子電極の複数個を，当該脚体の長手方向に適宜ピッチの間隔で形成し，この前記両棒状脚体を，前記絶縁基板の下面に，当該棒状脚体の両側面における各端子電極を前記絶縁基板の下面における電子部品接続用配線パターンに対して半田付けするか，或いは，導電性ペーストにて接着することにより，前記半田付け又は導電性ペーストによる接着にて，前記棒状脚体を前記絶縁基板に対して，当該棒状脚体の両側面において強固に固着することができるから，前記棒状脚体における固着強度を確保することができる。
その一方で，前記棒状脚体の側面における端子電極を，絶縁基板における配線パターンに対して，前記半田付け又は導電性ペーストによる接着にて，強固に接続することができるから，この部分に電気的接続不良が存在するという不良品の発生率を，前記成功技術の場合によりも大幅に低減できる。
この場合において，請求項２に記載した構成にすることにより，凹所内に，半田付けに際しての半田フレット，又は，導電性ペーストによる接着に際しての導電性ペーストを盛り上げることができるから，前記棒状脚体における絶縁基板に対する固着強度，及び，前記棒状脚体の端子電極における電気的な接続強度の両方を向上できるとともに，前記各凹所内における端子電極の相互間に，半田フレット，又は，導電性ペーストによるブリッジが発生することを確実に回避できる。
また，請求項３に記載した構成にすることにより，半田付の面積，又は，導電性ペーストによる接着面積を，前記棒状脚体の上面における電極膜にて増大できるから，前記棒状脚体における絶縁基板に対する固着強度を向上できるとともに，前記棒状脚体の端子電極を絶縁基板における配線パターンに対して電気的に接続することの確実性及び接続強度を向上できる。
次に，請求項５に記載した方法によると，両側面に凹所を設けこの各凹所内に端子電極を形成して成る棒状脚体の複数本を，同時に容易に製造することができるから，前記請求項２に記載した構成による効果を，低い製造コストにて得ることができる。
また，請求項６に記載した方法によると，両側面に凹所を設けこの各凹所内に端子電極を形成し且つ上面に電極膜を形成して成る棒状脚体の複数本を，同時に容易に製造することができるから，前記請求項３に記載した構成による効果を，低い製造コストにて得ることができる。
以下，本発明の実施の形態を図面について説明する。
図１〜図４は，本発明における実施の形態によるハイブリッド集積回路装置を示す。
このハイブリッド集積回路装置は，カラスエポキシ樹脂等にて平面視で矩形にした絶縁基板１と，この絶縁基板１の下面における左右両側に，当該絶縁基板１の側面１ａに沿って延びるように配設した一対の棒状脚体２とで構成されている。
前記絶縁基板１における上面及び下面の両方には，電子部品３の複数個がマウントされており，更に，前記絶縁基板１における下面の左右両側には，前記各電子部品３に対する複数本の配線パターン４が，絶縁基板１の側面１ａに沿って適宜ピッチＰの間隔で形成されている。
一方，前記各棒状脚体２は，耐熱合成樹脂等のような絶縁体製であり，この各棒状脚体２における左右側面には，上下方向に延びる溝型の凹所５の複数個が，前記適宜ピッチＰと同じく間隔で設けられ，この各凹所５内には，端子電極６が形成されている。
また，前記各棒状脚体２における上面のうち前記各凹所５の箇所には，上面電極膜７が左右両側の端子電極６に接続するように形成されており，更にまた，前記各棒状脚体２における下面のうち前記各凹所５の箇所には，下面電極膜８が左右両側の端子電極６に接続するように形成されている。
そして，前記各棒状脚体２を，前記絶縁基板１の下面における左右両側に当該絶縁基板１における側面１ａに沿って延びるように配設し，この状態で，この棒状脚体２の左右両側面における端子電極６を，前記絶縁基板１の下面における各配線パターン４に対して半田付けするか，或いは，導電性ペーストを使用して接着することにより，前記両棒状脚体２を前記絶縁基板１に固着するという構成にしている。
この構成において，前記棒状脚体２の左右両側面における端子電極６が，同時に，前記絶縁基板１における配線パターン４に対して半田付け又は導電性ペーストにて接着されていることにより，前記各棒状脚体２を前記絶縁基板１に対して，当該棒状脚体２の両側面において強固に固着することができる一方，前記各棒状脚体２の側面における端子電極６を，絶縁基板１における配線パターン６に対して，確実且つ強固に接続することができる。
この場合において，前記棒状脚体２に左右両側面における各端子電極６は，前記棒状脚体２の側面に設けた凹所５内に形成されていることにより，前記凹所５内に，半田付けに際しての半田フレット，又は，導電性ペーストによる接着に際しての導電性ペーストを盛り上げることができるから，前記棒状脚体２における絶縁基板１に対する固着強度，及び，前記棒状脚体２の各端子電極６における電気的な接続強度の両方を向上できるとともに，前記各凹所５内における端子電極６の相互間に，半田フレット，又は，導電性ペーストによるブリッジが発生することを確実に回避できる。
特に，各棒状脚体２の絶縁基板１に対する半田付けに際して，前記棒状脚体２の左右両面における凹所５内に，溶融した半田が盛り上がり，この両側における溶融半田の盛り上がりが前記棒状脚体２における横方向へのずれ動きを阻止して，棒状脚体２を所定の位置に保持するというように，いわゆるセルフアライメントの作用を成すから，前記棒状脚体２を，絶縁基板１の側面と平行又は略平行にして固着することが，正確に且つ容易にできる。
また，前記各棒状脚体２における上面に，上面電極膜７が，左右両側面における端子電極６に繋がるように形成されていることにより，半田付けの際における面積，又は，導電性ペーストによる接着の際における面積を，前記上面電極膜によって増大することができる。
なお，前記各棒状脚体２における下面に，下面電極膜８が，左右両側面における端子電極６に繋がるように形成されていることにより，前記した構成のハイブリッド集積回路装置を，マザーボート等の他の回路基板に対して半田付け実装する場合に，その半田付け実装の確実性及び強度を，前記下面電極膜８の存在によって向上することができる。
次に，前記した構成のハイブリッド集積回路装置は，以下に述べる工程を経て製造される。
すなわち，第１に，前記絶縁基板１を用意して，これに電子部品３をマウントする工程を備えている。
一方，図５及び図６に示すように，前記棒状脚体２の複数本を並べて一体化して成る素材基板Ａを用意し，この素材基板Ａのうち前記各棒状脚体２の境界線Ａ１の箇所に，前記凹所５を形成するためのスルーホールＡ２の複数個を前記境界線Ａ１に沿って適宜ピッチＰの間隔で穿設する。
次いで，図７及び図８に示すように，前記素材基板Ａにおける各スルーホールＡ２の内面に端子電極６を形成する一方，前記素材基板Ａにおける上面のうち前記各スルーホールＡ２の箇所には，上面電極膜７を，前記素材基板Ａにおける下面のうち前記各スルーホールＡ２の箇所には，下面電極膜８を，これら各電極膜７，８の各々が前記境界線Ａ１と直角の方向に延びるように形成する。
これら各スルーホールＡ２の内面における端子電極６，及び上下面における電極膜７，８の形成は，無電解メッキ処理等の適宜方法によって行う。
次いで，前記素材基板Ａを，前記各境界線Ａ１に沿ってダイシング等にて切断することにより，図９に示すように，各棒状脚体２ごとに分割する。
そして，この棒状脚体２を，図１０に示すように，絶縁基板１の下面に対して供給したのち，図１１及び図１２に示すように，半田付けすることで，前記棒状脚体２における左右両側の凹所５内には，半田フレットが盛り上がることになる。
これにより，前記図１〜図４に示す構成のハイブリッド集積回路装置を，製造することができる。
本発明の実施の形態によるハイブリッド集積回路装置を示す斜視図である。 図１の側面図である。 図１のIII −III 視拡大断面図である。 図１のIV−IV視拡大断面図である。 本発明に使用する棒状脚体を製造するための素材基板を示す斜視図である。 図５のVI−VI視拡大断面図である。 前記素材基板に電極を形成した状態を示す斜視図である。 図７のVIII−VIII視拡大断面図である。 前記素材基板を棒状脚体に分割した状態を示す斜視図である。 前記棒状脚体を絶縁基板に供給する状態を示す斜視図である。 前記棒状脚体を絶縁基板に半田付けした状態を示す斜視図である。 図１１のXII −XII 視拡大断面図である。
符号の説明
１ 絶縁基板
２ 棒状脚体
３ 電子部品
４ 配線パターン
５ 凹所
６ 端子電極
７ 上面電極
８ 下面電極
Ａ 素材基板
Ａ１ 境界線
Ａ２ スルーホール

Claims (6)

  1. 上下両面のうちいずれか一方又は両方に電子部品をマウントした絶縁基板と，この絶縁基板の下面における左右両側に配設した一対の絶縁体製の棒状脚体とから成るハイブリッド集積回路装置において，
    前記両棒状脚体における左右両面には，端子電極の複数個が，当該脚体の長手方向に適宜ピッチの間隔で形成され，前記両棒状脚体は，前記絶縁基板の下面に，当該棒状脚体の両側面における各端子電極を前記絶縁基板の下面に形成されている前記電子部品接続用配線パターンに対して半田付けするか，或いは，導電性ペーストにて接着することによって固着されていることを特徴とするハイブリッド集積回路装置。
  2. 前記請求項１の記載において，前記両棒状脚体における各端子電極は，前記棒状脚体の側面に設けた凹所内に形成されていることを特徴とするハイブリッド集積回路装置。
  3. 前記請求項１又は２の記載において，前記両棒状脚体における前記絶縁基板側の上面のうち前記各端子電極の部分に，電極膜が，当該電極膜が左右両側面における端子電極に繋がるように形成されていることを特徴とするハイブリッド集積回路装置。
  4. 絶縁基板における上下両面のうちいずれか一方又は両方に電子部品をマウントする工程と，絶縁体製の棒状脚体における左右両側面に，端子電極の複数個を，当該脚体の長手方向に適宜ピッチの間隔で形成する工程とを備え，更に，前記棒状脚体を，前記絶縁基板の下面における左右両側に，当該棒状脚体の両側面における各端子電極を前記絶縁基板の下面に形成されている前記電子部品接続用配線パターンに対して半田付けするか，或いは，導電性ペーストにて接着することによって固着する工程を備えていることを特徴とするハイブリッド集積回路装置の製造方法。
  5. 前記請求項４の記載において，前記棒状脚体における左右両面に端子電極の複数個を形成する工程が，前記棒状脚体の複数本を並べて一体化して成る素材基板を用意する工程と，前記素材基板のうち前記各棒状脚体の境界線の箇所にスルーホールの複数個を前記境界線に沿って適宜ピッチの間隔で穿設する工程と，前記各スールホール内に端子電極を形成する工程と，前記素材基板を前記境界線に沿って各棒状脚体ごとに切断する工程とから成ることを特徴とするハイブリッド集積回路装置の製造方法。
  6. 前記請求項５の記載において，前記前記棒状脚体における左右両面に端子電極の複数個を形成する工程に，前記素材基板における上面のうち前記各スルーホールに箇所に，電極膜を前記境界線と直角の方向に延びるように形成する工程を備えていることを特徴とするハイブリッド集積回路装置の製造方法。
JP2005289700A 2005-10-03 2005-10-03 ハイブリッド集積回路装置とその製造方法 Active JP4676855B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005289700A JP4676855B2 (ja) 2005-10-03 2005-10-03 ハイブリッド集積回路装置とその製造方法
CN200680034385A CN100576534C (zh) 2005-10-03 2006-10-02 混合集成电路装置及其制造方法
KR1020087007281A KR101001816B1 (ko) 2005-10-03 2006-10-02 하이브리드 집적 회로 장치와 그 제조 방법
US12/083,039 US7733668B2 (en) 2005-10-03 2006-10-02 Hybrid integrated circuit device and method for manufacturing same
PCT/JP2006/319672 WO2007040193A1 (ja) 2005-10-03 2006-10-02 ハイブリッド集積回路装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005289700A JP4676855B2 (ja) 2005-10-03 2005-10-03 ハイブリッド集積回路装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2007103553A true JP2007103553A (ja) 2007-04-19
JP4676855B2 JP4676855B2 (ja) 2011-04-27

Family

ID=37906234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005289700A Active JP4676855B2 (ja) 2005-10-03 2005-10-03 ハイブリッド集積回路装置とその製造方法

Country Status (5)

Country Link
US (1) US7733668B2 (ja)
JP (1) JP4676855B2 (ja)
KR (1) KR101001816B1 (ja)
CN (1) CN100576534C (ja)
WO (1) WO2007040193A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011129161A1 (ja) * 2010-04-13 2011-10-20 株式会社村田製作所 モジュール基板、モジュール基板の製造方法、及び端子接続基板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2166825A1 (de) * 2008-09-17 2010-03-24 Vincotech Holdings S.a.r.l. Lötbares elektronisches Modul mit Schaltungsträger
CN101908493B (zh) * 2010-07-07 2011-10-26 天水天光半导体有限责任公司 一种混合集成电路的生产工艺
CN103081578B (zh) * 2010-10-26 2016-07-06 株式会社村田制作所 模块基板及模块基板的制造方法
FR3049155B1 (fr) * 2016-03-15 2018-04-13 Alstom Transport Technologies Carte electronique comprenant un circuit intercalaire a demi-trous metallises
JP6572820B2 (ja) * 2016-04-25 2019-09-11 富士通株式会社 電源供給構造
US20220020807A1 (en) * 2020-07-16 2022-01-20 Canon Kabushiki Kaisha Intermediate connection member, method for manufacturing intermediate connection member, electronic module, method for manufacturing electronic module, and electronic equipment
CN116471742A (zh) * 2021-09-23 2023-07-21 荣耀终端有限公司 电路板组件、电子设备以及框架板的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0531256U (ja) * 1991-09-30 1993-04-23 ローム株式会社 ハイブリツド集積回路装置
JPH06275774A (ja) * 1993-03-19 1994-09-30 Fujitsu Ltd 回路ユニットの接続装置および該接続装置を用いた回路モジュール
JPH1074887A (ja) * 1996-08-30 1998-03-17 Sony Corp 電子部品及びその製造方法
JP2004172422A (ja) * 2002-11-20 2004-06-17 Fujitsu Media Device Kk 立体構造基板及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5588848A (en) * 1994-09-08 1996-12-31 Lucent Technologies Inc. Low inductance surface-mount connectors for interconnecting circuit devices and method for using same
JPH11186688A (ja) * 1997-10-14 1999-07-09 Murata Mfg Co Ltd ハイブリッドｉｃおよびそれを用いた電子装置
US7246434B1 (en) * 2004-10-11 2007-07-24 Pericom Semiconductor Corp. Method of making a surface mountable PCB module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0531256U (ja) * 1991-09-30 1993-04-23 ローム株式会社 ハイブリツド集積回路装置
JPH06275774A (ja) * 1993-03-19 1994-09-30 Fujitsu Ltd 回路ユニットの接続装置および該接続装置を用いた回路モジュール
JPH1074887A (ja) * 1996-08-30 1998-03-17 Sony Corp 電子部品及びその製造方法
JP2004172422A (ja) * 2002-11-20 2004-06-17 Fujitsu Media Device Kk 立体構造基板及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011129161A1 (ja) * 2010-04-13 2011-10-20 株式会社村田製作所 モジュール基板、モジュール基板の製造方法、及び端子接続基板
JP5510461B2 (ja) * 2010-04-13 2014-06-04 株式会社村田製作所 モジュール基板、及びモジュール基板の製造方法
TWI455267B (zh) * 2010-04-13 2014-10-01 Murata Manufacturing Co A module substrate, a manufacturing method of a module substrate, and a terminal connection substrate
US9192051B2 (en) 2010-04-13 2015-11-17 Murata Manufacturing Co., Ltd. Module substrate, module-substrate manufacturing method, and terminal connection substrate

Also Published As

Publication number Publication date
CN101268550A (zh) 2008-09-17
US7733668B2 (en) 2010-06-08
CN100576534C (zh) 2009-12-30
US20080278920A1 (en) 2008-11-13
KR101001816B1 (ko) 2010-12-15
WO2007040193A1 (ja) 2007-04-12
JP4676855B2 (ja) 2011-04-27
KR20080039516A (ko) 2008-05-07

Similar Documents

Publication Publication Date Title
JP4676855B2 (ja) ハイブリッド集積回路装置とその製造方法
WO2009141927A1 (ja) プリント配線板及びその製造方法
US9839132B2 (en) Component-embedded substrate
KR101608745B1 (ko) 인쇄회로기판조립체의 제조방법
KR20130084033A (ko) 반도체 모듈용 인쇄회로 기판
JP4650948B2 (ja) スルーホールのはんだ付け構造
US9596765B2 (en) Manufacturing method for component incorporated substrate and component incorporated substrate manufactured using the method
KR20160072822A (ko) 전자 모듈 및 전자 모듈의 제조 방법
US10321564B2 (en) Solder assembly of pins to the peripheral end face of a printed circuit board
TW201513748A (zh) 軟性電路板及其製造方法
JP2008294351A (ja) 配線回路基板
US20080169121A1 (en) Printed wiring board unit for method of detecting rising level of electrically-conductive body in bore
CN104637913A (zh) 电子元件模块及其制造方法
KR20150094795A (ko) 인쇄회로기판
JP2004200539A (ja) 部品の接続端子及び電子機器
JPH0685425A (ja) 電子部品搭載用基板
JP2926902B2 (ja) プリント配線基板
JP4964526B2 (ja) 混成集積回路基板の製造方法
JP4906521B2 (ja) 多数個取り配線基板およびその製造方法
JP2012150953A (ja) コネクタ接続構造およびその製造方法
JP2002016330A (ja) 部品実装用基板およびその製造方法
JP2689956B2 (ja) 半導体装置およびその製造方法
JP2000200848A (ja) 電子部品実装用回路基板及び半導体装置
KR100665287B1 (ko) 열평형이 균일한 랜드를 갖는 연성기판
KR20200096285A (ko) 전력 부품과 회로 캐리어의 금속 층 간의 열 전도성 연결부 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4676855

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250