CN100576534C - 混合集成电路装置及其制造方法 - Google Patents

混合集成电路装置及其制造方法 Download PDF

Info

Publication number
CN100576534C
CN100576534C CN200680034385A CN200680034385A CN100576534C CN 100576534 C CN100576534 C CN 100576534C CN 200680034385 A CN200680034385 A CN 200680034385A CN 200680034385 A CN200680034385 A CN 200680034385A CN 100576534 C CN100576534 C CN 100576534C
Authority
CN
China
Prior art keywords
pin body
insulated substrate
electrode
substrate
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200680034385A
Other languages
English (en)
Other versions
CN101268550A (zh
Inventor
水原精田郎
田中直也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN101268550A publication Critical patent/CN101268550A/zh
Application granted granted Critical
Publication of CN100576534C publication Critical patent/CN100576534C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明提供一种混合集成电路装置，其包括：在基板下面的两端部以规定的间隔(P)形成有多个配线图形的端部的绝缘基板(1)；安装在该绝缘基板(1)的两面上且被配线图形连接的电子部件(3)；配置在绝缘基板(1)的下面的两端部的、在沿该绝缘基板面的方向延伸的一对由绝缘体构成的棒状的脚体(2)；和在各脚体(2)上以规定的间隔(P)在与绝缘基板(1)垂直的方向形成的、且分别与在所述绝缘基板(1)的下面的相对位置上形成的配线图形连接的多个端子电极(5)。在脚体(2)的固定在绝缘基板的面上，形成有与各端子电极(5)连接的多个电极。脚体通过各电极被分别焊接或利用导电性膏体粘接在形成于所述绝缘基板(1)的下面的相对位置上的配线图形上而固定在所述绝缘基板(1)上。

Description

混合集成电路装置及其制造方法
技术领域
本发明涉及在绝缘基板的上下两面中的任何一面或两面上安装电子部件而构成的混合集成电路装置及其制造方法。
背景技术
历来，作为将在绝缘基板的上下两面中的任何一面或两面上安装电子部件而构成的混合集成电路装置安装在母板(motherboard)等其他的电路基板上的结构，已知有分别以规定的间距在绝缘基板的两端部配置多个线夹(clip)端子，同时通过焊接将他们固定，通过这些线夹端子安装在母板等上的结构。
各线夹端子为通过折曲加工，在线材的一端形成的结构。在绝缘基板的两端部安装线夹端子，同时，与用于电连接各个线夹端子和安装在绝缘基板上的电子部件的配线图形(pattern)连接的多个电极以规定的间距排列形成。在利用一端的线夹夹紧绝缘基板的端部后，焊接该线夹，在绝缘基板上固定各线夹端子。
近年来，安装在混合集成电路装置中的电子部件数持续增加。另一方面，要求混合集成电路装置小型化。上述混合集成电路装置需要有用于在绝缘基板的两端部焊接线夹端子的区域，仅此即使电子部件的安装用区域变狭窄，所以难以满足上述混合集成电路装置的要求。因此，以前，提出有不增大绝缘基板却能够增加安装的电子部件的数目的混合集成电路装置的端子结构。
例如，在专利文献1中提案有以下方法：代替线夹端子，在绝缘基板的两端部(形成线夹端子的安装区域的端部)的一个面上(以下称为“下面”)，棱柱状的绝缘体朝向侧面并被粘接，在该绝缘体外侧的面上形成有相当于多个线夹端子的端子电极，通过采用上述端子结构，扩大绝缘基板的另一面(以下称为“上面”)的电子部件的安装用区域。
图13～图15表示专利文献1中所述的混合集成电路装置的端子结构。
在该混合集成电路装置中，在绝缘基板11的两面上安装有多个电子部件13。在绝缘基板11的下面的两端部上形成有与各个电子部件13相对的配线图形14(参照图15)。各配线图形14沿绝缘基板11的侧面11a以间距P的间隔设置。另外，在绝缘基板11的下面的两端部，以朝向侧面(使长度方向的轴与绝缘基板11的面平行)的方式安装有由截面为矩形的棒状的绝缘体构成的脚体12。
在面向两脚体12的外侧的侧面(以下称为“外侧侧面”)上分别形成有多个槽15。各个槽15在该脚体12的长度方向上以间距P的间隔设置。在该槽15内形成有端子电极16。各个端子电极16与在绝缘基板11的下面形成的配线图形14电连接。通过将各端子电极16分别焊接在形成于母板等其他电路基板的配线图形上，混合集成电路装置就被安装在该其他电路基板上。
该混合集成电路装置不需要在绝缘基板11的上面的两端部设置线夹端子那样的端子连接用的焊接区域，就能够扩大电子部件13的安装用区域，从而能够安装更多的电子部件13。
另外，在专利文献1中还记载有在两脚体12的外侧侧面上设置多个端子电极16的方法。
该方法的次序为：
(1)准备将多个绝缘基板11排列并一体化形成的原料基板；
(2)通过粘接，将有两个脚体宽度的脚体用基板固定在该原料基板的下面的各绝缘基板11的分界线上；
(3)以间距P的间隔在该脚体用基板的分界线上穿孔设置多个贯通孔，利用导体在各贯通孔内进行电镀处理而形成通孔(through-hole)。这时，由于在绝缘基板11的通孔形成位置上形成有配线图形14，因此各通孔与配线图形14电连接。
(4)沿分界线切断粘接有脚体用基板的原料基板。
在次序(4)中，当粘接有脚体用基板的原料基板被切断时，因为各通孔分成两半，所以该被分割的面成为半圆形的槽15，电镀的导体作为端子电极16出现在该槽15上。
专利文献1：日本专利特开2004-172422号公报
发明内容
专利文献1所记载的混合集成电路装置，因为为通过粘接将脚体12固定在绝缘基板11的下面的两端部上的结构，因此两脚体12在绝缘基板11上的固定强度高。然而，因为在各脚体11的外侧侧面上形成的多个端子电极16只是以对形成在各脚体11上的槽15进行电镀的导体构成，所以如图15所示，该导体与在绝缘基板11上形成的配线图形14的连接部分为线状，连接面积非常小，所以端子电极16与配线图形的电气连接不可靠。因此，有在端子电极16与配线图形的连接部分上容易产生连接不良，制造时的次品发生率较高的问题。
本发明的目的为提供解决上述问题的混合集成电路装置及其制造方法。
根据本发明的第一方面，提供一种混合集成电路装置，其包括：在基板下面的两端部以规定的间隔形成有外部连接用的多个配线图形的端部的绝缘基板；安装在该绝缘基板的上下两面中的任一面或两面上且被上述配线图形连接的电子部件；配置在上述绝缘基板的下面的两端部的、在沿该绝缘基板面的方向延伸的一对由绝缘体构成的棒状的脚体；和在各脚体上以上述规定的间隔在与上述绝缘基板垂直的方向形成的、且分别与在上述绝缘基板的下面的相对位置上形成的配线图形连接的多个端子电极，其特征在于：在上述脚体的固定在上述绝缘基板的面上，形成有与各端子电极连接的多个电极，上述脚体通过各电极被分别焊接或利用导电性膏体(paste)粘接在形成于上述绝缘基板的下面的相对位置上的配线图形上而固定在上述绝缘基板上。
根据优选的实施方式，在第一方面所述的混合集成电路装置中，至少在上述脚体的外侧侧面上以规定的间隔设置有多个槽，在各槽内形成有多个端子电极。
根据另一优选实施方式，在上述优选的实施方式所述的混合集成电路装置中，在上述脚体的内侧侧面上，与形成于外侧侧面上的各槽对应，形成有多个槽，并且在各槽内形成有电极，上述多个电极膜以分别连接与上述脚体为对应关系的外侧侧面的槽内的电极和内侧侧面的槽内的电极的方式形成。
根据本发明的第二方面，提供一种混合集成电路装置的制造方法，其特征在于，包括：在基板下面的两端部以规定的间隔形成有外部连接用的多个配线图形的端部的绝缘基板的上下两面中的任一面或两面上安装电子部件的第一工序；在由绝缘体构成的棒状的脚体的侧面上，在该脚体的长度方向上以上述规定的间隔形成多个端子电极，并且，在上述脚体的固定在上述绝缘基板的面上形成与各端子电极连接的多个电极的第二工序；和通过将在上述脚体上形成的各电极分别焊接或利用导电性膏体粘接在形成于上述绝缘基板的下面的相对位置上的配线图形上，将上述脚体固定在上述绝缘基板的下面的两端部的第三工序。
根据优选实施方式，在上述本发明的第二方面所述的混合集成电路装置的制造方法中，上述第三工序包括：准备将多根上述脚体排列并一体化形成的原料基板的工序；沿上述原料基板的上述各脚体的分界线以上述规定的间隔穿孔设置多个贯通孔的工序；通过在上述各贯通孔内形成电极而生成作为端子电极的通孔(through-hole)，并且，以使在与上述分界线正交的方向排列的多个通孔互相连接的方式形成电极的工序；和沿上述分界线将上述原料基板切断成各个脚体的工序。
根据本发明，能够确保脚体和绝缘基板的固定强度，由此，在制造时能够大幅度减少次品的发生率。
附图说明
图1为表示本发明的实施方式的混合集成电路装置的立体图。
图2为图1的侧面图。
图3为从图1的III-III看时的放大截面图。
图4为从图1的IV-IV看时的放大截面图。
图5为表示用于制造在本发明中使用的脚体的原料基板的立体图。
图6为从图5的VI-VI看时的放大截面图。
图7为表示在原料基板上形成有电极的状态的立体图。
图8为从图7的VIII-VIII看时的放大截面图。
图9为表示分割原料基板，生成脚体的状态的立体图。
图10为表示将脚体供向绝缘基板的状态的立体图。
图11为表示将脚体焊接在绝缘基板上的状态的立体图。
图12为从图11的XII-XII看时的放大截面图。
图13为表示作为专利文献1中记载的发明的混合集成电路装置的立体图。
图14为从图13的XV-XV看时的放大截面图。
图15为表示图14的脚部的端子电极与配线图形的电连接的主要部位的截面图。
具体实施方式
以下，根据附图说明本发明的实施方式。
图1～图4表示本发明的实施方式的混合集成电路装置。
在该混合集成电路装置中，令绝缘基板1的配置脚体2的面为“下面”，相反侧的面为“上面”。另外，令脚体2的配置绝缘基板1的面为“上面”，相反侧的面为“下面”，在与上面和下面正交的面中，与另一脚体2相互相对的面及其向对面为“左右侧面”。
在绝缘基板1的上面和下面上安装有多个电子部件3。在绝缘基板1的下面的两端部形成有与各电子部件3相对的配线图形4(参照图3)。各配线图形4沿绝缘基板1的侧面1a以间距P的间隔设置。另外，在绝缘基板1的下面的两端部，安装有朝向侧面(使长度方向的轴与绝缘基板1的面平行)的、由截面为矩形的棒状绝缘体构成的脚体2。
脚体2为耐热合成树脂等这样的绝缘体制。在脚体2的左右侧面上形成有多个在上下方向延伸的截面为半园形的槽5。各个槽5以间距P的间隔设置，在各个槽5内形成有端子电极6。
另外，在各个脚体2的上面的两个相对的槽5之间，以与左右侧面的端子电极6连接的方式形成有上面电极膜7。另外，还在各个脚体2的下面的相对的两个槽5之间，以与左右侧面的端子电极6连接的方式形成有下面电极膜8。
而且，各个脚体2，配置在绝缘基板1的下面的两端部，通过将端子电极6焊接或使用导电性膏体粘接在形成于绝缘基板1的下面的各配线图形4上而被固定在绝缘基板1上。
通过采用以上结构，各端子电极6因为形成在设置在脚体2的侧面的槽5内，所以在槽5内堆起熔融的焊料或导电性膏体而与绝缘基板1粘接。因此，能够提高脚体2与绝缘基板1的固定强度、和在脚体2上形成的各个端子电极6与各个配线图形4的电连接强度。其结果是，各脚体2被牢固地固定在绝缘基板1上，另一方面，在各脚体2上形成的端子电极6与在绝缘基板1上形成的配线图形4被可靠且牢固地电连接。
另外，在各个槽5内的端子电极6的相互之间，能够可靠地防止因熔融焊料或导电性膏体引起的跨接的产生。因此，能够大幅度地降低存在电连接不良的次品的发生率。
特别是，当将各脚体2焊接在绝缘基板1上时，熔融焊料9在脚体2的左右侧面的槽5内堆起(参照图3)，该两侧的熔融焊料9的堆起阻止脚体2向图3的左右方向偏移活动。由于该熔焊料9的堆起具有将脚体2保持在规定位置的所谓自对准(self-alignment)作用，因此能够正确而容易地使脚体2与绝缘基板1的侧面1a平行或大致平行地固定。
另外，通过在各脚体2的上面形成上面电极膜7，能够增大焊接的面积或者导电性膏体的粘接面积。因此，各个端子电极6能够更可靠地与各配线图形4电连接。
另外，通过在各脚体2的下面形成下面电极膜8，在将上述结构的混合集成电路装置焊接安装在母板等其他电路基板上的情况下，能够提高焊接安装的可靠性和强度。
上述结构的混合集成电路装置经下述的工序而被制造。
首先，准备绝缘基板1，将电子部件3安装在该基板上。
另一方面，如图5和图6所示，准备将多个脚体2排列并一体化形成的原料基板A。沿该原料基板A的各脚体2的分界线A1，以间距P的间隔穿孔设置用于形成槽5的多个贯通孔。
接着，如图7和图8所示，通过在原料基板A的各贯通孔的内面上形成电极(相当于端子电极6)而生成通孔A2。另一方面，在原料基板A的上表面上，以在与分界线A1正交的方向上连接各个通孔A2的方式形成上面电极膜7；在原料基板A的下表面上，以在与分界线A1正交的方向上连接各个通孔A2的方式形成下面电极膜8。其中，各个通孔A2的内面的端子电极6和上下面的电极膜7、8的形成，可以通过无电解电镀处理等适当的方法进行。
接着，如图9所示，通过沿各分界线A利用切割(dicing)等切断原料基板A，将其分割为各个脚体2。
然后，如图10所示，将该脚体2供向绝缘基板1的下面，如图11和图12所示，通过将脚体2的各电极膜8与对应的配线图形4焊接，熔融焊料9能够在脚体2的左右侧面的各个槽5内堆起。
通过以上工序，能够制造图1～图4所示的结构的混合集成电路装置。
通过上述制造方法，能够同时容易地制造多个在左右侧面上设置有多个槽5的脚体2，因此能够以低的制造成本制造本发明的混合集成电路装置。

Claims (5)

1.一种混合集成电路装置，其包括：在基板下面的两端部以规定的间隔形成有外部连接用的多个配线图形的端部的绝缘基板；安装在该绝缘基板的上下两面中的任一面或两面上且通过所述配线图形连接的电子部件；配置在所述绝缘基板的下面的两端部的、在沿该绝缘基板面的方向延伸的一对由绝缘体构成的棒状的脚体；和在各脚体上以所述规定的间隔在与所述绝缘基板垂直的方向形成的、分别与在所述绝缘基板的下面的相对位置上形成的配线图形连接的多个端子电极，
该混合集成电路装置的特征在于：
在所述脚体的固定在所述绝缘基板的面上，形成有与各端子电极连接的多个电极膜，
所述脚体通过各电极膜被分别焊接或利用导电性膏体粘接在形成于所述绝缘基板的下面的相对位置上的配线图形上而固定在所述绝缘基板上，
在所述脚体的外侧侧面上，以规定的间隔设置有多个槽，在所述脚体的内侧侧面上，与所述外侧侧面上设置的各槽对应地设置有多个槽，在各槽内形成有多个端子电极，
所述多个电极膜以分别连接与所述脚体有对应关系的外侧侧面的槽内的端子电极和内侧侧面的槽内的端子电极的方式形成。
2.如权利要求1所述的混合集成电路装置，其特征在于：
所述脚体中的与固定于所述绝缘基板的面相反侧的面上，设置有多个追加的电极膜，
所述多个追加的电极膜以分别连接与所述脚体有对应关系的外侧侧面的槽内的端子电极和内侧侧面的槽内的端子电极的方式形成。
3.一种混合集成电路装置的制造方法，其特征在于，包括：
在基板下面的两端部以规定的间隔形成有外部连接用的多个配线图形的端部的绝缘基板的上下两面中的任一面或两面上安装电子部件的第一工序；
制作脚体的第二工序，所述脚体为由绝缘体构成的棒状，具有固定于所述绝缘基板的上面、与该上面相邻的第一侧面以及与所述上面相邻并且位于与所述第一侧面的相反侧的第二侧面，所述脚体至少具有：在所述第一侧面上在该脚体的长度方向上以所述规定间隔设置的多个端子电极；在所述第二侧面上与所述第一侧面侧的各端子电极对应地在该脚体的长度方向上以所述规定的间隔设置的多个端子电极；以分别连接具有对应关系的所述第一侧面侧的一端子电极和所述第二侧面侧的一端子电极的方式形成在所述上面的多个电极膜；和
通过将在所述脚体的所述上面上形成的各电极分别焊接或利用导电性膏体粘接在形成于所述绝缘基板的下面的相对位置上的配线图形上，将所述脚体固定在所述绝缘基板的下面的两端部的第三工序。
4.如权利要求3所述的混合集成电路装置的制造方法，其特征在于：
所述脚体具有位于所述上面的相反侧的下面，
在所述第二工序中，制作脚体，该脚体还具有以分别连接具有对应关系的所述第一侧面侧的一端子电极和所述第二侧面侧的一端子电极的方式形成在所述下面的多个电极膜。
5.如权利要求3或4所述的混合集成电路装置的制造方法，其特征在于，所述第二工序包括：
准备将多根所述脚体排列并一体化形成的原料基板的工序；
沿所述原料基板的所述各脚体的分界线以所述规定的间隔穿孔设置多个贯通孔的工序；
通过在所述各贯通孔内形成电极而生成作为端子电极的通孔，并且，以使在与所述分界线正交的方向排列的多个通孔互相连接的方式形成电极膜的工序；和
将所述原料基板沿所述分界线按各个脚体切断的工序。
CN200680034385A 2005-10-03 2006-10-02 混合集成电路装置及其制造方法 Expired - Fee Related CN100576534C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005289700A JP4676855B2 (ja) 2005-10-03 2005-10-03 ハイブリッド集積回路装置とその製造方法
JP289700/2005 2005-10-03

Publications (2)

Publication Number Publication Date
CN101268550A CN101268550A (zh) 2008-09-17
CN100576534C true CN100576534C (zh) 2009-12-30

Family

ID=37906234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680034385A Expired - Fee Related CN100576534C (zh) 2005-10-03 2006-10-02 混合集成电路装置及其制造方法

Country Status (5)

Country Link
US (1) US7733668B2 (zh)
JP (1) JP4676855B2 (zh)
KR (1) KR101001816B1 (zh)
CN (1) CN100576534C (zh)
WO (1) WO2007040193A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107197594A (zh) * 2016-03-15 2017-09-22 阿尔斯通运输科技公司 包括具有镀金属的半孔的插入电路的电子板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2166825A1 (de) * 2008-09-17 2010-03-24 Vincotech Holdings S.a.r.l. Lötbares elektronisches Modul mit Schaltungsträger
WO2011129161A1 (ja) * 2010-04-13 2011-10-20 株式会社村田製作所 モジュール基板、モジュール基板の製造方法、及び端子接続基板
CN101908493B (zh) * 2010-07-07 2011-10-26 天水天光半导体有限责任公司 一种混合集成电路的生产工艺
WO2012056879A1 (ja) * 2010-10-26 2012-05-03 株式会社村田製作所 モジュール基板及びモジュール基板の製造方法
JP6572820B2 (ja) * 2016-04-25 2019-09-11 富士通株式会社 電源供給構造
US20220020807A1 (en) * 2020-07-16 2022-01-20 Canon Kabushiki Kaisha Intermediate connection member, method for manufacturing intermediate connection member, electronic module, method for manufacturing electronic module, and electronic equipment
CN115023035B (zh) * 2021-09-23 2023-05-09 荣耀终端有限公司 电路板组件以及电子设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0531256U (ja) * 1991-09-30 1993-04-23 ローム株式会社 ハイブリツド集積回路装置
JPH06275774A (ja) * 1993-03-19 1994-09-30 Fujitsu Ltd 回路ユニットの接続装置および該接続装置を用いた回路モジュール
US5588848A (en) * 1994-09-08 1996-12-31 Lucent Technologies Inc. Low inductance surface-mount connectors for interconnecting circuit devices and method for using same
JPH1074887A (ja) * 1996-08-30 1998-03-17 Sony Corp 電子部品及びその製造方法
JPH11186688A (ja) * 1997-10-14 1999-07-09 Murata Mfg Co Ltd ハイブリッドｉｃおよびそれを用いた電子装置
JP2004172422A (ja) * 2002-11-20 2004-06-17 Fujitsu Media Device Kk 立体構造基板及びその製造方法
US7246434B1 (en) * 2004-10-11 2007-07-24 Pericom Semiconductor Corp. Method of making a surface mountable PCB module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107197594A (zh) * 2016-03-15 2017-09-22 阿尔斯通运输科技公司 包括具有镀金属的半孔的插入电路的电子板

Also Published As

Publication number Publication date
CN101268550A (zh) 2008-09-17
WO2007040193A1 (ja) 2007-04-12
US20080278920A1 (en) 2008-11-13
US7733668B2 (en) 2010-06-08
JP2007103553A (ja) 2007-04-19
KR20080039516A (ko) 2008-05-07
KR101001816B1 (ko) 2010-12-15
JP4676855B2 (ja) 2011-04-27

Similar Documents

Publication Publication Date Title
CN100576534C (zh) 混合集成电路装置及其制造方法
CN101904060B (zh) 电子接口装置及其制造方法和制造系统
US7880290B2 (en) Flip-chip packages allowing reduced size without electrical shorts and methods of manufacturing the same
CN101339935A (zh) 配线电路基板与电子部件的连接结构
CN1568543B (zh) 半导体元件
KR20130084033A (ko) 반도체 모듈용 인쇄회로 기판
US20190140382A1 (en) Terminal and manufacturing method thereof
US7439625B2 (en) Circuit board
JP7398561B2 (ja) 一体化された小型溶接板構造およびその製造方法
TWI249270B (en) Pin-grid-array electrical connector
JPH03295266A (ja) 高集積半導体装置
JPH0785486B2 (ja) パッケージング
CN102255155A (zh) 具有导电柱的插座连接器组件
US6428908B1 (en) Contact and method for producing a contact
US20140118984A1 (en) Electronic device and method of manufacturing the same
JP2004235232A (ja) 電子部品の実装構造
KR100491940B1 (ko) 표면실장점퍼
JPH02156558A (ja) 半導体装置のリードフレームおよびこれを用いた半導体装置の製造方法
US11943867B2 (en) Electronic component
CN219937034U (zh) 半导体封装件
CN220509869U (zh) 一种贴片式陶瓷电容器
JP2001237346A (ja) 半導体素子搭載基板、及び半導体装置の製造方法
US20230343717A1 (en) Interconnect device and semiconductor assembly incorporating the same
US20010054757A1 (en) Multi-layer wiring board substrate and semiconductor device using the multi-layer wiring substrate
JPH08213743A (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091230

Termination date: 20181002