JP2007102823A - 補助コマンドバスのための方法および装置 - Google Patents
補助コマンドバスのための方法および装置 Download PDFInfo
- Publication number
- JP2007102823A JP2007102823A JP2007012054A JP2007012054A JP2007102823A JP 2007102823 A JP2007102823 A JP 2007102823A JP 2007012054 A JP2007012054 A JP 2007012054A JP 2007012054 A JP2007012054 A JP 2007012054A JP 2007102823 A JP2007102823 A JP 2007102823A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- command
- memory
- commands
- control bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Selective Calling Equipment (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Memory System (AREA)
Abstract
【解決手段】本発明の種々の実施態様による電子システムは、ロケーション固有のコマンドインターフェースおよび一般コマンドインターフェースを有するメモリを含んでいる。メモリは、アドレス固有のコマンドを送るように構成されているメインコマンドバス、および一般コマンドを送るように構成されている補助コマンドバスによって、システムの他のコンポーネントと通信する。メモリは、各インターフェースでコマンドを同時に受信することができる。
【選択図】図1
Description
電子システムの多くが、情報を格納するためにメモリを使用する。メモリ素子は、システムの他の要素と送受信するためのインターフェースを含む。通常のインターフェースは、マルチビットを送ることができるように、種々のバス接続を含む入力および出力をいくつか提供している。特に典型的なメモリ素子は、コントローラからメモリ素子へコマンドおよびアドレス情報を送信するコマンドバスおよびアドレスバスを含んでいる。
本発明の種々の態様による電子システムは、ロケーション固有のコマンドインターフェースおよび一般コマンドインターフェースを有するメモリを含む。メモリは、アドレス固有のコマンドを送るように構成されているメインコマンドバス、および一般コマンドを送るように構成されている補助コマンドバスを介し、システム中の他のコンポーネントと通信する。メモリは各インターフェースで同時にコマンドを受信することができる。たとえば、メモリアクセスをロケーション固有のインターフェースで受信する一方、プリチャージコマンドを一般コマンドインターフェースで受信することができる。
本発明は、機能ブロックコンポーネントおよび種々の処理ステップの観点から記載することができる。このような機能ブロックは、指定された機能を実行するように構成されているハードウェアおよびソフトウエアの任意の数のコンポーネントによって実現することができる。たとえば、本発明は、1台以上のプロセッサまたは他の制御デバイスの管理の下で種々の機能を実行する種々のコンポーネント、たとえばメモリ素子、インターフェース要素、論理素子、バス、パッケージ接続および同種のものを使用することができる。さらに、本発明は、任意の数の記憶システム、およびデータ伝送媒体およびプロトコルと共に実行することができ、記載のシステムは本発明の適用の典型に過ぎない。さらに、本発明は、データ伝送、シグナリング、データ処理、バス制御、および同種のものに関する従来の技術を任意の数だけ使用することができる。
シンクロナス・ダイナミック・ランダム・アクセス・メモリ(DDR SDRAM)モジュールを備える。たとえば、各メモリモジュール210は、4バンクDRAMのように内部が構成されている高速CMOS SDRAMを備えるとよいが、総じてメモリモジュール210は、個別のメモリチップ、マルチ構成素子、または別のタイプの記憶素子など、任意の適切なメモリまたは構成を含むことができる。メモリモジュール210は、ピン、ハンダ、導電接続、光結合、または他の適切な結合を含む複数の接続部などの任意の適切なインターフェースによって、電子システム100の残りの部分とインターフェース接続する。
、さらに、コマンドが適用されるチップおよび/またはバンクを特定できるようにしてもよい。コマンドはメモリモジュール210のオペレーション用の任意のコマンドセットとしてもよい。本実施の形態では、補助制御バス228が第1の選択コマンドサブセットを提供するために使用され、メイン制御バス226が、第2の選択サブセットまたはコマンドセット全体を提供するために使用される。たとえば、補助制御バス228は、一般コマンド用、つまりメモリロケーションの大きなブロック(全モジュールまたは全バンクなど)に関連するコマンド用に使用してもよい。メイン制御バス226は、ロケーション固有のコマンド、つまりメモリモジュール210中の特定の個々のロケーションまたはロケーション・グループに関連するコマンドを扱うほか、種々の実施の形態では別のコマンドも扱う。ロケーション固有のコマンドに関連するメモリロケーションは、アドレスバス224上の信号によって示すなど任意の適切な手法によって示すことができる。したがって、メイン制御バス226は、アドレスバス224によって通常提供されるロウおよび/またはカラム情報を利用するコマンドに対して使用し、補助制御バス228は、ロウまたはカラム情報に関係のないコマンド、つまりアドレスバス224を利用しないコマンドに対して使用する。
書き込みコマンドをアサートすることができる。これに続き、補助制御バス228によってオリジナルのバンク310Aでプリチャージコマンドをアサートすると同時に、メイン制御バス226によって別のバンク310Bで次のアクティブコマンドまたは他のコマンドをアサートすることもできる。このようにすると、プリチャージコマンドはメイン制御バス226を使用せずにアサートすることができるので、メイン制御バス226の混雑状況を軽減することができ、メモリモジュール210の動作に改善の傾向が見られる。
れを必要としていない(非選択、ノー・オペレーション、バースト終了、プリチャージ、自動リフレッシュ、およびモードレジスタのロードなど)。九つのコマンドをすべて提供するように、メイン制御バス226を4コマンドビットで構成することができる。同じく、アドレスバス224を使用しない六つのコマンドを提供するように、補助制御バス228を3コマンドビットで適切に構成する。
Claims (1)
- プロセッサ(102)と、
複数のメモリロケーション(210A,210B)を有するメモリ(104)と、
前記メモリに前記プロセッサを接続するバス(106)とを備える電子システム(100)であって、該バスは、
特定のメモリロケーションと関係のあるアドレス固有のコマンドを送るように構成されているメインコマンドバス(226)と、
非アドレス固有の特定のコマンドである一般コマンドを送るように構成されている補助コマンドバス(228)とを備える
電子システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/073,740 US6728150B2 (en) | 2002-02-11 | 2002-02-11 | Method and apparatus for supplementary command bus |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003568540A Division JP4034268B2 (ja) | 2002-02-11 | 2003-01-29 | 補助コマンドバスのための方法および装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007102823A true JP2007102823A (ja) | 2007-04-19 |
Family
ID=27659749
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003568540A Expired - Lifetime JP4034268B2 (ja) | 2002-02-11 | 2003-01-29 | 補助コマンドバスのための方法および装置 |
JP2007012054A Pending JP2007102823A (ja) | 2002-02-11 | 2007-01-22 | 補助コマンドバスのための方法および装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003568540A Expired - Lifetime JP4034268B2 (ja) | 2002-02-11 | 2003-01-29 | 補助コマンドバスのための方法および装置 |
Country Status (11)
Country | Link |
---|---|
US (3) | US6728150B2 (ja) |
EP (1) | EP1474749B1 (ja) |
JP (2) | JP4034268B2 (ja) |
KR (1) | KR100647443B1 (ja) |
CN (1) | CN100363917C (ja) |
AT (1) | ATE371899T1 (ja) |
AU (1) | AU2003209422A1 (ja) |
DE (1) | DE60315952D1 (ja) |
DK (1) | DK1474749T3 (ja) |
TW (1) | TWI241519B (ja) |
WO (1) | WO2003069484A2 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6798711B2 (en) * | 2002-03-19 | 2004-09-28 | Micron Technology, Inc. | Memory with address management |
US8250295B2 (en) | 2004-01-05 | 2012-08-21 | Smart Modular Technologies, Inc. | Multi-rank memory module that emulates a memory module having a different number of ranks |
US7289386B2 (en) | 2004-03-05 | 2007-10-30 | Netlist, Inc. | Memory module decoder |
US7916574B1 (en) | 2004-03-05 | 2011-03-29 | Netlist, Inc. | Circuit providing load isolation and memory domain translation for memory module |
US7532537B2 (en) | 2004-03-05 | 2009-05-12 | Netlist, Inc. | Memory module with a circuit providing load isolation and memory domain translation |
US7454586B2 (en) * | 2005-03-30 | 2008-11-18 | Intel Corporation | Memory device commands |
TWI254960B (en) * | 2005-07-01 | 2006-05-11 | Chunghwa Picture Tubes Ltd | Plasma display device |
US7966446B2 (en) * | 2005-09-12 | 2011-06-21 | Samsung Electronics Co., Ltd. | Memory system and method having point-to-point link |
US8045416B2 (en) | 2008-03-05 | 2011-10-25 | Micron Technology, Inc. | Method and memory device providing reduced quantity of interconnections |
US8154901B1 (en) | 2008-04-14 | 2012-04-10 | Netlist, Inc. | Circuit providing load isolation and noise reduction |
US9128632B2 (en) | 2009-07-16 | 2015-09-08 | Netlist, Inc. | Memory module with distributed data buffers and method of operation |
AU2010201718B2 (en) * | 2010-04-29 | 2012-08-23 | Canon Kabushiki Kaisha | Method, system and apparatus for identifying a cache line |
US20120272013A1 (en) * | 2011-04-25 | 2012-10-25 | Ming-Shi Liou | Data access system with at least multiple configurable chip select signals transmitted to different memory ranks and related data access method thereof |
US20120278527A1 (en) * | 2011-04-26 | 2012-11-01 | Byungcheol Cho | System architecture based on hybrid raid storage |
US9176670B2 (en) * | 2011-04-26 | 2015-11-03 | Taejin Info Tech Co., Ltd. | System architecture based on asymmetric raid storage |
US8719523B2 (en) * | 2011-10-03 | 2014-05-06 | International Business Machines Corporation | Maintaining multiple target copies |
CN110428855B (zh) | 2013-07-27 | 2023-09-22 | 奈特力斯股份有限公司 | 具有本地分别同步的内存模块 |
KR20200126666A (ko) * | 2019-04-30 | 2020-11-09 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
KR20200126678A (ko) | 2019-04-30 | 2020-11-09 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
KR20200137548A (ko) | 2019-05-30 | 2020-12-09 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이의 테스트 동작 방법 |
US11139010B2 (en) | 2018-12-11 | 2021-10-05 | SK Hynix Inc. | Memory system and operating method of the memory system |
KR20200124045A (ko) | 2019-04-23 | 2020-11-02 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
US11404097B2 (en) | 2018-12-11 | 2022-08-02 | SK Hynix Inc. | Memory system and operating method of the memory system |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US1173773A (en) * | 1913-04-05 | 1916-02-29 | Cook Frank B Co | Telephony. |
US4426644A (en) * | 1980-09-12 | 1984-01-17 | Siemens Ag | Method and apparatus for generating three coordinate signals x, y, z for an x, y, z display device |
CA2036688C (en) * | 1990-02-28 | 1995-01-03 | Lee W. Tower | Multiple cluster signal processor |
US5369651A (en) * | 1992-06-30 | 1994-11-29 | Intel Corporation | Multiplexed byte enable bus for partial word writes to ECC protected memory |
US5319753A (en) * | 1992-09-29 | 1994-06-07 | Zilog, Inc. | Queued interrupt mechanism with supplementary command/status/message information |
US5721860A (en) * | 1994-05-24 | 1998-02-24 | Intel Corporation | Memory controller for independently supporting synchronous and asynchronous DRAM memories |
DE69513113T2 (de) * | 1994-08-31 | 2000-06-21 | Motorola Inc | Verfahren zum synchronen Speicherzugriff |
US5600605A (en) | 1995-06-07 | 1997-02-04 | Micron Technology, Inc. | Auto-activate on synchronous dynamic random access memory |
JPH0973776A (ja) * | 1995-09-07 | 1997-03-18 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
US5748551A (en) * | 1995-12-29 | 1998-05-05 | Micron Technology, Inc. | Memory device with multiple internal banks and staggered command execution |
JPH09311812A (ja) * | 1996-05-24 | 1997-12-02 | Oki Electric Ind Co Ltd | マイクロコンピュータ |
US6230235B1 (en) * | 1996-08-08 | 2001-05-08 | Apache Systems, Inc. | Address lookup DRAM aging |
US6067255A (en) | 1997-07-03 | 2000-05-23 | Samsung Electronics Co., Ltd. | Merged memory and logic (MML) integrated circuits including independent memory bank signals and methods |
US6260127B1 (en) * | 1998-07-13 | 2001-07-10 | Compaq Computer Corporation | Method and apparatus for supporting heterogeneous memory in computer systems |
FI982374A (fi) | 1998-11-02 | 2000-06-21 | Nokia Mobile Phones Ltd | Muistiliityntä |
US6449679B2 (en) * | 1999-02-26 | 2002-09-10 | Micron Technology, Inc. | RAM controller interface device for RAM compatibility (memory translator hub) |
JP2000268564A (ja) | 1999-03-16 | 2000-09-29 | Nec Eng Ltd | シンクロナスdram |
JP4034923B2 (ja) | 1999-05-07 | 2008-01-16 | 富士通株式会社 | 半導体記憶装置の動作制御方法および半導体記憶装置 |
JP3871853B2 (ja) * | 2000-05-26 | 2007-01-24 | 株式会社ルネサステクノロジ | 半導体装置及びその動作方法 |
US6549991B1 (en) * | 2000-08-31 | 2003-04-15 | Silicon Integrated Systems Corp. | Pipelined SDRAM memory controller to optimize bus utilization |
JP2002108691A (ja) * | 2000-09-29 | 2002-04-12 | Mitsubishi Electric Corp | 半導体記憶装置および半導体記憶装置の制御方法 |
US6553449B1 (en) | 2000-09-29 | 2003-04-22 | Intel Corporation | System and method for providing concurrent row and column commands |
US6732305B2 (en) * | 2000-10-05 | 2004-05-04 | United Memories, Inc. | Test interface for verification of high speed embedded synchronous dynamic random access memory (SDRAM) circuitry |
US6676028B2 (en) * | 2001-04-23 | 2004-01-13 | Howard Jacobson | Electrical resistance foot warmer for use with a motor vehicle |
JP2004213337A (ja) * | 2002-12-27 | 2004-07-29 | Nec Computertechno Ltd | 半導体記憶装置及び実装型半導体装置 |
US7558933B2 (en) * | 2003-12-24 | 2009-07-07 | Ati Technologies Inc. | Synchronous dynamic random access memory interface and method |
-
2002
- 2002-02-11 US US10/073,740 patent/US6728150B2/en not_active Expired - Lifetime
-
2003
- 2003-01-29 EP EP03707583A patent/EP1474749B1/en not_active Expired - Lifetime
- 2003-01-29 KR KR1020047012396A patent/KR100647443B1/ko active IP Right Grant
- 2003-01-29 DE DE60315952T patent/DE60315952D1/de not_active Expired - Lifetime
- 2003-01-29 DK DK03707583T patent/DK1474749T3/da active
- 2003-01-29 AT AT03707583T patent/ATE371899T1/de not_active IP Right Cessation
- 2003-01-29 JP JP2003568540A patent/JP4034268B2/ja not_active Expired - Lifetime
- 2003-01-29 AU AU2003209422A patent/AU2003209422A1/en not_active Abandoned
- 2003-01-29 WO PCT/US2003/002610 patent/WO2003069484A2/en active IP Right Grant
- 2003-01-29 CN CNB038037181A patent/CN100363917C/zh not_active Expired - Lifetime
- 2003-01-30 TW TW092102144A patent/TWI241519B/zh not_active IP Right Cessation
-
2004
- 2004-03-23 US US10/708,751 patent/US6876589B2/en not_active Expired - Lifetime
- 2004-11-30 US US10/904,811 patent/US7339838B2/en not_active Expired - Lifetime
-
2007
- 2007-01-22 JP JP2007012054A patent/JP2007102823A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
TW200304087A (en) | 2003-09-16 |
EP1474749B1 (en) | 2007-08-29 |
CN100363917C (zh) | 2008-01-23 |
EP1474749A2 (en) | 2004-11-10 |
KR100647443B1 (ko) | 2006-11-23 |
TWI241519B (en) | 2005-10-11 |
WO2003069484A2 (en) | 2003-08-21 |
US7339838B2 (en) | 2008-03-04 |
JP4034268B2 (ja) | 2008-01-16 |
AU2003209422A8 (en) | 2003-09-04 |
US20040170071A1 (en) | 2004-09-02 |
CN1630858A (zh) | 2005-06-22 |
US6728150B2 (en) | 2004-04-27 |
JP2005518017A (ja) | 2005-06-16 |
AU2003209422A1 (en) | 2003-09-04 |
ATE371899T1 (de) | 2007-09-15 |
DE60315952D1 (de) | 2007-10-11 |
WO2003069484A3 (en) | 2003-12-18 |
US20030151963A1 (en) | 2003-08-14 |
US20050088902A1 (en) | 2005-04-28 |
DK1474749T3 (da) | 2007-12-03 |
US6876589B2 (en) | 2005-04-05 |
KR20040081197A (ko) | 2004-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007102823A (ja) | 補助コマンドバスのための方法および装置 | |
US6981100B2 (en) | Synchronous DRAM with selectable internal prefetch size | |
US8019913B2 (en) | Dynamically setting burst length of double data rate memory device by applying signal to at least one external pin during a read or write transaction | |
US7433992B2 (en) | Command controlling different operations in different chips | |
JP2012248267A (ja) | 多重プリフェッチi/o構成を備えるデータパスを有するメモリデバイスおよび方法 | |
JP2008536230A (ja) | 揮発性メモリ装置及び不揮発性メモリ装置用のメモリインターフェイス | |
KR100699810B1 (ko) | 버스 효율을 향상시키는 반도체 메모리장치 및 메모리시스템 | |
JP2004536417A (ja) | 読出及び書込動作でバースト順序が異なるアドレッシングを行うメモリデバイス | |
CN112041925A (zh) | 用于在读取操作期间控制数据选通信号的系统及方法 | |
US11048651B2 (en) | Method of memory time division control and related device | |
US6982893B2 (en) | Memory module having a plurality of integrated memory components | |
US20190042095A1 (en) | Memory module designed to conform to a first memory chip specification having memory chips designed to conform to a second memory chip specification | |
US20090319708A1 (en) | Electronic system and related method with time-sharing bus | |
US20220156223A1 (en) | Memory system, memory controller and memory chip | |
US7817494B2 (en) | Integrated circuit memory devices having internal command generators therein that support extended command sets using independent and dependent commands | |
JPH02287646A (ja) | メモリ拡張方式 | |
US7013374B2 (en) | Integrated memory and method for setting the latency in the integrated memory | |
US11403242B2 (en) | Control method of multiple memory devices and associated memory system | |
US6646908B2 (en) | Integrated memory chip with a dynamic memory | |
JP2009032055A (ja) | データ記憶装置 | |
JP3563340B2 (ja) | メモリコントローラ | |
KR100916215B1 (ko) | 프로토콜 메모리, 메모리 모듈 및 프로토콜 메모리시스템과 그 제어방법. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090902 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091201 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091204 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100302 |