JP2007096342A - 不揮発性メモリ装置 - Google Patents
不揮発性メモリ装置 Download PDFInfo
- Publication number
- JP2007096342A JP2007096342A JP2006324815A JP2006324815A JP2007096342A JP 2007096342 A JP2007096342 A JP 2007096342A JP 2006324815 A JP2006324815 A JP 2006324815A JP 2006324815 A JP2006324815 A JP 2006324815A JP 2007096342 A JP2007096342 A JP 2007096342A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- common source
- insulating film
- floating
- source region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】一本のワードラインと一本のビットラインが交差する領域に第1及び第2メモリセルを具備する。これにより、一本のワードラインで2個のメモリセルの動作が制御できる。
【選択図】図2
Description
130 トンネリング絶縁膜、
155 素子分離膜、
255 フローティングゲート、
400 共通ソース領域、
450 接触接合領域、
500 ゲート間絶縁膜、
600 コントロールゲート、
610 多結晶質シリコン膜パターン、
650 タングステンシリサイド膜パターン、
800 ビットライン、
850 コンタクトホール。
Claims (6)
- 半導体基板上に形成された一本のワードラインと一対のビットラインとが交差する領域に二つのメモリセルを具備する不揮発性メモリ装置であって、
半導体基板上に第1トンネリング絶縁膜を介在して形成された第1フローティングゲート及び前記第1フローティングゲートの片側末端に隣接した半導体基板領域に第1ドレイン領域を具備する前記第1メモリセルと、
半導体基板上に第2トンネリング絶縁膜を介在して形成された第2フローティングゲート及び前記第2フローティングゲートの片側末端に隣接した半導体基板領域に第2ドレイン領域を具備する前記第2メモリセルと、
前記第1フローティングゲート及び前記第2フローティングゲート間の前記半導体基板に形成され、前記第1メモリセル及び前記第2メモリセルのソース領域として共有する共通ソース領域と、
ゲート間絶縁膜を介在して前記第1フローティングゲート及び第2フローティングゲートに同時に重畳され、ワードラインとして機能するコントロールゲートとを含み、
前記ゲート間絶縁膜は、前記第1フローティングゲート及び前記第2フローティングゲートの側壁を覆うように延びることを特徴とする不揮発性メモリ装置。 - 前記ゲート間絶縁膜は、前記共有される共通ソース領域と前記コントロールゲートとの間に延びて前記共通ソース領域と前記コントロールゲートを絶縁させることを特徴とする請求項1に記載の不揮発性メモリ装置。
- 半導体基板上にトンネリング絶縁膜を介在して形成された二つのフローティングゲートと、
前記フローティングゲート間の半導体基板に形成されて前記二つのフローティングゲートに共有される共通ソース領域と、
前記半導体基板に前記共通ソース領域と各々離隔して形成され、前記二つのフローティングゲートの末端に各々隣接して形成された二つのドレイン領域と、
前記二つのフローティングゲート上に形成されたゲート間絶縁膜と、
前記ゲート間絶縁膜上に形成されて前記二つのフローティングゲート及び前記共通ソース領域に重畳されワードラインとして機能するコントロールゲートを含み、
前記ゲート間絶縁膜は、前記二つのフローティングゲート等の側壁を覆うように延びることを特徴とする不揮発性メモリ装置。 - 前記ゲート間絶縁膜は、前記共有される共通ソース領域と前記コントロールゲートとの間に延びて前記共通ソース領域と前記コントロールゲートを絶縁させることを特徴とする請求項3に記載の不揮発性メモリ装置。
- 半導体基板上に形成されて活性領域を限定する複数個の素子分離領域と、
前記活性領域に形成され列方向に延びた複数個の共通ソース領域と、
前記活性領域に前記共通ソース領域と所定距離離隔して前記共通ソース領域と交代して形成された複数個のドレイン領域と、
前記共通ソースライン及びドレイン領域が形成されている前記活性領域上に形成されたトンネリング絶縁膜と、
前記トンネリング絶縁膜上に前記列方向に形成された複数個のフローティングゲートであって、各対のフローティングゲートは各共通ソース領域を中心とする複数対のフローティングゲートと、
前記フローティングゲート上に形成されたゲート間絶縁膜と、
前記ゲート間絶縁膜上に前記共通ソース領域と平行して形成された複数個のコントロールゲートであって、各コントロールゲートは各共通ソース領域を中心とする複数対のフローティングゲートと重畳する複数個のコントロールゲートと、
前記複数個のコントロールゲートと垂直方向に形成された複数個のビットラインであって、各ビットラインは行方向に隣接した複数個のドレイン領域を連結させる複数個のビットラインを含み、
前記ゲート間絶縁膜の各々は前記各共通ソース領域を中心とする一対のフローティングゲートの側壁を覆うように延びることを特徴とする不揮発性メモリ装置。 - 前記ゲート間絶縁膜は前記共有される共通ソース領域と前記コントロールゲートとの間に延びて前記共通ソース領域と前記コントロールゲートを絶縁させることを特徴とする請求項5に記載の不揮発性メモリ装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR19980028164 | 1998-07-13 | ||
KR98P28164 | 1998-07-13 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02739799A Division JP3934272B2 (ja) | 1998-07-13 | 1999-02-04 | 不揮発性メモリ装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007096342A true JP2007096342A (ja) | 2007-04-12 |
JP4732312B2 JP4732312B2 (ja) | 2011-07-27 |
Family
ID=19543968
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02739799A Expired - Fee Related JP3934272B2 (ja) | 1998-07-13 | 1999-02-04 | 不揮発性メモリ装置の製造方法 |
JP2006324815A Expired - Fee Related JP4732312B2 (ja) | 1998-07-13 | 2006-11-30 | 不揮発性メモリ装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02739799A Expired - Fee Related JP3934272B2 (ja) | 1998-07-13 | 1999-02-04 | 不揮発性メモリ装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP3934272B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6150369A (ja) * | 1984-08-18 | 1986-03-12 | Mitsubishi Electric Corp | 不揮発性半導体記憶素子 |
JPS6294987A (ja) * | 1985-10-21 | 1987-05-01 | Nec Corp | Mis電界効果型半導体装置及びその情報の検出方法 |
JPS6325979A (ja) * | 1986-07-18 | 1988-02-03 | Hitachi Ltd | 半導体集積回路装置 |
JPS6325967A (ja) * | 1986-07-18 | 1988-02-03 | Hitachi Ltd | 半導体集積回路装置 |
JPH04215481A (ja) * | 1990-02-22 | 1992-08-06 | Intel Corp | 三次元無接点不揮発性メモリセル及びその製造方法 |
JPH0685276A (ja) * | 1991-04-18 | 1994-03-25 | Natl Semiconductor Corp <Ns> | スタンダードな行デコーダを使用した新規なコンタクトレスフラッシュepromセル |
JPH0870054A (ja) * | 1994-08-30 | 1996-03-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1999
- 1999-02-04 JP JP02739799A patent/JP3934272B2/ja not_active Expired - Fee Related
-
2006
- 2006-11-30 JP JP2006324815A patent/JP4732312B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6150369A (ja) * | 1984-08-18 | 1986-03-12 | Mitsubishi Electric Corp | 不揮発性半導体記憶素子 |
JPS6294987A (ja) * | 1985-10-21 | 1987-05-01 | Nec Corp | Mis電界効果型半導体装置及びその情報の検出方法 |
JPS6325979A (ja) * | 1986-07-18 | 1988-02-03 | Hitachi Ltd | 半導体集積回路装置 |
JPS6325967A (ja) * | 1986-07-18 | 1988-02-03 | Hitachi Ltd | 半導体集積回路装置 |
JPH04215481A (ja) * | 1990-02-22 | 1992-08-06 | Intel Corp | 三次元無接点不揮発性メモリセル及びその製造方法 |
JPH0685276A (ja) * | 1991-04-18 | 1994-03-25 | Natl Semiconductor Corp <Ns> | スタンダードな行デコーダを使用した新規なコンタクトレスフラッシュepromセル |
JPH0870054A (ja) * | 1994-08-30 | 1996-03-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3934272B2 (ja) | 2007-06-20 |
JP4732312B2 (ja) | 2011-07-27 |
JP2000040807A (ja) | 2000-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6750525B2 (en) | Non-volatile memory device having a metal-oxide-nitride-oxide-semiconductor gate structure | |
US7553725B2 (en) | Nonvolatile memory devices and methods of fabricating the same | |
JP4086790B2 (ja) | 非揮発性メモリーとその製造方法 | |
US7408230B2 (en) | EEPROM device having first and second doped regions that increase an effective channel length | |
US20050087892A1 (en) | [nand flash memory cell row, nand flash memory cell array, operation and fabrication method thereof] | |
JP4818061B2 (ja) | 不揮発性半導体メモリ | |
JPH08316347A (ja) | リセスチャンネル構造を有する半導体素子及びその製造方法 | |
KR100316709B1 (ko) | 불휘발성 메모리 장치 제조 방법 | |
USRE37959E1 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
JP2004080037A (ja) | Eeprom及びマスクromを具備する半導体装置及びその製造方法 | |
JP4851693B2 (ja) | 高電圧トランジスタおよびその製造方法 | |
US5409854A (en) | Method for forming a virtual-ground flash EPROM array with floating gates that are self aligned to the field oxide regions of the array | |
US6555869B2 (en) | Non-volatile memory device and method of manufacturing the same | |
US6380031B1 (en) | Method to form an embedded flash memory circuit with reduced process steps | |
US20060006453A1 (en) | Nonvolatile semiconductor memory device and method of fabricating the same | |
JP2005026696A (ja) | Eeprom素子およびその製造方法 | |
JP2004228575A (ja) | Eepromセル及びその製造方法 | |
JPH04307974A (ja) | 電気的消去可能不揮発性半導体記憶装置 | |
JP4732312B2 (ja) | 不揮発性メモリ装置 | |
US7256449B2 (en) | EEPROM device for increasing a coupling ratio and fabrication method thereof | |
KR100244278B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
US20050045939A1 (en) | Split-gate memory cell, memory array incorporating same, and method of manufacture thereof | |
JP3398040B2 (ja) | 不揮発性半導体記憶装置とその製造方法 | |
JP2005340833A (ja) | バイト単位で消去されるeeprom素子及びその製造方法 | |
KR19980053139A (ko) | 플래쉬 메모리 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110420 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |