JP4732312B2 - 不揮発性メモリ装置 - Google Patents
不揮発性メモリ装置 Download PDFInfo
- Publication number
- JP4732312B2 JP4732312B2 JP2006324815A JP2006324815A JP4732312B2 JP 4732312 B2 JP4732312 B2 JP 4732312B2 JP 2006324815 A JP2006324815 A JP 2006324815A JP 2006324815 A JP2006324815 A JP 2006324815A JP 4732312 B2 JP4732312 B2 JP 4732312B2
- Authority
- JP
- Japan
- Prior art keywords
- common source
- gate
- insulating film
- film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
130 トンネリング絶縁膜、
155 素子分離膜、
255 フローティングゲート、
400 共通ソース領域、
450 接触接合領域、
500 ゲート間絶縁膜、
600 コントロールゲート、
610 多結晶質シリコン膜パターン、
650 タングステンシリサイド膜パターン、
800 ビットライン、
850 コンタクトホール。
Claims (2)
- 半導体基板上に形成されて活性領域を限定する複数個の素子分離領域と、
前記活性領域に形成され行方向に延びた複数個の共通ソース領域と、
前記活性領域に前記共通ソース領域と所定距離離隔して前記共通ソース領域と交代して形成された複数個のドレイン領域と、
前記共通ソースライン及びドレイン領域が形成されている前記活性領域上に形成されたトンネリング絶縁膜と、
前記トンネリング絶縁膜上に前記行方向に形成された複数個のフローティングゲートであって、各対のフローティングゲートは各共通ソース領域を中心とする複数対のフローティングゲートと、
前記フローティングゲート上に形成されたゲート間絶縁膜と、
前記ゲート間絶縁膜上に前記共通ソース領域と平行して形成された複数個のコントロールゲートであって、各コントロールゲートは各共通ソース領域を中心とする複数対のフローティングゲートと重畳する複数個のコントロールゲートと、
前記複数個のコントロールゲートと垂直方向に形成された複数個のビットラインであって、各ビットラインは列方向に隣接した複数個のドレイン領域を連結させる複数個のビットラインを含み、
前記ゲート間絶縁膜の各々は前記各共通ソース領域を中心とする一対のフローティングゲートの側壁を覆うように延びることを特徴とする不揮発性メモリ装置。 - 前記ゲート間絶縁膜は前記共有される共通ソース領域と前記コントロールゲートとの間に延びて前記共通ソース領域と前記コントロールゲートを絶縁させることを特徴とする請求項1に記載の不揮発性メモリ装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR19980028164 | 1998-07-13 | ||
KR98P28164 | 1998-07-13 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02739799A Division JP3934272B2 (ja) | 1998-07-13 | 1999-02-04 | 不揮発性メモリ装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007096342A JP2007096342A (ja) | 2007-04-12 |
JP4732312B2 true JP4732312B2 (ja) | 2011-07-27 |
Family
ID=19543968
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02739799A Expired - Fee Related JP3934272B2 (ja) | 1998-07-13 | 1999-02-04 | 不揮発性メモリ装置の製造方法 |
JP2006324815A Expired - Fee Related JP4732312B2 (ja) | 1998-07-13 | 2006-11-30 | 不揮発性メモリ装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02739799A Expired - Fee Related JP3934272B2 (ja) | 1998-07-13 | 1999-02-04 | 不揮発性メモリ装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP3934272B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6150369A (ja) * | 1984-08-18 | 1986-03-12 | Mitsubishi Electric Corp | 不揮発性半導体記憶素子 |
JPS6294987A (ja) * | 1985-10-21 | 1987-05-01 | Nec Corp | Mis電界効果型半導体装置及びその情報の検出方法 |
JPS6325979A (ja) * | 1986-07-18 | 1988-02-03 | Hitachi Ltd | 半導体集積回路装置 |
JPS6325967A (ja) * | 1986-07-18 | 1988-02-03 | Hitachi Ltd | 半導体集積回路装置 |
JPH04215481A (ja) * | 1990-02-22 | 1992-08-06 | Intel Corp | 三次元無接点不揮発性メモリセル及びその製造方法 |
JPH0685276A (ja) * | 1991-04-18 | 1994-03-25 | Natl Semiconductor Corp <Ns> | スタンダードな行デコーダを使用した新規なコンタクトレスフラッシュepromセル |
JPH0870054A (ja) * | 1994-08-30 | 1996-03-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1999
- 1999-02-04 JP JP02739799A patent/JP3934272B2/ja not_active Expired - Fee Related
-
2006
- 2006-11-30 JP JP2006324815A patent/JP4732312B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6150369A (ja) * | 1984-08-18 | 1986-03-12 | Mitsubishi Electric Corp | 不揮発性半導体記憶素子 |
JPS6294987A (ja) * | 1985-10-21 | 1987-05-01 | Nec Corp | Mis電界効果型半導体装置及びその情報の検出方法 |
JPS6325979A (ja) * | 1986-07-18 | 1988-02-03 | Hitachi Ltd | 半導体集積回路装置 |
JPS6325967A (ja) * | 1986-07-18 | 1988-02-03 | Hitachi Ltd | 半導体集積回路装置 |
JPH04215481A (ja) * | 1990-02-22 | 1992-08-06 | Intel Corp | 三次元無接点不揮発性メモリセル及びその製造方法 |
JPH0685276A (ja) * | 1991-04-18 | 1994-03-25 | Natl Semiconductor Corp <Ns> | スタンダードな行デコーダを使用した新規なコンタクトレスフラッシュepromセル |
JPH0870054A (ja) * | 1994-08-30 | 1996-03-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2000040807A (ja) | 2000-02-08 |
JP2007096342A (ja) | 2007-04-12 |
JP3934272B2 (ja) | 2007-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6750525B2 (en) | Non-volatile memory device having a metal-oxide-nitride-oxide-semiconductor gate structure | |
US7553725B2 (en) | Nonvolatile memory devices and methods of fabricating the same | |
JP4086790B2 (ja) | 非揮発性メモリーとその製造方法 | |
US20050162926A1 (en) | Split-gate type nonvolatile memory devices and methods for fabricating the same | |
US20050087892A1 (en) | [nand flash memory cell row, nand flash memory cell array, operation and fabrication method thereof] | |
US7408230B2 (en) | EEPROM device having first and second doped regions that increase an effective channel length | |
KR100316709B1 (ko) | 불휘발성 메모리 장치 제조 방법 | |
JPH05102490A (ja) | 半導体記憶装置およびその製造方法 | |
USRE37959E1 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
JP4851693B2 (ja) | 高電圧トランジスタおよびその製造方法 | |
JP2004080037A (ja) | Eeprom及びマスクromを具備する半導体装置及びその製造方法 | |
US5409854A (en) | Method for forming a virtual-ground flash EPROM array with floating gates that are self aligned to the field oxide regions of the array | |
US6649967B2 (en) | Non-volatile memory device with a floating gate having a tapered protrusion | |
US7745872B2 (en) | Asymmetric operation method of non-volatile memory structure | |
US20060006453A1 (en) | Nonvolatile semiconductor memory device and method of fabricating the same | |
JP2005026696A (ja) | Eeprom素子およびその製造方法 | |
JP2004228575A (ja) | Eepromセル及びその製造方法 | |
JPH04307974A (ja) | 電気的消去可能不揮発性半導体記憶装置 | |
JP4732312B2 (ja) | 不揮発性メモリ装置 | |
US7256449B2 (en) | EEPROM device for increasing a coupling ratio and fabrication method thereof | |
KR100215888B1 (ko) | 플래쉬 메모리 제조방법 | |
JP3398040B2 (ja) | 不揮発性半導体記憶装置とその製造方法 | |
US20050045939A1 (en) | Split-gate memory cell, memory array incorporating same, and method of manufacture thereof | |
KR100261184B1 (ko) | 비휘발성 메모리 셀 및 그 제조방법 | |
KR100399415B1 (ko) | 비휘발성 메모리소자 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110420 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |