JP2007095277A - 半導体メモリ装置 - Google Patents
半導体メモリ装置 Download PDFInfo
- Publication number
- JP2007095277A JP2007095277A JP2006261581A JP2006261581A JP2007095277A JP 2007095277 A JP2007095277 A JP 2007095277A JP 2006261581 A JP2006261581 A JP 2006261581A JP 2006261581 A JP2006261581 A JP 2006261581A JP 2007095277 A JP2007095277 A JP 2007095277A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- refresh
- gate
- inverter
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40618—Refresh operations over multiple banks or interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40622—Partial refresh of memory arrays
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
【課題】複数のバンクを備えた低電力半導体メモリ装置のリフレッシュ動作の際、ピーク電流の消費を減らす半導体メモリ装置を提供する。
【解決手段】複数のバンクと、前記バンク別リフレッシュ情報を含んでいるＥＭＲＳ部と、前記バンク別リフレッシュ情報に応答し、少なくとも２つ以上であるバンクのリフレッシュ動作の際、単位バンク別に順次的なリフレッシュ動作を支援するためのバンクリフレッシュ制御部とを備た半導体メモリ装置。
【選択図】図３
【解決手段】複数のバンクと、前記バンク別リフレッシュ情報を含んでいるＥＭＲＳ部と、前記バンク別リフレッシュ情報に応答し、少なくとも２つ以上であるバンクのリフレッシュ動作の際、単位バンク別に順次的なリフレッシュ動作を支援するためのバンクリフレッシュ制御部とを備た半導体メモリ装置。
【選択図】図３
Description
本発明は、半導体設計技術に関し、特に、半導体メモリ装置のリフレッシュ動作に関する。
代表的な半導体メモリ装置であるＤＲＡＭは、セルのデータ損失を防止するため、リフレッシュを必要とする。特に、ノートブックやＰＤＡ（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）などの携帯用機器は、待機時の消費電力が少なくなければならないため、待機状態でデータを保存できるように動作電流を減らすことは重要である。
このような低電力携帯用機器に用いられるＤＲＡＭは、待機状態においてデータを保存するため、ほとんどがセルフリフレッシュ動作を行っている。
ところが、通常のセルフリフレッシュ動作は、メモリーセルからなる複数のバンクを同時にイネーブルさせることから、多くのピーク電流を消費し、これにより、問題が発生していた。そのため、最近では、このようなピークパワーの消費を減らすために、全てのバンクに対するリフレッシュ動作時には、順次に全てのバンクをリフレッシュさせ、一部のバンクのリフレッシュ動作時には、選択された一部のバンクをグループ化してリフレッシュ動作させるパイルリフレッシュ（ｐｉｌｅｄ ｒｅｆｒｅｓｈ）を行う。
図１は、通常のパイルリフレッシュ動作が可能な半導体メモリ内のリフレッシュ制御装置のブロック図である。このとき、半導体メモリ装置は、４バンク構造を有すると仮定して説明する。
同図に示すように、パイルリフレッシュ動作が可能な半導体メモリ装置は、セルフリフレッシュソース信号ｓｒｅｆに応答してセルフリフレッシュ周期信号ｓｒｅｆｒｅｑを出力するセルフリフレッシュ周期信号生成部１０１、アドレス信号ａｄｄ<０：２>に応答し、複数のバンクのうち、リフレッシュしようとするバンクの情報を有するアレイセルフリフレッシュコード（ａｒｒａｙ ｓｅｌｆ ｒｅｆｒｅｓｈ ｃｏｄｅ）に基づいて、バンク選択信号ｂｋ<０：３>及び選択されたバンク情報信号ｃｏｄｅ<０>のみを出力するＥＭＲＳ（ｅｘｔｅｎｄｅｄ ｍｏｄｅ ｒｅｇｉｓｔｅｒ ｓｅｔ）部１０３、セルフリフレッシュ周期信号ｓｒｅｆｒｅｑに応答し、４バンクを順次にアクティブにするセルフリフレッシュイネーブル信号ｓｅｆａｃｔ<０：３>を生成するにおいて、選択されたバンク情報信号ｃｏｄｅ<０>に応答し、全てのバンクまたは一部のバンクのリフレッシュ動作に全て適したセルフリフレッシュイネーブル信号ｓｅｆａｃｔ<０：３>を生成するセルフリフレッシュイネーブル信号生成部１０５及び各バンク内のセルフリフレッシュイネーブル信号ｓｅｆａｃｔ<０：３>及びバンク選択信号ｂｋ<０：３>に応答し、リフレッシュ動作を行おうとするバンクの選択及びリフレッシュ動作を行わせるバンクリフレッシュ制御部１０７を備える。
ここで、セルフリフレッシュイネーブル信号生成部１０５は、選択されたバンク情報信号ｃｏｄｅ<０>のみを受信するため、前記半導体装置は、部分的なバンクではなく全バンクに対してのみパイルリフレッシュを行うことができる。詳細には、４個のバンク、すなわち全バンクがリフレッシュされる際、４個のバンクはリフレッシュ動作のために順次イネーブルされ得るが、バンクのうち、単に２個のバンクがリフレッシュされる際は、他の２個を除外し、単に２個のバンクを順次イネーブルすることができない。すなわち、全バンクのうちの一部がリフレッシュされる際は、パイルリフレッシュが実行されない。
参考に、ＥＭＲＳ部１０３が生成するアレイセルフリフレッシュコードは、表１の通りである。
アレイセルフリフレッシュコードｃｏｄｅ<０：７>のうち、図１の従来装置では、選択されたバンク情報信号ｃｏｄｅ<０>のみを用いる。
次に、簡略に動作を説明すると、リフレッシュコマンドにより生成されるセルフリフレッシュソース信号ｓｒｅｆに応答し、セルフリフレッシュ周期信号ｓｒｅｆｒｅｑが生成される。そして、パイルリフレッシュ動作のために、予め設定しておいたＰＡＳＲコード値のうち、アドレス信号ａｄｄ<０：２>によりリフレッシュ動作するバンクが選択される。これは、バンク選択信号ｂｋ<０：３>及び選択されたバンク情報信号ｃｏｄｅ<０>により出力されるが、このうち、選択されたバンク情報信号ｃｏｄｅ<０>は、リフレッシュ動作するバンクが全バンクのリフレッシュ動作であるか否かのみを判断し、セルフリフレッシュイネーブル信号生成部１０５に伝達する。すなわち、前記表１を参照すれば、アレイセルフリフレッシュコード値のうち、セルフリフレッシュイネーブル信号生成部１０５に伝達される選択されたバンク情報信号ｃｏｄｅ<０>は、全バンクをリフレッシュする動作を示す。
以後、セルフリフレッシュイネーブル信号生成部１０５では、セルフリフレッシュ周期信号ｓｒｅｆｒｅｑに応答し、順次にアクティブになるセルフリフレッシュイネーブル信号ｓｅｆａｃｔ<０：３>を生成する。このように生成されたセルフリフレッシュイネーブル信号ｓｅｆａｃｔ<０：３>は、選択されたバンク情報信号ｃｏｄｅ<０>に応答し、全バンクのリフレッシュ動作の場合は、順次にアクティブになって、バンクリフレッシュ制御部１０７に伝達される。そして、一部のバンクのリフレッシュ動作の場合は、セルフリフレッシュイネーブル信号ｓｅｆａｃｔ<０：３>が同時にアクティブになって、バンクリフレッシュ制御部１０７に伝達される。
以後、バンク選択信号ｂｋ<０：３>により４バンクが選択され、セルフリフレッシュイネーブル信号ｓｅｆａｃｔ<０：３>により選択されたバンクがリフレッシュ動作する。
以下、このような動作を保証するセルフリフレッシュイネーブル信号生成部１０５の回路図を示す。
図２は、従来の技術に係る図１のセルフリフレッシュイネーブル信号生成部１０５を示す回路図である。図１と同様に、４バンク構造を有する半導体メモリ装置と仮定して説明する。
同図に示すように、セルフリフレッシュイネーブル信号生成部１０５は、所定の個数のＮＡＮＤゲートＮＡＮＤ１１〜１９、インバータＩＮＶ５〜１３及び遅延部第１〜第３遅延部を備える。
このように備えられたセルフリフレッシュイネーブル信号生成部１０５は、セルフリフレッシュ周期信号ｓｒｅｆｒｅｑを入力信号とし、選択されたバンク情報信号ｃｏｄｅ<０>を制御信号として、第１セルフリフレッシュイネーブル信号ｓｅｆａｃｔ<０>、第２セルフリフレッシュイネーブル信号ｓｅｆａｃｔ<１>、第３セルフリフレッシュイネーブル信号ｓｅｆａｃｔ<２>及び第４セルフリフレッシュイネーブル信号ｓｅｆａｃｔ<３>を生成する。
ここで、選択されたバンク情報信号ｃｏｄｅ<０>がアクティブ（ここで、アクティブとは、全バンクに対してリフレッシュ動作を行わなければならないことを意味する）になれば、第１セルフリフレッシュイネーブル信号ｓｅｆａｃｔ<０>が最初にアクティブになる。以後、第１セルフリフレッシュイネーブル信号ｓｅｆａｃｔ<０>から第１遅延部の遅延時間と同じ分だけ遅延されて第２セルフリフレッシュイネーブル信号ｓｅｆａｃｔ<１>がアクティブになり、次に、第２セルフリフレッシュイネーブル信号ｓｅｆａｃｔ<１>から第２遅延部の遅延時間と同じ分だけ遅延されて第３セルフリフレッシュイネーブル信号ｓｅｆａｃｔ<２>がアクティブになり、次に、第３セルフリフレッシュイネーブル信号ｓｅｆａｃｔ<２>から第３遅延部の遅延時間と同じ分だけ遅延されて第４セルフリフレッシュイネーブル信号ｓｅｆａｃｔ<３>がアクティブになる。
そして、選択されたバンク情報信号ｃｏｄｅ<０>が非アクティブ（ここで、非アクティブとは、一部のバンクに対してリフレッシュ動作を行わなければならないことを意味する）になれば、これにより、第１セルフリフレッシュイネーブル信号ｓｅｆａｃｔ<０>、第２セルフリフレッシュイネーブル信号ｓｅｆａｃｔ<１>、第３セルフリフレッシュイネーブル信号ｓｅｆａｃｔ<２>及び第４セルフリフレッシュイネーブル信号ｓｅｆａｃｔ<３>が同時にアクティブになる。
結果的に、選択されたバンク情報信号ｃｏｄｅ<０>のアクティブまたは非アクティブにより、セルフリフレッシュイネーブル信号ｓｅｆａｃｔ<０：３>が順次にアクティブ又は同時にアクティブになる。
このようなセルフリフレッシュイネーブル信号ｓｅｆａｃｔ<０：３>により、全バンクに対してリフレッシュ動作を行なう場合、パイルリフレッシュ動作が可能になり、これにより、前記半導体メモリ装置は、リフレッシュ動作の際に、ピーク電流を減少させる効果が得られた。
しかしながら、低電力消費が求められる半導体メモリ装置において、たとえ、全バンクに対してではないとしても、選択された一部のバンクが同時にリフレッシュ動作する場合、該当しないバンクにアクティブになった信号が入力されることは、不要にピーク電流を増加させ、電力を浪費することになる。
例えば、ＥＭＲＳ部で部分アレイセルフリフレッシュコードのうち、他の選択されたバンク情報信号ｃｏｄｅ<４>が選択される場合、前記セルフリフレッシュイネーブル信号生成部１０５が效果的に対応できず、半導体装置内に４個のバンクのうち、３個のバンクが同時にリフレッシュされることから、ピーク電流が増加する。
そのため、複数のバンクを備えた低電力半導体メモリ装置では、リフレッシュ動作の際に、ピーク電流を減少させ得る装置が必要とされる。
特開２００５−２０３０９２
本発明は、上記のような従来の技術の問題を解決するためになされたものであって、その目的は、複数のバンクを備えた低電力半導体メモリ装置のリフレッシュ動作の際、ピーク電流の消費を減らす半導体メモリ装置を提供することにある。
そして、本発明の他の目的は、複数のバンクを備えた低電力半導体メモリ装置のリフレッシュ動作の際、バンク別にリフレッシュ動作を順次行う半導体メモリ装置を提供することにある。
上記目的を達成すべく、本発明に係る半導体メモリ装置によれば、複数のバンクと、前記バンク別リフレッシュ情報を含んでいるＥＭＲＳ部と、前記バンク別リフレッシュ情報に応答し、少なくとも２つ以上であるバンクのリフレッシュ動作の際、単位バンク別に順次的なリフレッシュ動作を支援するためのバンクリフレッシュ制御部とを備える。
すなわち第一の発明としては、複数のバンクと、前記バンク別リフレッシュ情報を含んでいるＥＭＲＳ部と、前記バンク別リフレッシュ情報に応答し、前記複数のバンク数より少ないバンクのリフレッシュ動作の際、単位バンク別に順次的なリフレッシュ動作を支援するためのバンクリフレッシュ制御部とを備えることを特徴とする半導体メモリ装置を提供する。
第二の発明としては、第一の発明にかかり、前記ＥＭＲＳ部が、バンク別リフレッシュ情報を複数の信号からなるアレイセルフリフレッシュコードとして出力することを特徴とする半導体メモリ装置を提供する。
第三の発明としては、第二の発明にかかり、前記ＥＭＲＳ部が、前記アレイセルフリフレッシュコード値を表す選択されたバンク情報信号、及び前記アレイセルフリフレッシュコード値に応じてバンクを選択するバンク選択信号を共に出力することを特徴とする半導体メモリ装置を提供する。
第四の発明としては、第三の発明にかかり、前記バンクリフレッシュ制御部が、リフレッシュコマンドに応答し、リフレッシュ周期信号を生成するリフレッシュ周期信号生成部と、前記リフレッシュ周期信号及び前記選択されたバンク情報信号に応答し、順次にアクティブになるリフレッシュイネーブル信号を生成するリフレッシュイネーブル信号生成部と、前記バンク選択信号に応答し、リフレッシュするバンクに前記リフレッシュイネーブル信号を伝達するためのバンク選択部とを備えることを特徴とする半導体メモリ装置を提供する。
第五の発明としては、第四の発明にかかり、前記リフレッシュイネーブル信号生成部が、前記リフレッシュ周期信号を受信し、順次にアクティブになる複数のパルスを生成する順次パルス生成部と、前記複数のパルス及びアレイセルフリフレッシュコード値に対応し、リフレッシュイネーブル信号を生成する４個のデコーダとを備えることを特徴とする半導体メモリ装置を提供する。
第六の発明としては、第五の発明にかかり、前記第１デコーダが、第１の選択されたバンク情報信号、第２の選択されたバンク情報信号、第３の選択されたバンク情報信号を受信する第１ＮＯＲゲートと、リフレッシュイネーブル信号を生成するためにアクティブになる第１リフレッシュアクティブ信号及び第１ＮＯＲゲートの出力信号を入力とし、第１リフレッシュイネーブル信号として出力する第２ＮＯＲゲートとを備えることを特徴とする半導体メモリ装置を提供する。
第七の発明としては、第六の発明にかかり、前記第２デコーダが、第５の選択されたバンク情報信号を反転させる第１インバータと、前記第１リフレッシュアクティブ信号及び第１インバータの出力信号を入力とする第５ＮＯＲゲートと、前記第１の選択されたバンク情報信号及び前記第２の選択されたバンク情報信号を入力とする第３ＮＯＲゲートと、前記第１リフレッシュアクティブ信号のアクティブ区間が終わった後にアクティブになる第２リフレッシュアクティブ信号及び第３ＮＯＲゲートの出力信号を入力とする第４ＮＯＲゲートと、前記第４ＮＯＲゲートの出力信号及び第５ＮＯＲゲートの出力信号を入力とし、第２リフレッシュイネーブル信号として出力する第６ＮＯＲゲートとを備えることを特徴とする半導体メモリ装置を提供する。
第八の発明としては、第七の発明にかかり、前記第３デコーダが、第６の選択されたバンク情報信号を反転させる第４インバータと、前記第１リフレッシュアクティブ信号及び第４インバータの出力信号を入力とする第９ＮＯＲゲートと、第５の選択されたバンク情報信号を反転させる第３インバータと、前記第２リフレッシュアクティブ信号及び前記第３インバータの出力信号を入力とする第８ＮＯＲゲートと、前記第１の選択されたバンク情報信号を反転させる第２インバータと、前記第２リフレッシュアクティブ信号のアクティブ区間が終わった後にアクティブになる第３リフレッシュアクティブ信号及び第２インバータの出力信号を入力とする第７ＮＯＲゲートと、前記第７ＮＯＲゲート、第８ＮＯＲゲート及び第９ＮＯＲゲートの出力信号を入力とし、第３リフレッシュイネーブル信号として出力する第１０ＮＯＲゲートとを備えることを特徴とする半導体メモリ装置を提供する。
第九の発明としては、第八の発明にかかり、前記第４デコーダが、第７の選択されたバンク情報信号を反転させる第８インバータと、前記第１リフレッシュアクティブ信号及び第８インバータの出力信号を入力とする第１４ＮＯＲゲートと、前記第６の選択されたバンク情報信号を反転させる第７インバータと、前記第２リフレッシュアクティブ信号及び第７インバータの出力信号を入力とする第１３ＮＯＲゲートと、前記第５の選択されたバンク情報信号を反転させる第６インバータと、前記第３リフレッシュアクティブ信号及び第６インバータの出力信号を入力とする第１２ＮＯＲゲートと、前記第１の選択されたバンク情報信号を反転させる第５インバータと、前記第３リフレッシュアクティブ信号のアクティブ区間が終わった後にアクティブになる第４リフレッシュアクティブ信号及び第５インバータの出力信号を入力とする第１１ＮＯＲゲートと、前記第１１ＮＯＲゲート、第１２ＮＯＲゲート、第１３ＮＯＲゲート及び第１４ＮＯＲゲートを入力とし、第４リフレッシュイネーブル信号として出力する第１５ＮＯＲゲートとを備えることを特徴とする半導体メモリ装置を提供する。
第十の発明としては、第一の発明にかかり、前記バンクリフレッシュ制御部が、リフレッシュコマンドに応答し、リフレッシュ周期信号を生成するリフレッシュ周期信号生成部と、前記リフレッシュ周期信号及び前記選択されたバンク情報信号に応答し、順次にアクティブになるリフレッシュイネーブル信号を生成するリフレッシュイネーブル信号生成部と、前記バンク選択信号に応答し、リフレッシュするバンクに前記リフレッシュイネーブル信号を伝達するためのバンク選択部とを備えることを特徴とする半導体メモリ装置を提供する。
第十一の発明としては、第十の発明にかかり、前記リフレッシュイネーブル信号生成部が、前記リフレッシュ周期信号を受信し、順次にアクティブになる複数のパルスを生成する順次パルス生成部と、前記複数のパルス及びアレイセルフリフレッシュコード値に対応し、リフレッシュイネーブル信号を生成する４個のデコーダとを備えることを特徴とする半導体メモリ装置を提供する。
第十二の発明としては、第十一の発明にかかり、前記第１デコーダが、第１の選択されたバンク情報信号、第２の選択されたバンク情報信号、第３の選択されたバンク情報信号を受信する第１ＮＯＲゲートと、リフレッシュイネーブル信号を生成するためにアクティブになる第１リフレッシュアクティブ信号及び第１ＮＯＲゲートの出力信号を入力とし、第１リフレッシュイネーブル信号として出力する第２ＮＯＲゲートとを備えることを特徴とする半導体メモリ装置を提供する。
第十三の発明としては、第十二の発明にかかり、前記第２デコーダが、第５の選択されたバンク情報信号を反転させる第１インバータと、前記第１リフレッシュアクティブ信号及び第１インバータの出力信号を入力とする第５ＮＯＲゲートと、前記第１の選択されたバンク情報信号及び前記第２の選択されたバンク情報信号を入力とする第３ＮＯＲゲートと、前記第１リフレッシュアクティブ信号のアクティブ区間が終わった後にアクティブになる第２リフレッシュアクティブ信号及び第３ＮＯＲゲートの出力信号を入力とする第４ＮＯＲゲートと、前記第４ＮＯＲゲートの出力信号及び第５ＮＯＲゲートの出力信号を入力とし、第２リフレッシュイネーブル信号として出力する第６ＮＯＲゲートとを備えることを特徴とする半導体メモリ装置を提供する。
第十四の発明としては、第十三の発明にかかり、前記第３デコーダが、第６の選択されたバンク情報信号を反転させる第４インバータと、前記第１リフレッシュアクティブ信号及び第４インバータの出力信号を入力とする第９ＮＯＲゲートと、第５の選択されたバンク情報信号を反転させる第３インバータと、前記第２リフレッシュアクティブ信号及び前記第３インバータの出力信号を入力とする第８ＮＯＲゲートと、前記第１の選択されたバンク情報信号を反転させる第２インバータと、前記第２リフレッシュアクティブ信号のアクティブ区間が終わった後にアクティブになる第３リフレッシュアクティブ信号及び第２インバータの出力信号を入力とする第７ＮＯＲゲートと、前記第７ＮＯＲゲート、第８ＮＯＲゲート及び第９ＮＯＲゲートの出力信号を入力とし、第３リフレッシュイネーブル信号として出力する第１０ＮＯＲゲートとを備えることを特徴とする半導体メモリ装置を提供する。
第十五の発明としては、第十四の発明にかかり、前記第４デコーダが、第７の選択されたバンク情報信号を反転させる第８インバータと、前記第１リフレッシュアクティブ信号及び第８インバータの出力信号を入力とする第１４ＮＯＲゲートと、前記第６の選択されたバンク情報信号を反転させる第７インバータと、前記第２リフレッシュアクティブ信号及び第７インバータの出力信号を入力とする第１３ＮＯＲゲートと、前記第５の選択されたバンク情報信号を反転させる第６インバータと、前記第３リフレッシュアクティブ信号及び第６インバータの出力信号を入力とする第１２ＮＯＲゲートと、前記第１の選択されたバンク情報信号を反転させる第５インバータと、前記第３リフレッシュアクティブ信号のアクティブ区間が終わった後にアクティブになる第４リフレッシュアクティブ信号及び第５インバータの出力信号を入力とする第１１ＮＯＲゲートと、前記第１１ＮＯＲゲート、第１２ＮＯＲゲート、第１３ＮＯＲゲート及び第１４ＮＯＲゲートを入力とし、第４リフレッシュイネーブル信号として出力する第１５ＮＯＲゲートとを備えることを特徴とする半導体メモリ装置を提供する。
本発明によれば、バンクのリフレッシュ動作が、全バンクまたは一部のバンクであるときにも、バンク別に順次的なリフレッシュ動作を支援してピーク電流の消費を減らす。
したがって、低電力で駆動される半導体メモリ装置の安定性及び信頼性を保障することができる。
以下、本発明の好ましい実施の形態を、添付図面に基づき詳細に説明する。
図３は、本発明に係る半導体メモリ装置内のリフレッシュ制御装置のブロック図である。また、図４Ａ〜図４Ｄは、本発明に係る図３のセルフリフレッシュイネーブル信号生成部１０５を示す回路図である。本発明に係る半導体メモリ装置は、４バンク構造を有すると仮定して説明する。
図３に示すように、本発明に係る半導体メモリ装置は、セルフリフレッシュソース信号ｓｒｅｆに応答し、セルフリフレッシュ周期信号ｓｒｅｆｒｅｑを出力するセルフリフレッシュ周期信号生成部３０１、アドレス信号ａｄｄ<０：２>に応答し、複数のバンクのうち、リフレッシュしようとするバンクの情報を有する部分アレイセルフリフレッシュコードを選択して、バンク選択信号ｂｋ<０：３>及びアレイセルフリフレッシュコードｃｏｄｅ<０：７>を出力するＥＭＲＳ部３０３、セルフリフレッシュ周期信号ｓｒｅｆｒｅｑに応答し、４バンクに対応する４個の互いに異なる遅延情報によって順次にアクティブになるセルフリフレッシュイネーブル信号ｓｅｆａｃｔ<０：３>を生成し、かつセルフリフレッシュイネーブル信号ｓｅｆａｃｔ<０：３>及びアレイセルフリフレッシュコードｃｏｄｅ<０：７>に応答し、４個のバンクのリフレッシュ動作の際、単位バンク別に順次リフレッシュ動作を支援し得るセルフリフレッシュイネーブル信号ｓｅｆａｃｔ<０：３>を生成するセルフリフレッシュイネーブル信号生成部３０５、及びセルフリフレッシュイネーブル信号ｓｅｆａｃｔ<０：３>及びバンク選択信号ｂｋ<０：３>に応答し、リフレッシュ動作を行おうとするバンクの選択及びリフレッシュ動作を行わせるバンクリフレッシュ制御部３０７を備える。
ここで、ＥＭＲＳ部３０３から出力されるアレイセルフリフレッシュコードｃｏｄｅ<０：７>は、前記表１で説明している図１に示すＥＭＲＳ部１０３から生成したものと同様である。
図４Ａ〜図４Ｄに示すように、セルフリフレッシュイネーブル信号生成部３０５は、選択的に８ビットのアレイセルフリフレッシュコードｃｏｄｅ<０：７>を受信し、４バンク構造に対応する個数で備えられた４個のデコーダを備える。そして、それぞれのデコーダは、順次に行われるバンク別順次リフレッシュ動作を保証するために、順次にアクティブになるリフレッシュアクティブ信号ａｃｔｉｖｅ<０：３>を選択的に受信する。
まず、図４Ａに示すように、第１バンクをリフレッシュするための第１セルフリフレッシュイネーブル信号ｓｅｆａｃｔ<０>を生成するための第１デコーダとして、第１の選択されたバンク情報信号ｃｏｄｅ<０>、第２の選択されたバンク情報信号ｃｏｄｅ<１>及び第３の選択されたバンク情報信号ｃｏｄｅ<２>をそれぞれ受信する第１ＮＯＲゲートＮＯＲ１、第１リフレッシュアクティブ信号ａｃｔｉｖｅ<０>及び第１ＮＯＲゲートＮＯＲ１の出力信号を入力とし、第１セルフリフレッシュイネーブル信号ｓｅｆａｃｔ<０>として出力する第２ＮＯＲゲートＮＯＲ２で具現できる。
そして、図４Ｂに示すように、第２デコーダとして、第５の選択されたバンク情報信号ｃｏｄｅ<４>を反転させる第１インバータＩＮＶ１、第１リフレッシュアクティブ信号ａｃｔｉｖｅ<０>及び第１インバータＩＮＶ１の出力信号を入力とする第５ＮＯＲゲートＮＯＲ５、第１の選択されたバンク情報信号ｃｏｄｅ<０>及び第２の選択されたバンク情報信号ｃｏｄｅ<１>をそれぞれ入力とする第３ＮＯＲゲートＮＯＲ３、第２リフレッシュアクティブ信号ａｃｔｖｉｅ<１>及び第３ＮＯＲゲートＮＯＲ３の出力信号を入力とする第４ＮＯＲゲートＮＯＲ４、第４ＮＯＲゲートＮＯＲ４の出力信号及び第５ＮＯＲゲートＮＯＲ５の出力信号をそれぞれ入力とし、第２セルフリフレッシュイネーブル信号ｓｅｆａｃｔ<１>として出力する第６ＮＯＲゲートＮＯＲ６で具現できる。
そして、図４Ｃに示すように、第３デコーダとして、第６の選択されたバンク情報信号ｃｏｄｅ<５>を反転させる第４インバータＩＮＶ４、第１リフレッシュアクティブ信号ａｃｔｉｖｅ<０>及び第４インバータＩＮＶ４の出力信号を入力とする第９ＮＯＲゲートＮＯＲ９、第５の選択されたバンク情報信号ｃｏｄｅ<４>を反転させる第３インバータＩＮＶ３、第２リフレッシュアクティブ信号ａｃｔｉｖｅ<１>及び第３インバータＩＮＶ３の出力信号を入力とする第８ＮＯＲゲートＮＯＲ、第１の選択されたバンク情報信号ｃｏｄｅ<０>を反転させる第２インバータＩＮＶ２、第３リフレッシュアクティブ信号ａｃｔｉｖｅ<２>及び第２インバータＩＮＶ２を入力とする第７ＮＯＲゲートＮＯＲ７、第７ＮＯＲゲートＮＯＲ７、第８ＮＯＲゲートＮＯＲ８及び第９ＮＯＲゲートＮＯＲ９の出力信号を入力とし、第３セルフリフレッシュイネーブル信号ｓｅｆａｃｔ<２>として出力する第１０ＮＯＲゲートＮＯＲ１０で具現できる。
また、図４Ｄに示すように、第４デコーダとして、第７の選択されたバンク情報信号ｃｏｄｅ<６>を反転させる第８インバータＩＮＶ８、第１リフレッシュアクティブ信号ａｃｔｉｖｅ<０>及び第８インバータＩＮＶ８の出力信号を入力とする第１４ＮＯＲゲートＮＯＲ１４、第６の選択されたバンク情報信号ｃｏｄｅ<５>を反転させる第７インバータＩＮＶ７、第２リフレッシュアクティブ信号ａｃｔｉｖｅ<１>及び第７インバータＩＮＶ７の出力信号を入力とする第１３ＮＯＲゲートＮＯＲ１３、第５の選択されたバンク情報信号ｃｏｄｅ<４>を反転させる第６インバータＩＮＶ６、第３リフレッシュアクティブ信号ａｃｔｉｖｅ<２>及び第６インバータＩＮＶ６の出力信号を入力とする第１２ＮＯＲゲートＮＯＲ１２、第１の選択されたバンク情報信号ｃｏｄｅ<０>を反転させる第５インバータＩＮＶ５、第４リフレッシュアクティブ信号ａｃｔｉｖｅ<３>及び第５インバータＩＮＶ５の出力信号を入力とする第１１ＮＯＲゲートＮＯＲ１１、第１１ＮＯＲゲートＮＯＲ１１、第１２ＮＯＲゲートＮＯＲ１２、第１３ＮＯＲゲートＮＯＲ１３及び第１４ＮＯＲゲートＮＯＲ１４を入力とし、第４セルフリフレッシュイネーブル信号ｓｅｆａｃｔ<３>して出力する第１５ＮＯＲゲートＮＯＲ１５で具現できる。
４個のバンクのうち、第１〜３バンクがリフレッシュされる場合を例に挙げ、前記のような第１〜第４デコーダに基づいて、セルフリフレッシュイネーブル信号ｓｅｆａｃｔ<０：３>が生成される過程を説明する。まず、セルフリフレッシュ周期信号生成部３０１からセルフリフレッシュ周期信号ｓｒｅｆｒｅｑを出力し、セルフリフレッシュイネーブル信号生成部３０５に伝達し、ＥＭＲＳ部３０３から前記表１を参照して第５の選択されたバンク情報信号ｃｏｄｅ<４>を選択し、同様に、セルフリフレッシュイネーブル信号生成部３０５に伝達する。
そして、セルフリフレッシュイネーブル信号生成部３０５が前記セルフリフレッシュ周期信号ｓｒｅｆｒｅｑに対応し、各バンクを順次リフレッシュ動作させるために、リフレッシュアクティブ信号ａｃｔｉｖｅ<０：３>を生成する。リフレッシュアクティブ信号ａｃｔｉｖｅ<０：３>は、一定の遅延情報を有し、個別、かつ、順次にアクティブになる。
予め第５の選択されたバンク情報信号ｃｏｄｅ<４>によりリフレッシュ動作するバンク（第２バンク、第３バンク及び第４バンク）が選択されている状態で、第１デコーダに入力される信号として、第１の選択されたバンク情報信号ｃｏｄｅ<０>は論理レベルハイに、第２の選択されたバンク情報信号ｃｏｄｅ<１>は論理レベルハイに、第３の選択されたバンク情報信号ｃｏｄｅ<２>は論理レベルローに、それぞれレベル遷移する。ここで、選択されたバンク情報信号ｃｏｄｅ<０：２>の論理レベルを決定する要因は、ＥＭＲＳ部１０３から出力された第５の選択されたバンク情報信号ｃｏｄｅ<４>によるものである。すなわち、第５の選択されたバンク情報信号ｃｏｄｅ<４>が第２バンク、第３バンク及び第４バンクに対するリフレッシュ情報を有している状態で、第１デコーダに入力される信号である第１の選択されたバンク情報信号ｃｏｄｅ<０>、第２の選択されたバンク情報信号ｃｏｄｅ<１>、第３の選択されたバンク情報信号ｃｏｄｅ<２>が内包しているバンクのリフレッシュ情報（表１参照）のうち、重複するバンクのリフレッシュ情報があれば、論理レベルハイに、そうでなければ論理レベルローにレベル遷移する。例えば、第５の選択されたバンク情報信号ｃｏｄｅ<４>と比較し、第２の選択されたバンク情報信号ｃｏｄｅ<１>は、第１バンク及び第２バンクに対するリフレッシュ情報を有していることから論理レベルがハイに遷移し、第３の選択されたバンク情報信号ｃｏｄｅ<２>は、第１バンクに対するリフレッシュ情報を有していることから論理レベルがローに遷移される。
したがって、論理レベルハイである第１リフレッシュアクティブ信号ａｃｔｉｖｅ<０>及び各選択されたバンク情報信号ｃｏｄｅ<０：２>が組み合わせられ、第１セルフリフレッシュイネーブル信号ｓｅｆａｃｔ<０>は論理レベルローとなる。
したがって、ＥＭＲＳ部３０３から出力された第５の選択されたバンク情報信号ｃｏｄｅ<４>が含んでいないバンク（リフレッシュ情報）は、リフレッシュ動作を行わない。
同様に、第２デコーダは、第５の選択されたバンク情報信号ｃｏｄｅ<４>が論理レベルハイに遷移し、論理レベルがハイである第１リフレッシュアクティブ信号ａｃｔｉｖｅ<０>と組み合わせられる。
次に、第１の選択されたバンク情報信号ｃｏｄｅ<０>及び第２の選択されたバンク情報信号ｃｏｄｅ<１>が論理レベルハイに遷移し、第１リフレッシュアクティブ信号ａｃｔｉｖｅ<０>のアクティブ区間において一定時間分遅延されてアクティブになる第２リフレッシュアクティブ信号ａｃｔｉｖｅ<１>と組み合わせられる。これは、第１セルフリフレッシュイネーブル信号ｓｅｆａｃｔ<０>が生成された後に、第２セルフリフレッシュイネーブル信号ｓｅｆａｃｔ<１>が生成されることを意味する。
以下、第３デコーダ及び第４デコーダも同じ原理であるため、説明は省略する。
上述のように、従来では、バンクのリフレッシュ動作が全バンクに対するものであるか否かのみを判断し、全バンクのリフレッシュ動作の場合は、ピーク電流の消費を減らすためにバンク別にリフレッシュ動作を支援し、一部のバンクのリフレッシュ動作の場合は、一部のバンクを一回にリフレッシュ動作を支援していた。ピーク電流が消費されるという問題を改善する本発明では、バンクのリフレッシュ動作が全バンクまたは一部のバンクであるときにも、バンク別に順次リフレッシュ動作を支援して、ピーク電流の消費を減らす。
上述した本発明の好ましい実施の形態は、例示の目的のために開示されたものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、特許請求の範囲に属するものである。
例えば、上述の実施の形態で用いられたロジックの種類及び配置は、入力信号及び出力信号が全てハイアクティブ信号である場合を一例に挙げて具現したものであることから、信号のアクティブ極性が変われば、ロジックの具現例も変化し、このような具現例は、その数があまりにも膨大であり、また、その具現例の変化が本発明が属する技術分野における通常の知識を有する者にとって、技術的に容易に推察できる事項であるから、各々の場合に対して直接的に言及しないことにする。
また、上述の実施の形態においてセルフリフレッシュイネーブル信号生成部のデコーダは、バンクの個数に対応する個数で備えられなければならず、前記デコーダは一連の回路で具現する場合を一例に挙げて説明したが、これもまた１つの具現例に過ぎない。
３０１ セルフリフレッシュ周期信号生成部
３０３ ＥＭＲＳ部
３０５ セルフリフレッシュイネーブル信号生成部
３０７ バンクリフレッシュ制御部
３０３ ＥＭＲＳ部
３０５ セルフリフレッシュイネーブル信号生成部
３０７ バンクリフレッシュ制御部
Claims (15)
- 複数のバンクと、
前記バンク別リフレッシュ情報を含んでいるＥＭＲＳ部と、
前記バンク別リフレッシュ情報に応答し、前記複数のバンク数より少ないバンクのリフレッシュ動作の際、単位バンク別に順次的なリフレッシュ動作を支援するためのバンクリフレッシュ制御部と
を備えることを特徴とする半導体メモリ装置。 - 前記ＥＭＲＳ部が、バンク別リフレッシュ情報を複数の信号からなるアレイセルフリフレッシュコードとして出力することを特徴とする請求項１に記載の半導体メモリ装置。
- 前記ＥＭＲＳ部が、前記アレイセルフリフレッシュコード値を表す選択されたバンク情報信号、及び前記アレイセルフリフレッシュコード値に応じてバンクを選択するバンク選択信号を共に出力することを特徴とする請求項２に記載の半導体メモリ装置。
- 前記バンクリフレッシュ制御部が、
リフレッシュコマンドに応答し、リフレッシュ周期信号を生成するリフレッシュ周期信号生成部と、
前記リフレッシュ周期信号及び前記選択されたバンク情報信号に応答し、順次にアクティブになるリフレッシュイネーブル信号を生成するリフレッシュイネーブル信号生成部と、
前記バンク選択信号に応答し、リフレッシュするバンクに前記リフレッシュイネーブル信号を伝達するためのバンク選択部と
を備えることを特徴とする請求項３に記載の半導体メモリ装置。 - 前記リフレッシュイネーブル信号生成部が、
前記リフレッシュ周期信号を受信し、順次にアクティブになる複数のパルスを生成する順次パルス生成部と、
前記複数のパルス及びアレイセルフリフレッシュコード値に対応し、リフレッシュイネーブル信号を生成する４個のデコーダと
を備えることを特徴とする請求項４に記載の半導体メモリ装置。 - 前記第１デコーダが、
第１の選択されたバンク情報信号、第２の選択されたバンク情報信号、第３の選択されたバンク情報信号を受信する第１ＮＯＲゲートと、
リフレッシュイネーブル信号を生成するためにアクティブになる第１リフレッシュアクティブ信号及び第１ＮＯＲゲートの出力信号を入力とし、第１リフレッシュイネーブル信号として出力する第２ＮＯＲゲートと
を備えることを特徴とする請求項５に記載の半導体メモリ装置。 - 前記第２デコーダが、
第５の選択されたバンク情報信号を反転させる第１インバータと、
前記第１リフレッシュアクティブ信号及び第１インバータの出力信号を入力とする第５ＮＯＲゲートと、
前記第１の選択されたバンク情報信号及び前記第２の選択されたバンク情報信号を入力とする第３ＮＯＲゲートと、
前記第１リフレッシュアクティブ信号のアクティブ区間が終わった後にアクティブになる第２リフレッシュアクティブ信号及び第３ＮＯＲゲートの出力信号を入力とする第４ＮＯＲゲートと、
前記第４ＮＯＲゲートの出力信号及び第５ＮＯＲゲートの出力信号を入力とし、第２リフレッシュイネーブル信号として出力する第６ＮＯＲゲートと
を備えることを特徴とする請求項６に記載の半導体メモリ装置。 - 前記第３デコーダが、
第６の選択されたバンク情報信号を反転させる第４インバータと、
前記第１リフレッシュアクティブ信号及び第４インバータの出力信号を入力とする第９ＮＯＲゲートと、
第５の選択されたバンク情報信号を反転させる第３インバータと、
前記第２リフレッシュアクティブ信号及び前記第３インバータの出力信号を入力とする第８ＮＯＲゲートと、
前記第１の選択されたバンク情報信号を反転させる第２インバータと、
前記第２リフレッシュアクティブ信号のアクティブ区間が終わった後にアクティブになる第３リフレッシュアクティブ信号及び第２インバータの出力信号を入力とする第７ＮＯＲゲートと、
前記第７ＮＯＲゲート、第８ＮＯＲゲート及び第９ＮＯＲゲートの出力信号を入力とし、第３リフレッシュイネーブル信号として出力する第１０ＮＯＲゲートと
を備えることを特徴とする請求項７に記載の半導体メモリ装置。 - 前記第４デコーダが、
第７の選択されたバンク情報信号を反転させる第８インバータと、
前記第１リフレッシュアクティブ信号及び第８インバータの出力信号を入力とする第１４ＮＯＲゲートと、
前記第６の選択されたバンク情報信号を反転させる第７インバータと、
前記第２リフレッシュアクティブ信号及び第７インバータの出力信号を入力とする第１３ＮＯＲゲートと、
前記第５の選択されたバンク情報信号を反転させる第６インバータと、
前記第３リフレッシュアクティブ信号及び第６インバータの出力信号を入力とする第１２ＮＯＲゲートと、
前記第１の選択されたバンク情報信号を反転させる第５インバータと、
前記第３リフレッシュアクティブ信号のアクティブ区間が終わった後にアクティブになる第４リフレッシュアクティブ信号及び第５インバータの出力信号を入力とする第１１ＮＯＲゲートと、
前記第１１ＮＯＲゲート、第１２ＮＯＲゲート、第１３ＮＯＲゲート及び第１４ＮＯＲゲートを入力とし、第４リフレッシュイネーブル信号として出力する第１５ＮＯＲゲートと
を備えることを特徴とする請求項８に記載の半導体メモリ装置。 - 前記バンクリフレッシュ制御部が、
リフレッシュコマンドに応答し、リフレッシュ周期信号を生成するリフレッシュ周期信号生成部と、
前記リフレッシュ周期信号及び前記選択されたバンク情報信号に応答し、順次にアクティブになるリフレッシュイネーブル信号を生成するリフレッシュイネーブル信号生成部と、
前記バンク選択信号に応答し、リフレッシュするバンクに前記リフレッシュイネーブル信号を伝達するためのバンク選択部と
を備えることを特徴とする請求項１に記載の半導体メモリ装置。 - 前記リフレッシュイネーブル信号生成部が、
前記リフレッシュ周期信号を受信し、順次にアクティブになる複数のパルスを生成する順次パルス生成部と、
前記複数のパルス及びアレイセルフリフレッシュコード値に対応し、リフレッシュイネーブル信号を生成する４個のデコーダと
を備えることを特徴とする請求項１０に記載の半導体メモリ装置。 - 前記第１デコーダが、
第１の選択されたバンク情報信号、第２の選択されたバンク情報信号、第３の選択されたバンク情報信号を受信する第１ＮＯＲゲートと、
リフレッシュイネーブル信号を生成するためにアクティブになる第１リフレッシュアクティブ信号及び第１ＮＯＲゲートの出力信号を入力とし、第１リフレッシュイネーブル信号として出力する第２ＮＯＲゲートと
を備えることを特徴とする請求項１１に記載の半導体メモリ装置。 - 前記第２デコーダが、
第５の選択されたバンク情報信号を反転させる第１インバータと、
前記第１リフレッシュアクティブ信号及び第１インバータの出力信号を入力とする第５ＮＯＲゲートと、
前記第１の選択されたバンク情報信号及び前記第２の選択されたバンク情報信号を入力とする第３ＮＯＲゲートと、
前記第１リフレッシュアクティブ信号のアクティブ区間が終わった後にアクティブになる第２リフレッシュアクティブ信号及び第３ＮＯＲゲートの出力信号を入力とする第４ＮＯＲゲートと、
前記第４ＮＯＲゲートの出力信号及び第５ＮＯＲゲートの出力信号を入力とし、第２リフレッシュイネーブル信号として出力する第６ＮＯＲゲートと
を備えることを特徴とする請求項１２に記載の半導体メモリ装置。 - 前記第３デコーダが、
第６の選択されたバンク情報信号を反転させる第４インバータと、
前記第１リフレッシュアクティブ信号及び第４インバータの出力信号を入力とする第９ＮＯＲゲートと、
第５の選択されたバンク情報信号を反転させる第３インバータと、
前記第２リフレッシュアクティブ信号及び前記第３インバータの出力信号を入力とする第８ＮＯＲゲートと、
前記第１の選択されたバンク情報信号を反転させる第２インバータと、
前記第２リフレッシュアクティブ信号のアクティブ区間が終わった後にアクティブになる第３リフレッシュアクティブ信号及び第２インバータの出力信号を入力とする第７ＮＯＲゲートと、
前記第７ＮＯＲゲート、第８ＮＯＲゲート及び第９ＮＯＲゲートの出力信号を入力とし、第３リフレッシュイネーブル信号として出力する第１０ＮＯＲゲートと
を備えることを特徴とする請求項１３に記載の半導体メモリ装置。 - 前記第４デコーダが、
第７の選択されたバンク情報信号を反転させる第８インバータと、
前記第１リフレッシュアクティブ信号及び第８インバータの出力信号を入力とする第１４ＮＯＲゲートと、
前記第６の選択されたバンク情報信号を反転させる第７インバータと、
前記第２リフレッシュアクティブ信号及び第７インバータの出力信号を入力とする第１３ＮＯＲゲートと、
前記第５の選択されたバンク情報信号を反転させる第６インバータと、
前記第３リフレッシュアクティブ信号及び第６インバータの出力信号を入力とする第１２ＮＯＲゲートと、
前記第１の選択されたバンク情報信号を反転させる第５インバータと、
前記第３リフレッシュアクティブ信号のアクティブ区間が終わった後にアクティブになる第４リフレッシュアクティブ信号及び第５インバータの出力信号を入力とする第１１ＮＯＲゲートと、
前記第１１ＮＯＲゲート、第１２ＮＯＲゲート、第１３ＮＯＲゲート及び第１４ＮＯＲゲートを入力とし、第４リフレッシュイネーブル信号として出力する第１５ＮＯＲゲートと
を備えることを特徴とする請求項１４に記載の半導体メモリ装置。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2005-0090942 | 2005-09-29 | ||
| KR20050090942 | 2005-09-29 | ||
| KR1020060049139A KR100798772B1 (ko) | 2005-09-29 | 2006-05-31 | 반도체 메모리 장치 |
| KR10-2006-0049139 | 2006-05-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007095277A true JP2007095277A (ja) | 2007-04-12 |
| JP5137369B2 JP5137369B2 (ja) | 2013-02-06 |
Family
ID=37893703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006261581A Expired - Fee Related JP5137369B2 (ja) | 2005-09-29 | 2006-09-26 | 半導体メモリ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7457185B2 (ja) |
| JP (1) | JP5137369B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8675436B2 (en) | 2009-07-07 | 2014-03-18 | Samsung Electronics Co., Ltd. | Multi-channel semiconductor memory device and method of refreshing the same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8411523B2 (en) * | 2010-09-24 | 2013-04-02 | Intel Corporation | Reduced current requirements for DRAM self-refresh modes via staggered refresh operations of subsets of memory banks or rows |
| JP5932236B2 (ja) * | 2011-04-13 | 2016-06-08 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置及びシステム |
| US10109341B2 (en) * | 2015-11-05 | 2018-10-23 | Mediatek Inc. | Memory capable of entering/exiting power down state during self-refresh period and associated memory controller and memory system |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01211397A (ja) * | 1988-02-19 | 1989-08-24 | Nec Corp | 記憶装置のリフレッシュ装置 |
| JPH04109488A (ja) * | 1990-08-29 | 1992-04-10 | Mitsubishi Electric Corp | ダイナミック型半導体記憶装置 |
| JP2000030439A (ja) * | 1998-07-13 | 2000-01-28 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2002373489A (ja) * | 2001-06-15 | 2002-12-26 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US20050068826A1 (en) * | 2003-09-30 | 2005-03-31 | Rainer Hoehler | Selective bank refresh |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5999473A (en) * | 1997-04-25 | 1999-12-07 | Texas Instruments Incorporated | Circuit and method for internal refresh counter |
| KR100355226B1 (ko) | 1999-01-12 | 2002-10-11 | 삼성전자 주식회사 | 뱅크별로 선택적인 셀프 리프레쉬가 가능한 동적 메모리장치 |
| US6590822B2 (en) | 2001-05-07 | 2003-07-08 | Samsung Electronics Co., Ltd. | System and method for performing partial array self-refresh operation in a semiconductor memory device |
| KR100437610B1 (ko) | 2001-09-20 | 2004-06-30 | 주식회사 하이닉스반도체 | 정상 모드와 부분 어레이 셀프 리프레쉬 모드를 갖는저전력 반도체 메모리 장치 |
| US6650587B2 (en) | 2001-11-19 | 2003-11-18 | Micron Technology, Inc. | Partial array self-refresh |
| JP2003338177A (ja) | 2002-05-22 | 2003-11-28 | Mitsubishi Electric Corp | 半導体記憶装置 |
| GB0225396D0 (en) | 2002-10-31 | 2002-12-11 | Shimadzu Res Lab Europe Ltd | A device for reflecting and detecting electromagnetic radiation |
| KR100474551B1 (ko) | 2003-02-10 | 2005-03-10 | 주식회사 하이닉스반도체 | 셀프 리프레쉬 장치 및 방법 |
| KR100611774B1 (ko) | 2004-06-03 | 2006-08-10 | 주식회사 하이닉스반도체 | 반도체 기억 소자의 뱅크 베이스드 부분 어레이 셀프 리프레쉬 장치 및 방법 |
| KR100660874B1 (ko) * | 2005-07-25 | 2006-12-26 | 삼성전자주식회사 | 듀얼 포트를 갖는 디램에서의 리프레시 제어 방법 |
-
2006
- 2006-09-22 US US11/525,013 patent/US7457185B2/en active Active
- 2006-09-26 JP JP2006261581A patent/JP5137369B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01211397A (ja) * | 1988-02-19 | 1989-08-24 | Nec Corp | 記憶装置のリフレッシュ装置 |
| JPH04109488A (ja) * | 1990-08-29 | 1992-04-10 | Mitsubishi Electric Corp | ダイナミック型半導体記憶装置 |
| JP2000030439A (ja) * | 1998-07-13 | 2000-01-28 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2002373489A (ja) * | 2001-06-15 | 2002-12-26 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US20050068826A1 (en) * | 2003-09-30 | 2005-03-31 | Rainer Hoehler | Selective bank refresh |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8675436B2 (en) | 2009-07-07 | 2014-03-18 | Samsung Electronics Co., Ltd. | Multi-channel semiconductor memory device and method of refreshing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070070765A1 (en) | 2007-03-29 |
| US7457185B2 (en) | 2008-11-25 |
| JP5137369B2 (ja) | 2013-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102151627B1 (ko) | Ddr에 호환되는 메모리 시스템들을 위한 자가 최적화된 파워 관리 | |
| US8116161B2 (en) | System and method for refreshing a DRAM device | |
| JP2006147123A (ja) | メモリ装置のリフレッシュ方法 | |
| KR101257366B1 (ko) | 반도체 메모리 장치 및 리프레쉬 제어 방법 | |
| KR100772110B1 (ko) | 로우 어드레스 제어 장치 | |
| CN103943141A (zh) | 用于实施基于地址的sram访问协助的系统和方法 | |
| JP2004259343A (ja) | 半導体記憶装置 | |
| KR20120075983A (ko) | 반도체메모리장치 | |
| US7158427B2 (en) | Semiconductor memory device | |
| CN101312070B (zh) | 降低静态随机访问存储器阵列功率的装置和方法 | |
| JP5137369B2 (ja) | 半導体メモリ装置 | |
| US20040093461A1 (en) | Self-refresh device and method | |
| KR100798772B1 (ko) | 반도체 메모리 장치 | |
| KR20110031522A (ko) | 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 제어 방법 | |
| JP2005071559A (ja) | 高電圧供給回路及び高電圧供給方法 | |
| KR20100095830A (ko) | 글리치 프리 및 파워 세이빙 기능을 갖는 시프트 레지스터 회로 | |
| US6597622B2 (en) | Apparatus and method for operation of multi-bank semiconductor memory device with an up/down counter | |
| US7623393B2 (en) | Semiconductor memory apparatus | |
| JP4382096B2 (ja) | ダイナミック回路を用いた半導体装置 | |
| JP2020194613A (ja) | 疑似スタティックランダムアクセスメモリ及びそのデータ書き込み方法 | |
| KR20060084071A (ko) | 반도체 메모리에서의 리프레쉬 제어회로 및 그에 따른제어방법 | |
| KR101096255B1 (ko) | 카운터 제어신호 생성회로 및 리프레쉬회로 | |
| CN112102859B (zh) | 伪静态随机存取存储器及其数据写入方法 | |
| US7428179B2 (en) | Apparatus for controlling activation of semiconductor integrated circuit and controlling method of the same | |
| KR100924355B1 (ko) | 반도체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090925 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110916 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120417 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120424 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120424 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120927 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121113 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |