JP2007081057A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】 両ゲート絶縁膜の信頼性を確保した半導体装置及びその製造方法を提供すること。
【解決手段】 同一の半導体基板１０に、トレンチゲート構造の縦型ＭＯＳトランジスタとして、Ｎチャネルトランジスタ１０１とＰチャネルトランジスタ１０２を構成してなる半導体装置１００であって、Ｎチャネルトランジスタ１０１のゲート絶縁膜４０において、基板表面またはトレンチ側壁の平坦部の厚さをｔ１、基板表面及びトレンチ側壁との間のトレンチ開孔角部の厚さをｔ２とし、Ｐチャネルトランジスタ１０２のゲート絶縁膜４１において、基板表面またはトレンチ側壁の平坦部の厚さをｔ３、基板表面及びトレンチ側壁との間のトレンチ開孔角部の厚さをｔ４とすると、夫々のゲート絶縁膜４０，４１を、ｔ２＞ｔ１、ｔ４≧ｔ３、ｔ２／ｔ１＞ｔ４／ｔ３を満たすように設定した。
【選択図】 図２

Description

本発明は、同一の半導体基板に、トレンチゲート構造の縦型ＭＯＳトランジスタとして、Ｎ導電型領域をソースおよびドレインとするＮチャネルトランジスタと、Ｐ導電型領域をソースおよびドレインとするＰチャネルトランジスタを構成してなる半導体装置及びその製造方法に関するものである。

従来、同一の半導体基板に、トレンチゲート構造の縦型ＭＯＳトランジスタとして、Ｎ導電型領域をソースおよびドレインとするＮチャネルトランジスタと、Ｐ導電型領域をソースおよびドレインとするＰチャネルトランジスタを構成してなる半導体装置が知られている。

ところで、Ｎチャネルトランジスタにおいては、曲率半径の小さいトレンチ開孔角部においてゲート酸化膜に電界集中が生じるので、これによるゲート酸化膜の耐圧低下を回避するために、熱酸化により曲率半径を大きくすることが提案されている（非特許文献１参照）。
ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ，ＶＯＬ．ＥＤ−３４，ＮＯ．８，ＡＵＧＵＳＴ １９８７，ｐ１６８１−１６８７

しかしながら、熱酸化量と曲率半径と関係について本発明者が確認したところ、熱酸化量（それにより形成される膜厚）の増加に対して、曲率半径は頭打ち（熱酸化量を大きくしても曲率半径の増加量が小さくなる）となった（図１４参照）。従って、トレンチ開孔角部の電界強度を低下させるためには、曲率半径だけでなく、ゲート酸化膜の膜厚を厚くする必要がある。図１４は、熱酸化量（酸化膜厚）と曲率半径との関係を示す図である。

また、Ｐチャネルトランジスタにおいては、トランジスタを駆動させる際にゲート電圧に印加される電圧がＮチャネルトランジスタとは逆方向であるため、ゲート酸化膜の電界方向がＮチャネルトランジスタとは逆となり、非特許文献１に指摘されるようなゲート酸化膜のトレンチ開孔角部に電界集中は生じない。しかし、Ｐ導電型領域を構成するシリコンの原子半径とドーパントであるボロンの原子半径が大きく異なるため、領域内に格子歪を生じやすい。この格子歪は、トレンチ形成（エッチングや熱処理等）に起因してトレンチ側壁近傍に存在する欠陥、ストレスと相互作用すると、結晶欠陥となる。例えば熱酸化によりゲート絶縁膜を形成する場合、熱酸化量を大きくする（膜厚を厚くする）ほど、形成されたゲート酸化膜中に結晶欠陥が取り込まれやすく、膜中の欠陥密度が大きくなる。この場合、結晶欠陥がキャリアのトラップとして作用し、膜中の電界分布が不均一となるので、寿命が低下する。

本発明は上記問題点に鑑み、同一の半導体基板に、トレンチゲート構造の縦型ＭＯＳトランジスタとして、Ｎ導電型領域をソースおよびドレインとするＮチャネルトランジスタと、Ｐ導電型領域をソースおよびドレインとするＰチャネルトランジスタを構成してなる半導体装置において、両ゲート絶縁膜の信頼性を確保した半導体装置及びその製造方法を提供することを目的としている。

上記目的を達成する為に、請求項１〜１０に記載の発明は、同一の半導体基板に、トレンチゲート構造の縦型ＭＯＳトランジスタとして、Ｎ導電型領域をソースおよびドレインとするＮチャネルトランジスタと、Ｐ導電型領域をソースおよびドレインとするＰチャネルトランジスタを構成してなる半導体装置に関するものである。先ず請求項１に記載の発明は、Ｎチャネルトランジスタのゲート絶縁膜において、基板表面またはトレンチ側壁の平坦部の厚さをｔ１、基板表面及びトレンチ側壁との間のトレンチ開孔角部の厚さをｔ２とし、Ｐチャネルトランジスタのゲート絶縁膜において、基板表面またはトレンチ側壁の平坦部の厚さをｔ３、基板表面及びトレンチ側壁との間のトレンチ開孔角部の厚さをｔ４とすると、夫々のゲート絶縁膜を、ｔ２＞ｔ１、ｔ４≧ｔ３、ｔ２／ｔ１＞ｔ４／ｔ３を満たすように設定したことを特徴とする。

このように本発明によると、耐圧を確保できる程度にＰチャネルトランジスタのゲート絶縁膜の膜厚をできるだけ均一にしつつ、Ｎチャネルトランジスタのゲート絶縁膜のトレンチ開孔角部をできる限り厚くしている。すなわち、Ｎチャネルトランジスタのゲート絶縁膜における電界集中を抑制し、Ｐチャネルトランジスタのゲート絶縁膜における欠陥密度を小さくしている。従って、Ｎチャネルトランジスタ及びＰチャネルトランジスタの両ゲート絶縁膜の信頼性が確保されている。

尚、平坦部の膜厚を示すｔ１、ｔ３とは、ｔ１が基板表面の膜厚を示す場合、ｔ３も基板表面の膜厚を示し、ｔ１がトレンチ側壁の膜厚を示す場合、ｔ３もトレンチ側壁の膜厚を示すものとする。また、トレンチ開孔角部とは、基板表面及びトレンチ側壁との間の肩部であり、当該部位の膜厚を示すｔ２、ｔ４とは、上記肩部における最大膜厚部位の膜厚、又は、同一位置における膜厚を示すものとする。

請求項２に記載のように、Ｎチャネルトランジスタのゲート絶縁膜を、ｔ２≧１．４×ｔ１を満たすように設定すると良い。このように設定すると、トレンチ開孔角部の電界強度を平坦部の電界強度と同等以下とすることができる。すなわち、電界集中抑制に対してより効果的である。

請求項３に記載のように、トレンチ開孔角部のうち、少なくともＮチャネルトランジスタのトレンチ開孔角部を、丸みを帯びた緩やかな形状とした構成とすることが好ましい。言い換えれば、トレンチ開孔角部の曲率半径をより大きくすることが好ましい。このように構成すると、電界集中抑制に対してより効果的である。

具体的には、Ｎチャネルトランジスタのゲート絶縁膜としては、請求項４に記載のように、熱酸化により形成された酸化膜を含む構成とすることが好ましい。熱酸化の場合、平坦部に供給される酸素量よりもトレンチ開孔角部に供給される酸素量の方が大きいので、トレンチ開孔角部の膜厚ｔ２をより厚くするのに好適である。

特に請求項５に記載のように、半導体基板において、平坦部である基板表面及びトレンチ側壁が（１００）面方位である構成においては、（１００）面は酸化速度が遅いので、（１００）面とは異なるトレンチ開孔角部の膜厚を平坦部よりもより厚くすることができる。

請求項６に記載のように、Ｎチャネルトランジスタのゲート絶縁膜を、熱酸化による酸化膜の上層として、窒素を含有する窒素含有膜を有する構成としても良い。このように、窒素含有膜の場合、酸化膜よりも誘電率を高くすることができる。従って、同等のトランジスタ特性であれば、酸化膜単層に比べて、窒素含有膜をさらに有する構成の方が膜厚を厚くすることができる。すなわち、酸化膜に比べて膜中の電界強度（実効電界）を低くすることができるので、信頼性を向上することができる。

その際、請求項７に記載のように、窒素含有膜を、酸化膜との界面から遠ざかる方向に窒素濃度が連続的に増加する領域を含む構成とすると尚良い。言い換えれば、熱酸化により形成された酸化膜上に、酸化膜と窒化膜との界面が不連続とならないように窒素濃度が連続的に増加する窒素含有膜を設けると良い。この場合、例えば公知のＯＮＯ膜のように、非連続界面がゲート絶縁膜中に存在しないため、キャリアを膜中にトラップすることがない。従って、しきい値電圧の変動を防ぐことができる。尚、酸化膜よりも誘電率の高い膜であれば必ずしも窒素含有膜に限ることはない。例えば、Ｈｆ、Ｌａ、Ａｌ等を含む膜でも同様の効果が期待できる。

また、Ｐチャネルトランジスタのゲート絶縁膜としては、請求項８に記載のように、気相成長により形成された酸化膜を含む構成とすることが好ましい。気相成長（例えば化学気相成長）を用いると、堆積によって基板表面にゲート絶縁膜を構成するので、半導体基板側の結晶欠陥の影響を受けない。また、酸化膜の膜厚をほぼ均一とすることができる。従って、膜中の欠陥密度を小さくすることができるので、所望の信頼性を確保することができる。

請求項９に記載のように、Ｐチャネルトランジスタのゲート絶縁膜を、気相成長による酸化膜形成後、熱酸化処理しても良い。気相成長により形成された酸化膜は、その組成がストイキオメトリックな状態（化学的な量論状態）からずれており、膜中にダングリングボンド（未結合手）が存在する。従って、膜中にキャリアをトラップしやすい。それに対し、本発明においては、気相成長により形成された酸化膜を熱処理しているので、膜が緻密化され、ストイキオメトリックな状態となっており、ダングリングボンドがない。また、熱酸化によって基板と酸化膜との界面が形成されており、その界面準位密度は熱酸化による酸化膜並みに小さい。すなわち、良好な界面特性を有している。

尚、ＳＯＩ構造半導体基板は、単結晶シリコンに比べて応力が高いため、上記した結晶欠陥が生じやすい。また、埋め込み酸化膜を有するので、ＩＧ（Intrinsic Gettering）層が形成しにくく（支持基板側のゲッタリングの効果が埋め込み酸化膜によって遮られる）、結晶欠陥及びゲート絶縁膜耐圧を低下させる金属原子がそのまま基板内に残留してしまう。従って、この結晶欠陥がゲート絶縁膜中に取り込まれると、膜中の欠陥密度が大きくなり、トラップ密度も増加することとなる。しかしながら、上記した請求項１〜９いずれかに記載の発明によれば、請求項１０に記載のように、埋め込み酸化膜を有するＳＯＩ構造半導体基板を半導体基板とする構成にであっても、両ゲート絶縁膜の信頼性を確保することができる。

次に、請求項１１〜１６に記載の発明は、上記した同一の半導体基板に、トレンチゲート構造の縦型ＭＯＳトランジスタとして、Ｎ導電型領域をソースおよびドレインとするＮチャネルトランジスタと、Ｐ導電型領域をソースおよびドレインとするＰチャネルトランジスタを形成する半導体装置を製造する方法に関するものである。先ず請求項１１に記載のように、Ｎチャネルトランジスタのゲート絶縁膜として、熱酸化により熱酸化膜を形成する工程と、Ｐチャネルトランジスタのゲート絶縁膜として、気相成長により気相酸化膜を形成する工程とを備えることを特徴とする。

熱酸化の場合、平坦部の供給される酸素よりもトレンチ開孔角部に供給される酸素の方が多いので、トレンチ開孔角部の膜厚を平坦部より厚くするのに好適である。また、気相成長（例えば化学気相成長）の場合、堆積によって基板表面に気相酸化膜を構成するので、半導体基板内に存在する結晶欠陥の影響を受けない。また、酸化膜の膜厚をほぼ均一とすることができる。すなわち、膜中の欠陥密度を小さくすることができる。このように本発明によると、両ゲート絶縁膜の信頼性を確保することができる。

請求項１２、１３に記載の発明の作用効果は、それぞれ請求項５，６に記載の発明の作用効果と同様であるので、その記載を省略する。

請求項１４に記載のように、窒素含有膜を形成する工程においてＣＶＤ法を適用し、酸化膜との界面から遠ざかる方向に窒素濃度が連続的に増加するように、ガス組成を径時的に変化させると良い。例えば、シラン（その化合物含む）とＮ_２Ｏの混合ガスにおいて、時間とともにＮ_２Ｏの分圧を下げ、かわりにＮＨ_３を反応系内に導入しつつその分圧を上げることで、熱酸化により形成された酸化膜上に、酸化膜と窒化膜との界面が不連続とならないように窒素濃度が連続的に増加する窒素含有膜を形成することができる。この場合、例えば公知のＯＮＯ膜のように、非連続界面がゲート絶縁膜中に存在しないため、キャリアを膜中にトラップすることがない。従って、しきい値電圧の変動を防ぐことができる。

請求項１５、１６に記載の発明の作用効果は、それぞれ請求項９，１０に記載の発明の作用効果と同様であるので、その記載を省略する。

以下、本発明の実施の形態を図に基づいて説明する。
（第１の実施の形態）
図１は、本実施形態に係る半導体装置の概略構成を示す断面図である。図２は、トレンチ開孔角部（図１の点線で囲まれた領域）周辺の拡大図であり、（ａ）はＮチャネルトランジスタ側、（ｂ）はＰチャネルトランジスタ側を示している。

図1に示すように、本実施形態に係る半導体装置１００は、半導体基板１０にトレンチゲート構造の縦型ＭＯＳトランジスタとして、Ｎ導電型領域をソースおよびドレインとするＮチャネルトランジスタ１０１と、Ｐ導電型領域をソースおよびドレインとするＰチャネルトランジスタ１０２が形成されてなる半導体装置である。

半導体基板１０は、内部に絶縁膜を埋め込んだＳＯＩ（Silicon On Insulator）基板であり、単結晶シリコン（Ｓｉ）からなる支持基板１１、シリコン酸化膜（ＳｉＯ_２）からなる絶縁膜１２、およびｎ−型の半導体層１３で構成されている。

Ｎチャネルトランジスタ１０１は、ｎ−型の半導体層１３をドレイン領域とし、ドレイン領域にトレンチ１６が形成されている。トレンチ１６には、表面に形成されたゲート絶縁膜（図１では省略）を介してゲート電極１７が埋め込み形成されている。また、ゲート電極１７をマスクとして不純物をイオン注入等により添加し、熱拡散することにより、トレンチ側壁に到達し、トレンチ１６より浅い拡散深さのｐ型の拡散領域１４（ウェル領域）が形成されており、半導体層１３の表層部にソース領域であるｎ＋拡散領域１５が形成されている。尚、図１中において、符号１８は層間絶縁膜であり、符号１９は層間絶縁膜１８を介してソース領域である拡散領域１５に接続されたソース電極である。また、ドレイン領域である半導体層１３にもドレイン電極（図示略）が接続されている。

Ｐチャネルトランジスタ１０２は、ｎ−型の半導体層１３の表層部にドレイン領域であるｐ型の拡散領域１９が形成され、この拡散領域１９にトレンチ２２が形成されている。トレンチ２２には、表面に形成されたゲート絶縁膜（図１では省略）を介してゲート電極２３が埋め込み形成されている。また、ゲート電極２３をマスクとして不純物をイオン注入等により添加し、熱拡散することにより、トレンチ側壁に到達し、トレンチ２２より浅い拡散深さのｎ型の拡散領域２０（ウェル領域）が形成されており、半導体層１３の表層部にソース領域であるｎ＋型の拡散領域２１が形成されている。尚、図１中において、符号２４は層間絶縁膜１８を介してソース領域である拡散領域２１に接続されたソース電極である。また、ドレイン領域であるｐ型の拡散領域１９にもドレイン電極（図示略）が接続されている。

そして、Ｎチャネルトランジスタ１０１およびＰチャネルトランジスタは、絶縁膜１２の主面側において、絶縁膜１２に達するトレンチ分離領域３０によって互いに（周囲から）絶縁分離されている。なお、図１中の符号３１は、ＬＯＣＯＳ酸化膜である。

ここで、半導体装置１００を構成する両素子１０１，１０２のゲート絶縁膜について、図２（ａ），（ｂ）を用いて説明する。図２（ａ）に示すように、Ｎチャネルトランジスタ１０１のトレンチ１６の内壁（及び半導体基板１０の表面）には、ゲート絶縁膜４０が形成されている。また、図２（ｂ）に示すように、Ｐチャネルトランジスタ１０２のトレンチ２２の内壁（及び半導体基板１０の表面）には、ゲート絶縁膜４１が形成されている。

図２（ａ）に示すように、Ｎチャネルトランジスタ１０１のゲート絶縁膜４０において、基板表面（半導体層１３表面）側の平坦部の厚さをｔ１、基板表面とトレンチ側壁との間のトレンチ開孔角部の厚さをｔ２とする。また、図２（ｂ）に示すように、Ｐチャネルトランジスタ１０２のゲート絶縁膜４１において、基板表面側の平坦部の厚さをｔ３、基板表面とトレンチ側壁との間のトレンチ開孔角部の厚さをｔ４とする。本実施形態に係る半導体装置１００においては、式１〜３の関係を満たすように、夫々のゲート絶縁膜４０，４１が設定されている。
（式１）ｔ２＞ｔ１
（式２）ｔ４≧ｔ３
（式３）ｔ２／ｔ１＞ｔ４／ｔ３
すなわち、耐圧を確保できる程度にＰチャネルトランジスタ１０２のゲート絶縁膜４１の膜厚をできるだけ均一に薄くしつつ、Ｎチャネルトランジスタ１０１のゲート絶縁膜４０のトレンチ開孔角部の膜厚をできる限り厚くしている。従って、Ｎチャネルトランジスタ１０１のゲート絶縁膜４０における電界集中を抑制し、Ｐチャネルトランジスタ１０２のゲート絶縁膜４１における欠陥密度を小さくしている。従って、Ｎチャネルトランジスタ１０１及びＰチャネルトランジスタ１０２の両ゲート絶縁膜４０，４１の信頼性が確保されている。

尚、平坦部の膜厚を示すｔ１、ｔ３とは、ｔ１が基板表面の膜厚を示す場合、ｔ３も基板表面の膜厚を示し、ｔ１がトレンチ側壁の膜厚を示す場合、ｔ３もトレンチ側壁の膜厚を示すものとする。また、トレンチ開孔角部とは、基板表面及びトレンチ側壁との間の肩部であり、当該部位の膜厚を示すｔ２、ｔ４とは、上記肩部における最大膜厚部位の膜厚又は、同一位置における膜厚を示すものとする。

また、本発明者が確認（シミュレーション）したところ、図３に示すように、Ｎチャネルトランジスタ１０１のゲート絶縁膜４０を、式４を満たすように設定すると、トレンチ開孔角部の電界強度を平坦部の電界強度と同等以下とすることができることが明らかとなった。
（式４）ｔ２≧１．４×ｔ１
したがって、式４を満たすように設定すれば、Ｎチャネルトランジスタ１０１のゲート絶縁膜４０における電界集中を抑制し、耐久性を向上することができる。尚、図３は、開孔角部と平坦部における膜厚比と電界強度比との関係を示す図であり、平坦部の膜厚を２５ｎｍとしたときのシミュレーション結果である。

次に、上記構成の半導体装置１００を製造する方法の一例を、図１、図４〜図８を用いて説明する。尚、本実施形態に係る半導体装置１００の製造においては、ゲート絶縁膜４０，４１の形成に特徴があり、それ以外については公知の製造技術を用いるので、ゲート絶縁膜４０，４１の形成工程について重点的に説明する。

図４は半導体装置１００の製造工程全体を説明するための工程別断面図であり、（ａ）は素子分離領域形成工程、（ｂ）はトレンチ形成工程、（ｃ）はゲート電極形成工程、（ｄ）は拡散領域形成工程を示している。図５〜図８は、ゲート絶縁膜形成工程を示す断面図である。尚、図５（ａ）〜（ｅ）の各工程は、Ｎチャネルトランジスタ１０１とＰチャネルトランジスタ１０２で共通であり、図６〜図８においては、（ａ）がＮチャネルトランジスタ１０１側、（ｂ）がＰチャネルトランジスタ１０２側を示している。

先ず図４（ａ）に示すように、ＳＯＩ構造の半導体基板１０を準備し、半導体層１３のＰチャネルトランジスタ１０２の形成領域に、ｐ型の拡散領域１９を形成する。また、Ｎチャネルトランジスタ１０１とＰチャネルトランジスタ１０２とを分離する素子分離領域として、絶縁膜１２まで達するトレンチ分離領域３０とＬＯＣＯＳ酸化膜３１を形成する。

次に、トレンチゲート構造のゲート電極１７，２３を形成するために、図４（ｂ）に示すように、Ｎチャネルトランジスタ１０１とＰチャネルトランジスタ１０２の所定位置に、例えばドライエッチングによりトレンチ（溝）１６，２２をそれぞれ形成する。そして、トレンチ１６，２２表面および半導体層１３の表面にゲート絶縁膜４０，４１（図４においては省略）を形成する。

ここで、トレンチ１６，２２の開孔角部（肩部）および底面角部の形状は、エッチングした状態で図５（ａ）に示すようにいずれも角張っている。そこで、熱酸化（例えば１０００℃以上）によりトレンチ１６，２２の表面に犠牲酸化膜５０を形成し（図５（ｂ）参照）、この犠牲酸化膜５０を除去する（図５（ｃ）参照）。これにより、トレンチ１６，２２の開孔角部（肩部）および底面角部は、丸みを帯びた緩やかな形状となる。尚、上記以外にも、例えば等方的エッチングによって、角部をエッチングし、丸みを帯びた緩やかな形状とすることも可能である。

次に、ＣＶＤ法（本実施形態においてはＬＰＣＶＤ法）を用いて、トレンチ表面にＣＶＤ酸化膜５１を形成し（図５（ｄ）参照）、次いでＣＶＤ法により、ＣＶＤ酸化膜５１上に窒化膜５２を形成する（図５（ｅ）参照）。

窒化膜５２形成後、Ｐチャネルトランジスタ１０２側のみをマスクして、Ｎチャネルトランジスタ１０１側の窒化膜５２を選択除去（例えば等方的エッチング）し、次いで窒化膜５２をマスクとして、Ｎチャネルトランジスタ１０１側のＣＶＤ酸化膜５１を選択除去（例えばフッ酸処理）する（図６参照）。

次いで、Ｐチャネルトランジスタ１０２側に窒化膜５２が存在する状態で、熱酸化し、Ｎチャネルトランジスタ１０１側のトレンチ１６表面及び半導体層１３表面に熱酸化膜５３を形成する（図７参照）。そして、この熱酸化膜５３をＮチャネルトランジスタ１０１側のゲート絶縁膜４０とする。また、Ｐチャネルトランジスタ１０２側の窒化膜５２を除去し、ＣＶＤ酸化膜５１をＰチャネルトランジスタ１０２側のゲート絶縁膜４１とする（図８参照）。

このようにして各ゲート絶縁膜４０,４１を形成後、図４（ｃ）に示すように、ゲート絶縁膜４０，４１を介して、トレンチ１６，２２内にゲート電極材料を埋め込んで、ゲート電極１７，２３を形成する。

そして、図４（ｄ）に示すように、各拡散領域１４，１５,２０,２１を順次形成し、層間絶縁膜１８、ソース電極２４、ドレイン電極（図示略）、配線等を形成して、図１に示す半導体装置１００が製造される。

このように本実施形態においては、Ｎチャネルトランジスタ１０１のゲート絶縁膜４０を熱酸化膜５３から構成し、Ｐチャネルトランジスタ１０２のゲート絶縁膜４１をＣＶＤ酸化膜５１から構成している。

熱酸化の場合、平坦部に供給される酸素量よりもトレンチ開孔角部に供給される酸素量の方が大きいので、トレンチ開孔角部の膜厚をより厚くすることができる。特に本実施形態においては、平坦部である半導体層１３の表面とトレンチ側壁を（１００）面方位としている。従って、（１００）面は酸化速度が遅いので、（１００）面とは異なるトレンチ開孔角部の膜厚を平坦部よりもより厚くすることができる。従って、電界集中の生じやすいＮチャネルトランジスタ１０１のゲート絶縁膜４０に好適である。

また、ＣＶＤ法の場合、堆積によって基板表面にゲート絶縁膜４１を構成するので、半導体層１３及び拡散領域１９〜２１の結晶欠陥の影響を受けない。また、膜厚をほぼ均一とすることができる。従って、膜中の欠陥密度を小さくすることができるので、開孔角部の厚膜化による電流駆動能力の低下が発生せず、Ｎチャネルトランジスタ１０１に比べ電流能力の小さなＰチャネルトランジスタ１０２のゲート絶縁膜４１として好適である。結晶欠陥をゲッタリングによって除去しにくいＳＯＩ構造の半導体基板１０においても、効果的である。

本発明者が確認したところ、図９に示すように、Ｎチャネルトランジスタ１０１のゲート絶縁膜４０において、開孔角部の膜厚ｔ２と平坦部ｔ１の膜厚の比が略１．４であった。また、Ｐチャネルトランジスタ１０２のゲート絶縁膜４１において、開孔角部の膜厚ｔ４と平坦部ｔ３の膜厚の比が略１．０であった。従って、上記製造方法によれば、上記した式１〜４を満たす半導体装置１００、すなわち両ゲート絶縁膜４０,４１の信頼性が確保された半導体装置１００を製造することができる。図９は、上記製造方法により形成されたゲート絶縁膜４０，４１の開孔角部と平坦部の膜厚比を示す図である。

尚、上記した製造方法においては、ゲート電極１７,２３形成後に各拡散領域１４，１５，２０，２１を形成する例を示した。しかしながら、トレンチ１６,２２形成前に形成しても良い。しかしながら、ゲート絶縁膜４０，４１形成時の熱の影響を受けるので、ゲート電極１７,２３形成後に形成する方が良い。

（第２の実施形態）
次に、本発明の第２の実施形態を、図１０及び図１１に基づいて説明する。図１０は本実施形態に係るゲート絶縁膜４０，４１の形成工程の一部を示す概略断面図であり、ＣＶＤ酸化膜５１の選択除去工程を示している。図１１は、本実施形態に係るゲート絶縁膜４０，４１の形成工程の一部を示す概略断面図であり、図１０に続く熱酸化工程を示している。

第２の実施形態における半導体装置１００及びその製造方法は、第１の実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。

ゲート絶縁膜４０,４１の形成工程において、図５（ｄ）に示した、ＣＶＤ法（ＬＰＣＶＤ法）を用いてトレンチ１６（２２）表面にＣＶＤ酸化膜５１を形成するところまでは、第１の実施形態と同様である。

この後、本実施形態においては、Ｐチャネルトランジスタ１０２の形成領域をフォトレジスト５４でマスクし、Ｎチャネルトランジスタ１０１側のＣＶＤ酸化膜５１をウェットエッチングにより選択的に除去する（図１０参照）。

そして、フォトレジスト５４を除去した後、Ｎチャネルトランジスタ１０１及びＰチャネルトランジスタ１０２の所定領域を熱酸化（例えば８５０℃、水蒸気と酸素の混合雰囲気下）する。これにより、Ｎチャネルトランジスタ１０１のトレンチ１６表面に熱酸化膜５３が形成され、この熱酸化膜５３がゲート絶縁膜４０となる。また、ＣＶＤ酸化膜５１が熱酸化されてゲート絶縁膜４１となる。

ここで、酸化前の状態では、Ｐチャネルトランジスタ１０２のＣＶＤ酸化膜５１はストイキオメトリックな状態（化学的な量論状態）からずれており、膜中にダングリングボンド（未結合手）が存在する。これに対し、ＣＶＤ酸化膜５１を熱酸化してなるＣＶＤ酸化膜５１ａは、膜がストイキオメトリックな状態となり、ダングリングボンドがＣＶＤ酸化膜を成膜した場合に比べて少なくなる。また、熱酸化によってＳｉとＳｉＯ_２との界面が形成され、その界面準位密度は熱酸化による酸化膜並みに小さくなる。すなわち、耐圧特性をより向上することができる。

本発明者が確認したところ、図１２に示すように、Ｎチャネルトランジスタ１０１のゲート絶縁膜４０において、開孔角部の膜厚ｔ２と平坦部ｔ１の膜厚の比が略１．４であった。また、Ｐチャネルトランジスタ１０２のゲート絶縁膜４１において、開孔角部の膜厚ｔ４と平坦部ｔ３の膜厚の比は略１．２であった。従って、上記製造方法によっても、第１の実施形態に示した式１〜４を満たす半導体装置１００を製造することができる。また、Ｐチャネルトランジスタ１０２のゲート絶縁膜４１の耐圧特性をより向上することができる。図１２は、上記製造方法により形成されたゲート絶縁膜４０，４１の開孔角部と平坦部の膜厚比を示す図である。

さらには、第1の実施形態に示した製造方法に比べて、製造工程を簡素化することができる。

（第３の実施形態）
次に、本発明の第３の実施形態を、図１３に基づいて説明する。図１３は本実施形態に係るゲート絶縁膜４０の概略構成を示す図であり、（ａ）はトレンチ開孔角部の拡大断面図、（ｂ）は（ａ）のＡ−Ａ‘断面における組成を示す模式図である。

第３の実施形態における半導体装置１００及びその製造方法は、第１又は第２の実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。

本実施形態に係る半導体装置１００においては、図１３（ａ）に示すように、Ｎチャネルトランジスタ１０１のゲート絶縁膜４０を、熱酸化による熱酸化膜５３と、その上層として形成した窒素を含有する窒素含有膜６０とにより構成している。窒素含有膜６０の場合、酸化膜よりも誘電率を高くすることができる。従って、同等のトランジスタ特性であれば、酸化膜単層に比べて、窒素含有膜６０をさらに有する構成の方が膜厚を厚くすることができる。すなわち、熱酸化膜５３単体をゲート絶縁膜４０とする構成に比べて膜中の電界強度（実行電界）を低くすることができるので、信頼性を向上することができる。

その際、窒素含有膜６０として窒化膜（Ｓｉ_３Ｎ_４）を構成しても良いが、本実施形態においては、図１３（ｂ）に示すように、窒素含有膜６０を、熱酸化膜５３（Ｔｈ．ＯＸ）との界面から遠ざかる方向に窒素濃度が連続的に増加する領域（ＣＶＤ ＳｉＯＮ）を含む構成としている。言い換えれば、熱酸化により形成された熱酸化膜５３上に、酸化膜と窒化膜との界面が不連続とならないように窒素濃度が連続的に増加する窒素含有膜６０を設けている。この場合、例えば公知のＯＮＯ膜のように、非連続界面がゲート絶縁膜４０中に存在しないため、キャリアを膜中にトラップすることがない。すなわち、しきい値電圧の変動を防ぐことができる。

上記構成のゲート絶縁膜４０の製造方法としては、例えばＣＶＤ法を適用し、熱酸化膜５３形成後に窒素含有膜６０を形成すれば良い。熱酸化により形成された熱酸化膜５３上に、酸化膜と窒化膜との界面が不連続とならないように窒素濃度が連続的に増加する窒素含有膜６０を構成する場合には、熱酸化膜５３との界面から遠ざかる方向に窒素濃度が連続的に増加するように、ガス組成を径時的に変化させれば良い。例えば、シラン（その化合物含む）とＮ_２Ｏの混合ガスにおいて、時間とともにＮ_２Ｏの分圧を下げ、かわりにＮＨ_３を反応系内に導入しつつその分圧を上げることで、熱酸化により形成された熱酸化膜５３上に、酸化膜と窒化膜との界面が不連続とならないように窒素濃度が連続的に増加する窒素含有膜６０を形成することができる。

尚、本実施形態においては、熱酸化膜５３上に窒素含有膜６０を積層する例を示した。しかしながら、ＣＶＤ酸化膜５１，５１ａ上に窒素含有膜６０を積層しても良い。例えば、第1の実施形態において、ＣＶＤ法により形成された窒化膜５２を除去せず残すことで、ゲート絶縁膜４１をＣＶＤ酸化膜５１と窒素含有膜６０である窒化膜５２とにより構成しても良い。

以上本発明の好ましい実施形態について説明したが、本発明は上述の実施形態のみに限定されず、種々変更して実施することができる。

尚、本実施形態においては、半導体基板１０として、単結晶シリコン（Ｓｉ）からなる支持基板１１、シリコン酸化膜（ＳｉＯ_２）からなる絶縁膜１２、およびｎ−型の半導体層１３で構成されるＳＯＩ構造の半導体基板を適用する例を示した。しかしながら、半導体基板１０は上記例に限定されるものではない。

第１の実施形態に係る半導体装置の概略構成を示す断面図である トレンチ開孔角部（図１の点線で囲まれた領域）周辺の拡大図であり、（ａ）はＮチャネルトランジスタ側、（ｂ）はＰチャネルトランジスタ側を示している。 トレンチ開孔角部と平坦部における膜厚比と電界強度比との関係を示す図である。 半導体装置の製造工程全体を説明するための工程別断面図であり、（ａ）は素子分離領域形成工程、（ｂ）はトレンチ形成工程、（ｃ）はゲート電極形成工程、（ｄ）は拡散領域形成工程を示している。 ゲート絶縁膜形成工程を示す断面図である。 図５（ｅ）に続く、ゲート絶縁膜形成工程を示す断面図である。 図６に続く、ゲート絶縁膜形成工程を示す断面図である。 図７に続く、ゲート絶縁膜形成工程を示す断面図である。 本実施形態に示す製造方法により形成されたゲート絶縁膜のトレンチ開孔角部と平坦部の膜厚比を示す図である。 第２の実施形態に係るゲート絶縁膜の形成工程の一部を示す概略断面図であり、ＣＶＤ酸化膜の選択除去工程を示している。 ゲート絶縁膜の形成工程の一部を示す概略断面図であり、図１０に続く熱酸化工程を示している。 本実施形態に示す製造方法により形成されたゲート絶縁膜のトレンチ開孔角部と平坦部の膜厚比を示す図である。 第３の実施形態に係るゲート絶縁膜の概略構成を示す図であり、（ａ）はトレンチ開孔角部の拡大断面図、（ｂ）は（ａ）のＡ−Ａ‘断面における組成を示す模式図である。 熱酸化量（酸化膜厚）と曲率半径との関係を示す図である。

符号の説明

１０・・・半導体基板
１３・・・半導体層
１４・・・ｐ型拡散領域（Ｎチャネルトランジスタ側ウェル領域）
１５・・・ｎ＋型拡散領域（Ｎチャネルトランジスタ側ソース領域）
１６・・・トレンチ
１７・・・ゲート電極
１９・・・ｐ型拡散領域（Ｐチャネルトランジスタ側ドレイン領域）
２０・・・ｎ型拡散領域（Ｐチャネルトランジスタ側ウェル領域）
２１・・・ｐ＋型拡散領域（Ｐチャネルトランジスタ側ソース領域）
２２・・・トレンチ
２３・・・ゲート電極
３０・・・トレンチ分離領域
４０・・・ゲート絶縁膜（Ｎチャネルトランジスタ側）
４１・・・ゲート絶縁膜（Ｐチャネルトランジスタ側）
１００・・・半導体装置
１０１・・・Ｎチャネルトランジスタ
１０２・・・Ｐチャネルトランジスタ

Claims (16)

1. 同一の半導体基板に、トレンチゲート構造の縦型ＭＯＳトランジスタとして、Ｎ導電型領域をソースおよびドレインとするＮチャネルトランジスタと、Ｐ導電型領域をソースおよびドレインとするＰチャネルトランジスタを構成してなる半導体装置であって、
   前記Ｎチャネルトランジスタのゲート絶縁膜において、基板表面またはトレンチ側壁の平坦部の厚さをｔ１、前記基板表面及び前記トレンチ側壁との間のトレンチ開孔角部の厚さをｔ２とし、
   前記Ｐチャネルトランジスタのゲート絶縁膜において、基板表面またはトレンチ側壁の平坦部の厚さをｔ３、前記基板表面及び前記トレンチ側壁との間のトレンチ開孔角部の厚さをｔ４とすると、
   夫々の前記ゲート絶縁膜を、ｔ２＞ｔ１、ｔ４≧ｔ３、ｔ２／ｔ１＞ｔ４／ｔ３を満たすように設定したことを特徴とする半導体装置。
2. 前記Ｎチャネルトランジスタのゲート絶縁膜を、ｔ２≧１．４×ｔ１を満たすように設定したことを特徴とする請求項１に記載の半導体装置。
3. 前記トレンチ開孔角部のうち、少なくともＮチャネルトランジスタのトレンチ開孔角部を、丸みを帯びた緩やかな形状としたことを特徴とする請求項１又は請求項２に記載の半導体装置。
4. 前記Ｎチャネルトランジスタのゲート絶縁膜は、熱酸化により形成された酸化膜を含むことを特徴とする請求項１〜３いずれか１項に記載の半導体装置。
5. 前記半導体基板において、前記基板表面及び前記トレンチ側壁が（１００）面方位であることを特徴とする請求項４に記載の半導体装置。
6. 前記Ｎチャネルトランジスタのゲート絶縁膜は、前記酸化膜の上層として窒素を含有する窒素含有膜を有することを特徴とする請求項４又は請求項５に記載の半導体装置。
7. 前記窒素含有膜は、前記酸化膜との界面から遠ざかる方向に窒素濃度が連続的に増加する領域を含むことを特徴とする請求項６に記載の半導体装置。
8. 前記Ｐチャネルトランジスタのゲート絶縁膜は、気相成長により形成された酸化膜を含むことを特徴とする請求項１〜７いずれか１項に記載の半導体装置。
9. 前記Ｐチャネルトランジスタのゲート絶縁膜は、前記酸化膜形成後、熱酸化処理してなることを特徴とする請求項８に記載の半導体装置。
10. 前記半導体基板は、埋め込み酸化膜を有するＳＯＩ構造半導体基板であることを特徴とする請求項１〜９いずれか１項に記載の半導体装置。
11. 同一の半導体基板に、トレンチゲート構造の縦型ＭＯＳトランジスタとして、Ｎ導電型領域をソースおよびドレインとするＮチャネルトランジスタと、Ｐ導電型領域をソースおよびドレインとするＰチャネルトランジスタを形成する半導体装置の製造方法であって、
    前記Ｎチャネルトランジスタのゲート絶縁膜として、熱酸化により熱酸化膜を形成する工程と、
    前記Ｐチャネルトランジスタのゲート絶縁膜として、気相成長により気相酸化膜を形成する工程とを備えることを特徴とする半導体装置の製造方法。
12. 前記半導体基板において、前記基板表面及び前記トレンチ側壁が（１００）面方位であることを特徴とする請求項１１に記載の半導体装置の製造方法。
13. 前記熱酸化膜形成後、前記熱酸化膜上に窒素を含有する窒素含有膜を形成する工程を備えることを特徴とする請求項１１又は請求項１２に記載の半導体装置の製造方法。
14. 前記窒素含有膜を形成する工程においてＣＶＤ法を適用し、
    前記酸化膜との界面から遠ざかる方向に窒素濃度が連続的に増加するように、ガス組成を径時的に変化させることを特徴とする請求項１３に記載の半導体装置の製造方法。
15. 前記気相酸化膜形成後、熱酸化する工程を備えることを特徴とする請求項１１〜１４いずれか１項に記載の半導体装置の製造方法。
16. 前記半導体基板は、埋め込み酸化膜を有するＳＯＩ構造半導体基板であることを特徴とする請求項１１〜１５いずれか１項に記載の半導体装置の製造方法。

Images