JP2007081015A - 固体撮像素子及びその製造方法 - Google Patents

Abstract

【課題】 光電変換部を不均一な間隔で配置した場合でも、できるだけ光電変換特性を均一化でき、画素の微細化や感度特性の向上等に貢献する。
【解決手段】 各画素のフォトダイオード３２における電位分布は、半導体基板３１の表面（浅層平面）において、各フォトダイオード３２の電荷蓄積領域の基板面方向の電位極大点の間隔が不均一であり、マイクロレンズの光軸（光学中心）に対してずれて形成されている。一方、半導体基板３１の深層平面において、各フォトダイオード３２の電荷蓄積領域の電位極大点が、浅層の電荷蓄積領域の電位極大点と逆方向にずれて形成されている。このようなフォトダイオードの構造により、特に斜めに入射した光の吸収される範囲の入射角依存を弱め、高感度の固体撮像素子を実現できる。
【選択図】図１

Description

本発明は、ＣＭＯＳイメージセンサ等の固体撮像素子に関し、特に２次元画素アレイを構成する各画素の光電変換部が等間隔で配列されない構造を有する固体撮像素子及びその製造方法に関する。

近年、この種のイメージセンサにおいて、素子の小型化と多画素化、高精細化を両立するために、種々の方法によって画素の微細化が行われている。
その中で、ＣＭＯＳイメージセンサにおいては、各画素セル内にＭＯＳトランジスタ等の複数の回路構成要素を有することから、画素の微細化が困難であるとされてきた。
そこで、この解決方法として、各画素毎に必要な回路構成要素を複数の画素で共有する構造とすることが提案されている。
例えば、図５及び図６は２画素共有時の固体撮像素子（ＣＭＯＳイメージセンサ）の従来例を示す図であり、図５は画素配置を示す平面図、図６はフォトダイオード周辺の素子構造を示す図５のＸ−Ｚ断面図である。
この図５及び図６に示す従来例は、２画素おきに共有領域が設けられ、この領域に回路構成要素が形成されたものである。すなわち、センサチップを構成する半導体基板１０には、それぞれ画素セルの受光部（ＰＤ；フォトダイオード）１２が形成されており、２つおきに各種のＭＯＳトランジスタ等を設けた素子形成領域（Ｔｒ領域）１４が配置されている。また、各素子は、素子分離領域１６等で分離され、半導体基板の上層には、図示しない配線膜や層間絶縁膜を介してカラーフィルタが積層され、その上にマイクロレンズ１８が配置されている。

しかし、このように複数の画素で回路構成要素を共有化した場合、各画素セルの配線パターンを均一形状にすることが困難となり、フォトダイオード（光電変換部）の受光部を等形状、等間隔で形成することが困難となる。例えば図５の例では、隣接するフォトダイオードの間隔Ａ、Ｂが素子形成領域１４を挟むか否かで異なることになる。
一方、光学特性を考えると、各画素のフォトダイオードに同じように光が入射する必要がある。
例えば図５に示すようなフォトダイオードの間隔が不均一な構成においても、通常は、マイクロレンズによる集光が各フォトダイオードに対して行われるため、基板表面においては、どの画素でもほぼ同様に光が入射するようにできる。
しかしながら、斜めに入射した光は、図６に示すように、入射方向に依存して光電子の到達領域が変化し、光電変換部の実効的な深さが変わることになり、図示のように画素間で感度差が生じる。

そこで従来は、このような問題を回避するために、フォトダイオードを等間隔で配置することが多い。
図７は、回路構成要素を共有化した固体撮像素子において、フォトダイオードを等間隔配置した従来例を示している（例えば特許文献１参照）。
図示のように、この固体撮像素子では、２画素毎に回路構成要素を共有化したものであり、２つのフォトダイオード２１、２２の中間に電荷−電圧変換部（フローティングデフュージョン）２３が設けられ、各フォトダイオード２１、２２に転送ゲート２４を介して接続されている。また、その他の共有化した回路構成要素は、２つのフォトダイオード２１、２２の外側の共有領域２５に配置され、配線２６によって電荷−電圧変換部２３に接続されている。
特開２００１−２９８１７７号公報

しかしながら、上述した図７に示す固体撮像素子では、フォトダイオードの間隔が同じになるように配置することを目的としているが、その反面、フォトダイオードの面積が減少する傾向にある。特に、画素寸法が小さくなるにつれ、トランジスタのアクティブ領域や、素子分離領域の幅が画素寸法のうちに占める割合が増大する。
したがって、上述のように回路構成要素を共有化しても、画素領域を最大限に活用することが困難であり、固体撮像素子の感度特性等を向上できないという問題があった。

そこで本発明は、光電変換部を不均一な間隔で配置した場合でも、できるだけ光電変換特性を均一化でき、画素の微細化や感度特性の向上等に貢献できる固体撮像素子及びその製造方法を提供することを目的とする。

上述の目的を達成するため、本発明の固体撮像素子は、それぞれ光電変換部を含む複数の画素セルを２次元配列で形成した半導体基板と、前記半導体基板上に配置されて前記画素セルに入射光を供給するマイクロレンズとを有し、少なくとも一部の画素セルの光電変換部の電位分布は、半導体基板の浅層平面における電位極大点が前記マイクロレンズの光軸に対して１次元方向または２次元方向にずれて形成されるとともに、半導体基板の深層平面における電位極大点が半導体基板の浅層平面における電位極大点のずれ方向と逆方向にずれて形成されていることを特徴とする。

また本発明は、それぞれ光電変換部を含む複数の画素セルを２次元配列で形成した半導体基板と、前記半導体基板上に配置されて前記画素セルに入射光を供給するマイクロレンズとを有する固体撮像素子の製造方法であって、前記光電変換部の電荷蓄積領域に対するイオン注入を複数回に分けて行い、少なくとも一部の画素セルの光電変換部の電位分布について、半導体基板の浅層平面における電位極大点を前記マイクロレンズの光軸に対して１次元方向または２次元方向にずれて形成するとともに、半導体基板の深層平面における電位極大点を半導体基板の浅層平面における電位極大点のずれ方向と逆方向にずれて形成することを特徴とする。

本発明の固体撮像素子及びその製造方法によれば、光電変換部の電位分布が、半導体基板の浅層平面における電位極大点をマイクロレンズの光軸に対して１次元方向または２次元方向にずれて形成され、半導体基板の深層平面における電位極大点を半導体基板の浅層平面における電位極大点のずれ方向と逆方向にずれて形成されることから、マイクロレンズに対する光電変換部の配置ずれを光電変換部の深層側のずれにより修正し、実効的な電荷蓄積領域を拡大できる。
したがって、各画素の光電変換特性を均一化でき、画素の微細化や感度特性の向上等に貢献でき、特に画素の構成要素を共有化した場合に問題となる光電変換部の非均一性による画素間の感度ばらつきを抑制することができる効果がある。

前述のように固体撮像素子への入射光はマイクロレンズで集光されることから、フォトダイオードの全面に光が入射されるわけではない。したがって、画素の中心付近に入射した光に対して斜光耐性が確保されれば良い。このため、基板表面において画素中心とフォトダイオード中心が合致しなくても、基板内で十分な光電変換領域及び電荷蓄積領域を確保することで斜光耐性が高められるものである。
そこで、本実施の形態では、このようなフォトダイオードの電荷蓄積領域の深層側の形状を、基板表面のずれと逆方向にずらすことで、十分な電荷蓄積領域を有するフォトダイオードを形成できるようにした。さらに、基板深部の素子分離幅が十分狭ければ、基板深部の電荷蓄積領域を等間隔に配置してもよい。
また、素子分離領域で光電変換することになっても、素子分離領域の辺縁部であれば、電位勾配によって信号電荷は電荷蓄積領域に向かってドリフトされることから、基板表面において十分なスポット径マージンが得られない場合においても、斜めに入射した光が基板内で素子分離領域に深く入り込むのを抑制することにより、一定の効果が得られるものである。
以下、本発明の具体的な実施例について説明する。

図１は本発明の第１の実施例による２画素共有時の固体撮像素子（ＣＭＯＳイメージセンサ）のフォトダイオード周辺の素子構造を示す断面図であり、図６に示す従来例の断面図（図５のＸ−Ｚ断面図）に対応したものである。
なお、以下に説明する図１、図３、図４の２画素共有時における素子配置は、上方から見た場合、全て図５と共通であるため、個々の図面は省略し、必要に応じて図５を援用して説明するものとする。
また、図８は本実施例による固体撮像素子（ＣＭＯＳイメージセンサ）を搭載したカメラ装置の構成例を示すブロック図であり、図９は本実施例による固体撮像素子（ＣＭＯＳイメージセンサ）の全体構成を示す平面図である。
本実施例の説明では、まず、図８に示すカメラ装置と図９に示すイメージセンサの構成について説明し、次に、本実施例の特徴となる固体撮像素子の素子構造の詳細部分について説明する。

まず、図８に示すカメラ装置は、ＣＭＯＳイメージセンサのセンサモジュールを用いてスチル画像またはデジタルビデオ画像を撮像するものであり、図示のように、センサジュール１１０の内部には、ＣＭＯＳイメージセンサ１１１が設けられ、その前面に配置された撮像レンズ１２０及び絞り機構１３０を通して被写体像を取り込み、撮像を行う。なお、サーボ制御機構部１４０は、メイン制御部１５０の制御に基づいて、撮像レンズ１２０のフォーカス制御や絞り機構１３０の制御を行う。
また、センサジュール１１０の後段に配置された信号処理部１６０には、自動利得制御回路、Ａ／Ｄ変換器、信号処理回路等を含み、ＣＭＯＳイメージセンサ１１１によって撮像した信号から所定フォーマットの画像データを生成する。
表示部１７０は、信号処理部１６０によって生成された画像データを表示する液晶表示器等であり、記録部１８０は信号処理部１６０によって生成された画像データを記録媒体に記録する。また、操作部１９０には、シャッタボタン、各種機能キー、及びカーソルキー等を含み、ユーザが本カメラ装置を操作するための各種入力を行うものである。
メイン制御部１５０は、操作部１９０の入力に基づいて、カメラ装置の各要素を統一的に制御し、各種モードの撮影動作や入出力動作を実行するものである。

次に、図９に示すように、本例のＣＭＯＳイメージセンサは、半導体チップ２００上に画素アレイ部２１０、周辺回路部２２０、及び入出力端子部２３０等を設けたものである。
画素アレイ部２１０は、それぞれフォトダイオードや画素トランジスタで構成される多数の画素を２次元配列で配置したものである。この画素アレイ部２１０の大部分が有効画素領域として被写体の撮像を行い、その撮像信号を出力する。
また、周辺回路部２２０は、画素アレイ部２１０と共通のＣＭＯＳプロセスにより、画素アレイ部を駆動するための駆動回路や各種の信号処理回路等が形成されている。また、入出力端子部２３０は、外部機器（本例ではカメラ装置本体）との間で種々の信号をやり取りする入力端子及び出力端子で構成されている。
このように形成された半導体チップ２００の上面には、さらにカラーフィルタやオンチップレンズ（図９では省略する）が取り付けられ、センサモジュールとしてカメラ装置内に組み込まれる。

次に本実施例の特徴となる固体撮像素子内の素子構造について説明する。
次に、本実施例の特徴となる固体撮像素子の詳細について説明する。
本実施例の固体撮像素子も図５及び図６で説明した従来例と同様に、複数の画素で素子形成領域を共有することにより、半導体基板３１の表面において、フォトダイオード（ＰＤ）３２の間隔が不均一になったものである。
すなわち、センサチップを構成する半導体基板３１には、それぞれ画素セルの受光部（ＰＤ；フォトダイオード）３２が形成され、２つおきに各種のＭＯＳトランジスタ等を設けた素子形成領域３４が配置されている。また、各素子は、素子分離領域３３等で分離され、半導体基板の上層には、図示しない配線膜や層間絶縁膜を介してカラーフィルタが積層され、その上にマイクロレンズ３５が配置されている。マイクロレンズ３５の光軸が等間隔に形成されるのに対し、フォトダイオード３２の間隔は素子形成領域３４が介在することによって不均一となり、マイクロレンズ３５の光軸に対して基板面方向（１次元方向）にずれた配置となっている。

フォトダイオード３２は、半導体基板３１の上層に設けられた素子形成用のウェル領域中に例えばｎ型イオンを注入して信号電荷（本例では電子）の蓄積領域を形成したものであり、より好ましい構造として、ｎ型イオンを基板に深く注入して深い電荷蓄積領域を形成するとともに、この電荷蓄積領域の表面に高濃度のｐ型イオンを注入し、光電変換で生じた正孔を吸収するための正孔蓄積領域を形成した、いわゆるＨＡＤ構造を用いることにより、高感度のフォトダイオードを構成することが可能である。
また、素子分離領域３３は、例えば半導体基板３１のウェル領域中に高濃度のｐ型イオンを注入して、ｎ型の電荷蓄積領域内の信号電荷の漏洩を阻止するものであり、図示のように、フォトダイオード３２の側部から底部を包囲する状態で形成される。なお、フォトダイオード３２の側部に配置される素子分離領域３３の一部は、フォトダイオードの電荷蓄積領域に蓄積された信号電荷を、隣接するフローティングデフュージョン（ＦＤ）部に転送するための転送ゲートとして機能する。また、フォトダイオード３２の底部に配置される素子分離領域３３は、過剰光の入射によってフォトダイオードの電荷蓄積領域に過剰な信号電荷が発生した場合に、その過剰な信号電荷を隣接するフォトダイオードでなく、半導体基板３１の裏面側に排出するためのオーバーフロードレインとして機能する。

また、素子形成領域３４には、素子分離領域３３内に２画素分の共有回路が形成されている。ＣＭＯＳイメージセンサにおける画素回路としては種々の方式が用いられており、共有する回路の構成も様々な形態が考えられる。
ここでは具体例として、フォトダイオードの信号電荷をフローティングデフュージョン（ＦＤ）部に読み出す転送トランジスタ（転送ゲート）、この転送トランジスタで読み出された信号電荷によるＦＤ部の電位変動を電圧信号や電流信号に変換する増幅トランジスタと、ＦＤ部の電位を基準電位にリセットするリセットトランジスタと、画素選択を行う選択トランジスタ等を含むものとする。

そして、本実施例と従来例との主な相違点は、フォトダイオード３２の電荷蓄積領域の不純物プロファイル（電位分布）にある。すなわち、本例の固体撮像素子において、フォトダイオード３２が半導体基板３１の深さ方向にまっすぐに設けられておらず、浅層と深層で基板平面方向（１次元方向または２次元方向）にずれた状態で形成されている。
詳しくは、各画素のフォトダイオード３２における電位分布は、半導体基板３１の表面（浅層平面）において、各フォトダイオード３２の電荷蓄積領域の基板面方向の電位極大点の間隔が不均一であり、マイクロレンズ３５の光軸（光学中心）に対してずれて形成されている。一方、半導体基板３１の深層平面において、各フォトダイオード３２の電荷蓄積領域の電位極大点が、浅層の電荷蓄積領域の電位極大点と逆方向、具体的にはマイクロレンズ３５の光軸に近づく方向にずれて形成されている。
この結果、各フォトダイオード３２の電荷蓄積領域の電位分布は、半導体基板３１の浅層から深層にかけて湾曲した構造となり、深層の電荷蓄積領域の電位極大点はマイクロレンズ３５の光軸と一致して各画素間で等間隔に形成される。
そして、このようなフォトダイオードの構造により、特に斜めに入射した光の吸収される範囲の入射角依存を弱めることができ、光電変換及び電荷蓄積領域の実効的な拡大が達成され、高感度の固体撮像素子を実現できる。

なお、光電変換部の位置や形状をあらわす表現は種々考えられ、電荷蓄積領域の範囲自体が不純物の濃度分布や拡散、入射光の波長等によって微妙に変化するものであるため、電荷蓄積領域を中心や外形という表現で特定することは困難である。
そこで、本発明では、隣接する光電変換部（フォトダイオード）間の間隔や１つの光電変換部（フォトダイオード）における浅層と深層とのずれを明瞭に表すための表現として、光電変換部の電位分布における電位極大点という用語で表すものとする。

また、本例においては、各フォトダイオード３２の電荷蓄積領域の形状に合わせて、各フォトダイオード３２の間に配置される素子分離領域３３の形状が変形している。具体的には、フォトダイオード３２とフォトダイオード３２の間の素子分離領域３３は、半導体基板３１の浅層側で幅が狭く、半導体基板３１の深層側で幅が大きくなっており、図示のように、フォトダイオード３２の電荷蓄積領域の下端部分が素子形成領域３４の下部に入り込むような構成となっている。
なお、本例のように基板の浅層と深層とで形状の異なるフォトダイオードや素子分離領域を形成するには、マスク、イオン濃度、及び注入エネルギを変えて複数回のイオン注入を行う方法が一般的であり、本例においても、その方法を用いるものとする。

また、本例は、基板深層における素子分離領域を均一の幅ｃ、均一の間隔ｄで形成した例であり、特に基板表面におけるフォトダイオードの間隔（素子分離領域の幅）の最大値ａと最小値ｂの中間値（ａ＋ｂ）／２が基板深層における素子分離領域の幅ｃと等しい値となっている（すなわち、（ａ＋ｂ）／２＝ｃ）。なお、実際に形成される素子には一定の製造誤差（イオン注入誤差や熱拡散誤差）を含むことは勿論であり、ここで言う「均一」、「等しい」といった用語は、その製造誤差を含む意味で用いているものとする。
このような条件で素子分離領域を形成することは、言い換えれば、フォトダイオードの形状領域を素子分離領域によって規制する意義を有し、上述の（ａ＋ｂ）／２＝ｃの条件で素子分離領域を形成した結果、図１に示すような形状のフォトダイオードを形成できることになる。

例えばフォトダイオードに斜め光が入射し、この斜め光が基板の深層で電子に変換された場合、基板の深層のフォトダイオードの境界部分に電子が生じることになり、隣接するフォトダイオードの間で電子が移動し、混色の原因となる。
そこで、本例のように、基板深部でのフォトダイオード間の素子分離領域の幅を大きくとることにより、基板深部での電子の移動を有効に防止し、混色のない固体撮像素子を提供できる。
また、このような素子分離領域によって形成されるフォトダイオードの形状（電位分布）は、図１に示すように、基板表面ではマイクロレンズの光軸からずれた位置に配置されるが、基板の深層に行くに従い、徐々にマイクロレンズの光軸に近づく方向に湾曲することにより、マイクロレンズに対するフォトダイオードの基板表面での配置ずれを基板深層側で修正し、実効的な電荷蓄積領域を拡大でき、画素共有時に問題となるフォトダイオードの非均一性による画素間の感度ばらつきを抑制することができる。

また、基板の深部において、フォトダイオードの電荷蓄積領域の末端の隅部が転送ゲートから遠ざかる方向に伸びている場合には、この部分に生じた信号電荷が転送ゲートから遠い位置にあるために、完全に転送されず、転送残りが生じる場合がある。
しかし、図１に示すように、本利のフォトダイオード３２では、素子形成領域３４の両側に配置される２画素分のフォトダイオード３２が、それぞれ基板の深部で素子形成領域３４に近づく方向に湾曲しているため、電荷蓄積領域の末端部分が転送ゲートに近い位置に配置されることになり、有効な転送を行える構造となっている。
なお、図１では各フォトダイオード３２の末端角部を鋭角に描いているが、実際にはイオン注入や熱拡散を経て形成される電荷蓄積領域の角部は丸味を帯びたものとなり、その面からも、角部の転送残りを防止できる構造となっている。
また、図示の例は１次元方向の構造を示しているが、２次元方向についても同様に形成することが可能である。

次に、本例におけるフォトダイオードの形成方法について説明する。
図１に示すフォトダイオード３２は、例えば電荷蓄積領域を形成するためのイオン注入工程（本例ではｎ型イオン注入）において、浅層へのイオン注入と深層へのイオン注入とを分けて行い、マスクの変更によってイオン注入領域をずらすことによって形成できる。なお、浅層へのイオン注入と深層へのイオン注入はどちらを先に行ってもよく、また、イオン注入の回数は、２回に限らず、３回以上に分けてもよい。
具体的には、シリコン基板の上層に酸化膜等による素子分離領域を形成し、この素子分離領域で挟まれたシリコン基板領域にｐ型のウェル領域を設け、このｐ型のウェル領域内にｎ型イオン注入を行うことでフォトダイオードの電荷蓄積領域を形成する。この際、イオン注入領域を変えた工程を複数回行うことで、図１に示すような形状のフォトダイオードを形成できる。
なお、本例では、ｐ型のウェル領域中にｎ型イオン注入を行うことで電荷蓄積領域を形成する電子蓄積型のフォトダイオードの例で説明しているが、ｐ型とｎ型を逆にして正孔
蓄積型のフォトダイオードとしても同様に適用できる。また、本例のｎ型電荷蓄積領域の表面に正孔を吸収するためのｐ型領域を設けた、いわゆるＨＡＤ型のフォトダイオードを設けることも勿論可能である。
また、ここではフォトダイオードの形成方法を説明しているが、上述した素子分離領域の形成も複数回のイオン注入によって同様に行えるものである。

図２は４画素共有時の固体撮像素子の画素配置を示す平面図である。
図示の例では、信号電荷の水平転送方向及び垂直転送方向に隣接する４画素で回路構成要素を共有した素子形成領域４４を設けている。この場合、フォトダイオード４２の中心のずれは４タイプ存在する。なお、図２では、フォトダイオード４２の深い領域に形成されたウェル領域４５を示している。
しかし、このような素子配置においても、水平転送方向及び垂直転送方向の両方において、基板深層の電荷蓄積領域（電位極大点）が等間隔になるようにずらして形成することにより、水平転送方向と垂直転送方向の両方向に対して前記第１の実施例と同様の効果を得ることができる。

図３は本発明の第２の実施例による固体撮像素子のフォトダイオード周辺の素子構造を示す断面図であり、図４に示す従来例の断面図に対応したものである。
上述した第１の実施例では、画素間の素子分離領域の形状が均一な例を示したが、第２の実施例は不均一な素子分離領域５３を有する例である。従来の固体撮像素子においては、例えば図４に示すように、フォトダイオードと転送ゲートとの位置関係等に伴って、信号電荷の転送残りや電荷漏洩（混色）を生じる場合があることから、半導体基板１０の浅部から深部にかけて素子分離領域１６の形状を不均一として特性の改善を図る場合がある。
そこで、このような場合にも、第１の実施例と同様に本発明を適用し、図３に示すように、不均一な素子分離領域５３に対し、浅層から深層にかけてずれた構造のフォトダイオード５２とすることにより、斜めに入射した光が吸収される範囲の入射角依存を弱めることができ、感度特性の向上を図ることが可能となる。なお、その他の構成は図１の構成と同様であるので、同一符号を付して説明は省略する。

以上、本発明の実施例を説明したが、本発明は以上の実施例に限定されず、種々の変形が可能である。
例えば、フォトダイオードの電荷蓄積領域の形状は、図１及び図３に示した形状の他に、さらに多様な形状を選択でき、また、例えば基板の深さ方向に徐々に濃度を低くしたイオン注入を繰り返し行い、電荷蓄積領域を拡大するような技術と組み合わせることも可能である。
また、本発明の固体撮像素子は、各種のカメラシステムに搭載されるものの他に、単体のイメージセンサモジュールとしても提供されるものであり、種々の製品形態に広く利用できるものである。

本発明の第１の実施例による固体撮像素子（ＣＭＯＳイメージセンサ）のフォトダイオード周辺の素子構造を示す断面図である。 ４画素共有時の固体撮像素子の素子配置を示す平面図である。 本発明の第２の実施例による固体撮像素子のフォトダイオード周辺の素子構造を示す断面図である。 図２に示す第２の実施例に対する従来例による固体撮像素子のフォトダイオード周辺の素子構造を示す断面図である。 ２画素共有時の固体撮像素子のフォトダイオードの配置を示す平面図である。 図1に示す第1の実施例に対する従来例による固体撮像素子のフォトダイオード周辺の素子構造を示す断面図である。 他の従来例による固体撮像素子の素子配置を示す平面図である。 本発明の実施例による固体撮像素子を搭載したカメラ装置の構成例を示すブロック図である。 本発明の実施例による固体撮像素子の全体構成を示す平面図である。

符号の説明

３１……半導体基板、３２……フォトダイオード（ＰＤ）、３３……素子分離領域３３……素子形成領域、３５……マイクロレンズ。

Claims (7)

1. それぞれ光電変換部を含む複数の画素セルを２次元配列で形成した半導体基板と、
   前記半導体基板上に配置されて前記画素セルに入射光を供給するマイクロレンズとを有し、
   少なくとも一部の画素セルの光電変換部の電位分布は、半導体基板の浅層平面における電位極大点が前記マイクロレンズの光軸に対して１次元方向または２次元方向にずれて形成されるとともに、半導体基板の深層平面における電位極大点が半導体基板の浅層平面における電位極大点のずれ方向と逆方向にずれて形成されている、
   ことを特徴とする固体撮像素子。
2. 前記マイクロレンズの光軸は１次元方向または２次元方向に等間隔で形成され、各画素セル内の光電変換部の電位極大点が前記マイクロレンズの光軸に対して１次元方向または２次元方向にずれて形成されていることを特徴とする請求項１記載の固体撮像素子。
3. 前記画素セルの光電変換部の電位分布は、半導体基板の深層平面における電位極大点が半導体基板の浅層平面における電位極大点に対し、マイクロレンズの光軸に近づく方向にずれて形成されていることを特徴とする請求項２記載の固体撮像素子。
4. 前記複数の画素セルの光電変換部の電位分布は、半導体基板の深層平面における電位極大点が１次元方向または２次元方向に等間隔で形成されていることを特徴とする請求項２記載の固体撮像素子。
5. 前記複数の画素セルは、それぞれ画素回路素子を有し、かつ、前記画素回路素子を形成するための素子形成領域を隣接する所定数の画素セルで共有したことを特徴とする請求項１記載の固体撮像素子。
6. 前記画素セルの光電変換部の間に配置される素子分離領域を有し、前記半導体基板の深層における素子分離領域の少なくとも１次元方向の幅は、半導体基板の表面における同方向の光電変換部の間隔の狭い箇所と広い箇所の中間の値を有することを特徴とする請求項３記載の固体撮像素子。
7. それぞれ光電変換部を含む複数の画素セルを２次元配列で形成した半導体基板と、
   前記半導体基板上に配置されて前記画素セルに入射光を供給するマイクロレンズとを有する固体撮像素子の製造方法であって、
   前記光電変換部の電荷蓄積領域に対するイオン注入を複数回に分けて行い、
   少なくとも一部の画素セルの光電変換部の電位分布について、半導体基板の浅層平面における電位極大点を前記マイクロレンズの光軸に対して１次元方向または２次元方向にずれて形成するとともに、半導体基板の深層平面における電位極大点を半導体基板の浅層平面における電位極大点のずれ方向と逆方向にずれて形成する、
   ことを特徴とする固体撮像素子の製造方法。

Images