JP2007073998A5 - - Google Patents

Claims (24)

1. 電磁放射を形成するゾーンを備えた活性層（２）と基板（３）とを有しており、
   該基板上に活性層が配置されており、
   該基板は半導体チップを活性ゾーンの延在方向の側方で制限し、かつ少なくとも一部の放射を出力する横面（９）および縦面（６）を有している
   発光半導体チップにおいて、
   出力面として用いられる少なくとも１つの縦面（６）は活性ゾーンの延在方向で横面（９）よりも長く、
   半導体チップは長方形の輪郭を有し、
   半導体チップは活性層（２）を含む多層構造体（２７）を有しており、該多層構造体は基板（３）上に配置されており、
   該多層構造体はＧａＮ，ＩｎＧａＮ，ＡｌＧａＮまたはＩｎＡｌＧａＮを含み、
   基板（３）は放射に対して透過性かつ導電性であり、
   半導体チップはコンタクト層として用いられる上方のカバー層および下方のカバー層を有し、基板（３）および活性層（２）は当該のコンタクト層のあいだに配置されている
   ことを特徴とする発光半導体チップ。
2. 縦面（６）および横面（９）は活性層（２）の側方の広がりを制限している、請求項１記載のチップ。
3. 出力面として用いられる縦面（６）は活性層（２）の延在方向で横面（９）の少なくとも２倍の長さを有する、請求項１または２記載のチップ。
4. 出力面として用いられる縦面（６）は活性層（２）の延在方向で横面（９）の少なくとも１０倍の長さを有する、請求項１から３までのいずれか１項記載のチップ。
5. 基板（３）は活性層（２）の反対側の底面へ向かって先細になっている、請求項１から４までのいずれか１項記載のチップ。
6. 基板（３）は活性層（２）の延在方向に向かって斜めの側面を有しており、該斜めの側面から底面へ向かって活性層（２）の延在方向に対して垂直な側面が続いている、請求項１から５までのいずれか１項記載のチップ。
7. 半導体チップは長方形チップである、請求項１から４までのいずれか１項記載のチップ。
8. 表面に電流伝搬路（２４）が設けられており、該電流伝搬路は端子面（２３）から出ている、請求項１から７までのいずれか１項記載のチップ。
9. 電流伝搬路（２４）はフレーム状に構成されている、請求項８記載のチップ。
10. 端子面は中央端子面である、請求項８または９記載のチップ。
11. 電流伝搬路（２４）からスタブ路（２５）が分岐している、請求項８から１０までのいずれか１項記載のチップ。
12. 基板の屈折率は多層構造体の屈折率よりも大きい、請求項１から１１までのいずれか１項記載のチップ。
13. 基板はＳｉＣ基板（３）である、請求項１から１０までのいずれか１項記載のチップ。
14. 多層構造体（２７）はエピタキシャルプロセスにより製造されている、請求項１から１３までのいずれか１項記載のチップ。
15. 基板（３）は多層構造体（２７）のエピタキシャルプロセスによる製造に使用されるエピタキシ基板から成形されている、請求項１４記載のチップ。
16. 基板（３）は領域ごとに縦面（６）または横面（９）を形成する、請求項１から１５までのいずれか１項記載のチップ。
17. 基板（３）によって形成される縦面（６）の発光点（７）は全反射角より大きい所定の角度で生じる、請求項１から１６までのいずれか１項記載のチップ。
18. 基板（３）によって形成される横面（９）の発光点（７）は全反射角より小さい所定の角度で生じる、請求項１７記載のチップ。
19. 横面（９）は、少なくとも活性層（２）のうち縦面（６）から最も離れた個所に位置する発光点（７）から出た光ビームが直接に全反射角より小さい角度で縦面（６）に発生するように短く選定されている、請求項１から１８までのいずれか１項記載のチップ。
20. 活性層（２）はＩｎＧａＮを含む、請求項１から１９までのいずれか１項記載のチップ。
21. 活性層（２）は電流導通層であるかまたは放射を形成するゾーンを含む層列である、請求項１から２０までのいずれか１項記載のチップ。
22. 請求項１から２１までのいずれか１項記載の半導体チップを含んでいることを特徴とするルミネセンスダイオード。
23. 半導体チップは、ルミネセンスダイオードの支持体（１３）上で、基板（３）が当該の支持体と活性層（２）とのあいだに位置するように配置される、請求項２２記載のルミネセンスダイオード。
24. 半導体チップの縦面（６）に沿ってリフレクタ（１１）が延在している、請求項２２または２３記載のルミネセンスダイオード。