JP2007067438A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2007067438A JP2007067438A JP2006300690A JP2006300690A JP2007067438A JP 2007067438 A JP2007067438 A JP 2007067438A JP 2006300690 A JP2006300690 A JP 2006300690A JP 2006300690 A JP2006300690 A JP 2006300690A JP 2007067438 A JP2007067438 A JP 2007067438A
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating film
- gate electrode
- forming
- esd protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】MOSトランジスタのドレイン領域とソース領域間のパンチスルーを利用したESD保護素子であって、ゲート電極78は、半導体基板71上にゲート絶縁膜77を介して設けられ、側壁絶縁膜81が、ゲート電極78の側面に設けられている。ドレイン/ソース領域84は、半導体基板内で側壁絶縁膜81とゲート電極78の境界より外側に設けられている。
【選択図】 図8
Description
先ず、図1を参照して本発明の第1の実施例に係る半導体装置の構成について説明する。図1において、例えばP型半導体基板20には、P型ウェル領域21が形成され、このP型ウェル領域21の表面領域には素子分離領域としてのフィールド酸化膜22、23、24、25、26が形成されている。半導体基板20の内部回路領域27には、LDD構造のNチャネルMOSトランジスタN1及びLDD構造のPチャネルMOSトランジスタP1が形成され、入力回路領域28には、ESD保護素子としてのNチャネルMOSトランジスタN2及びPチャネルMOSトランジスタP2が形成されている。これらトランジスタN2、P2も前記トランジスタN1、P1と同様にLDD構造とされている。
図8は、本発明の第2の実施例を示している。
図9、図10は、本発明の第3の実施例を示すものであり、第2の実施例と同一部分には同一符号を付す。
図11、図12は、本発明の第4の実施例を示しており、第2の実施例と同一部分には、同一符号を付す。
図13は、本発明の第5の実施例を示すものであり、第4の実施例と同一部分には同一符号を付す。この実施例は、サリサイドブロック膜を用いてESD保護素子の形成領域に不純物イオンを注入することを特徴としている。
Claims (10)
- MOSトランジスタのドレイン領域とソース領域間のパンチスルーを利用したESD保護素子であって、
半導体基板上にゲート絶縁膜を介して設けられたゲート電極と、
前記ゲート電極の側面に設けられた側壁絶縁膜と、
前記半導体基板内で前記側壁絶縁膜と前記ゲート電極の境界より外側に設けられたドレイン/ソース領域と
を具備することを特徴とする半導体装置。 - MOSトランジスタのドレイン領域とソース領域間のパンチスルーを利用したESD保護素子であって、
半導体基板内に所定距離離間して形成されたエクステンション領域と、
前記半導体基板内で前記エクステンション領域の両側に連続して設けられたドレイン/ソース領域とを具備し、
ゲート電極を持たないことを特徴とする半導体装置。 - MOSトランジスタのドレイン領域とソース領域間のパンチスルーを利用したESD保護素子であって、
半導体基板内に所定距離離間して形成されたドレイン/ソース領域とを具備し、
ゲート電極を持たないことを特徴とする半導体装置。 - MOSトランジスタのドレイン領域とソース領域間のパンチスルーを利用したESD保護素子であって、
半導体基板上に設けられたゲート電極と同様の形状の絶縁膜と、
前記半導体基板内で、前記絶縁膜の両側に形成されたドレイン/ソース領域と
を具備することを特徴とする半導体装置。 - 半導体基板上の内部回路素子を形成する第1の領域と、ESD保護素子を形成する第2の領域にゲート絶縁膜を介して第1、第2のゲート電極を形成する工程と、
前記第1のゲート電極をマスクとして、前記第1の領域に不純物を注入し、エクステンション拡散層を形成する工程と、
前記第1、第2のゲート電極の側面にそれぞれ側壁絶縁膜を形成する工程と、
前記側壁絶縁膜をマスクとして、前記第1、第2の領域に不純物を注入し、ソース/ドレイン領域を形成する工程と
を具備することを特徴とする半導体装置の製造方法。 - 半導体基板上の内部回路素子を形成する第1の領域と、ESD保護素子を形成する第2の領域にゲート絶縁膜を介して第1、第2のゲート電極を形成する工程と、
前記第1、第2のゲート電極をマスクとして、前記第1、第2の領域に不純物を注入し、エクステンション拡散層をそれぞれ形成する工程と、
前記第1、第2のゲート電極の側面にそれぞれ側壁絶縁膜を形成する工程と、
前記側壁絶縁膜をマスクとして、前記第1、第2の領域に不純物を注入し、ソース/ドレイン領域をそれぞれ形成する工程と、
前記第2の領域の前記第2のゲート電極、及び側壁絶縁膜を除去する工程と
を具備することを特徴とする半導体装置の製造方法。 - 半導体基板上の内部回路素子を形成する第1の領域と、ESD保護素子を形成する第2の領域のうち、前記第1の領域のみにゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極をマスクとして、前記第1の領域に不純物を注入し、エクステンション拡散層を形成する工程と、
前記ゲート電極の側面に側壁絶縁膜を形成する工程と、
前記側壁絶縁膜をマスクとして、前記第1の領域に不純物を注入し、ソース/ドレイン領域を形成する工程と、
前記第2の領域のゲート電極形成位置に、ゲート電極と同様の幅を有するマスクを用いて不純物を注入し、ソース/ドレイン領域を形成する工程と、
前記マスクを除去する工程と
を具備することを特徴とする半導体装置の製造方法。 - 半導体基板上の内部回路素子を形成する第1の領域と、ESD保護素子を形成する第2の領域のうち、前記第1の領域のみにゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極をマスクとして、前記第1の領域に不純物を注入し、エクステンション拡散層を形成する工程と、
前記ゲート電極の側面に側壁絶縁膜を形成する工程と、
前記側壁絶縁膜をマスクとして、前記第1の領域に不純物を注入し、ソース/ドレイン領域を形成する工程と、
前記第2の領域のゲート電極形成位置に、ゲート電極と同様の幅を有する絶縁膜を用いて不純物を注入し、ソース/ドレイン領域を形成する工程と
を具備することを特徴とする半導体装置の製造方法。 - 前記絶縁膜は、前記側壁絶縁膜の形成時に側壁絶縁膜をパターニングすることにより形成されたサリサイド形成阻止層からなることを特徴とする請求項8記載の半導体装置の製造方法。
- 前記絶縁膜は、抵抗上に形成される絶縁膜をパターニングすることにより形成されたサリサイド形成阻止層からなることを特徴とする請求項8記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006300690A JP4921925B2 (ja) | 1999-07-01 | 2006-11-06 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1999187973 | 1999-07-01 | ||
JP18797399 | 1999-07-01 | ||
JP2006300690A JP4921925B2 (ja) | 1999-07-01 | 2006-11-06 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000090065A Division JP3926964B2 (ja) | 1999-07-01 | 2000-03-29 | 半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007067438A true JP2007067438A (ja) | 2007-03-15 |
JP4921925B2 JP4921925B2 (ja) | 2012-04-25 |
Family
ID=37929200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006300690A Expired - Fee Related JP4921925B2 (ja) | 1999-07-01 | 2006-11-06 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4921925B2 (ja) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6331157A (ja) * | 1986-07-24 | 1988-02-09 | Fujitsu Ltd | C−mos lsiの保護回路 |
JPH03259562A (ja) * | 1990-03-09 | 1991-11-19 | Fuji Xerox Co Ltd | 半導体集積装置 |
JPH0471274A (ja) * | 1990-07-11 | 1992-03-05 | Matsushita Electron Corp | 半導体集積回路 |
JPH05102474A (ja) * | 1991-10-07 | 1993-04-23 | Rohm Co Ltd | Mos型集積回路の入力保護用素子 |
JPH07321320A (ja) * | 1994-04-01 | 1995-12-08 | Matsushita Electric Ind Co Ltd | 非対称mos型半導体装置及びその製造方法、ならびに該半導体装置を含む静電破壊保護回路 |
JPH0837299A (ja) * | 1994-07-21 | 1996-02-06 | Sony Corp | 半導体集積回路の保護回路 |
JPH08195442A (ja) * | 1995-01-17 | 1996-07-30 | Sony Corp | 半導体集積回路の保護回路 |
JPH0917947A (ja) * | 1995-06-30 | 1997-01-17 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JPH0936357A (ja) * | 1995-07-18 | 1997-02-07 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JPH1032274A (ja) * | 1996-04-12 | 1998-02-03 | Texas Instr Inc <Ti> | Cmosプロセスによるバイポーラートランジスタ作製方法 |
JPH11163156A (ja) * | 1997-11-26 | 1999-06-18 | Sharp Corp | 半導体集積回路装置及びその製造方法 |
JPH11307651A (ja) * | 1998-04-23 | 1999-11-05 | Nec Corp | 半導体集積回路 |
-
2006
- 2006-11-06 JP JP2006300690A patent/JP4921925B2/ja not_active Expired - Fee Related
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6331157A (ja) * | 1986-07-24 | 1988-02-09 | Fujitsu Ltd | C−mos lsiの保護回路 |
JPH03259562A (ja) * | 1990-03-09 | 1991-11-19 | Fuji Xerox Co Ltd | 半導体集積装置 |
JPH0471274A (ja) * | 1990-07-11 | 1992-03-05 | Matsushita Electron Corp | 半導体集積回路 |
JPH05102474A (ja) * | 1991-10-07 | 1993-04-23 | Rohm Co Ltd | Mos型集積回路の入力保護用素子 |
JPH07321320A (ja) * | 1994-04-01 | 1995-12-08 | Matsushita Electric Ind Co Ltd | 非対称mos型半導体装置及びその製造方法、ならびに該半導体装置を含む静電破壊保護回路 |
JPH0837299A (ja) * | 1994-07-21 | 1996-02-06 | Sony Corp | 半導体集積回路の保護回路 |
JPH08195442A (ja) * | 1995-01-17 | 1996-07-30 | Sony Corp | 半導体集積回路の保護回路 |
JPH0917947A (ja) * | 1995-06-30 | 1997-01-17 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JPH0936357A (ja) * | 1995-07-18 | 1997-02-07 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JPH1032274A (ja) * | 1996-04-12 | 1998-02-03 | Texas Instr Inc <Ti> | Cmosプロセスによるバイポーラートランジスタ作製方法 |
JPH11163156A (ja) * | 1997-11-26 | 1999-06-18 | Sharp Corp | 半導体集積回路装置及びその製造方法 |
JPH11307651A (ja) * | 1998-04-23 | 1999-11-05 | Nec Corp | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4921925B2 (ja) | 2012-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100994436B1 (ko) | 정전 방전 보호 장치, 반도체 장치 및 정전 방전 보호장치의 제조 방법 | |
US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
US6548874B1 (en) | Higher voltage transistors for sub micron CMOS processes | |
KR940004457B1 (ko) | 자기 정합된 실리사이드 cmos 처리에서의 esd 보호용 n-채널 클램프 | |
US5420061A (en) | Method for improving latchup immunity in a dual-polysilicon gate process | |
JP4845410B2 (ja) | 半導体装置 | |
US5516717A (en) | Method for manufacturing electrostatic discharge devices | |
KR101144025B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US5529941A (en) | Method for making an integrated circuit structure | |
US7196375B2 (en) | High-voltage MOS transistor | |
KR100550173B1 (ko) | Esd 방지 디바이스 및 그 제조 방법 | |
JP2007027622A (ja) | 半導体装置およびその製造方法 | |
JP2836515B2 (ja) | 半導体装置の製造方法 | |
JP3916386B2 (ja) | 半導体装置の製造方法及びフォトリソグラフィ用マスク | |
JP3252790B2 (ja) | 半導体集積回路 | |
JP2643904B2 (ja) | 静電保護素子 | |
JP3926964B2 (ja) | 半導体装置とその製造方法 | |
JP2006173438A (ja) | Mos型半導体装置の製法 | |
JP4921925B2 (ja) | 半導体装置の製造方法 | |
KR100311177B1 (ko) | 반도체장치의 제조방법 | |
JP4048183B2 (ja) | 半導体装置の製造方法 | |
JP2006005204A (ja) | 半導体装置及びその製造方法 | |
JP2915036B2 (ja) | 半導体集積回路装置の製造方法 | |
JPH09260590A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2002057222A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |