JP2007067078A - 洗浄半導体チップトレー - Google Patents

洗浄半導体チップトレー Download PDF

Info

Publication number
JP2007067078A
JP2007067078A JP2005249535A JP2005249535A JP2007067078A JP 2007067078 A JP2007067078 A JP 2007067078A JP 2005249535 A JP2005249535 A JP 2005249535A JP 2005249535 A JP2005249535 A JP 2005249535A JP 2007067078 A JP2007067078 A JP 2007067078A
Authority
JP
Japan
Prior art keywords
semiconductor chip
groove
tray
solvent
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005249535A
Other languages
English (en)
Other versions
JP4841898B2 (ja
Inventor
Tetsuji Nakagawa
哲司 仲川
Sakae Saito
栄 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CORP U
U Corp
Seiko NPC Corp
Original Assignee
CORP U
U Corp
Seiko NPC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CORP U, U Corp, Seiko NPC Corp filed Critical CORP U
Priority to JP2005249535A priority Critical patent/JP4841898B2/ja
Publication of JP2007067078A publication Critical patent/JP2007067078A/ja
Application granted granted Critical
Publication of JP4841898B2 publication Critical patent/JP4841898B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Packaging Frangible Articles (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Stackable Containers (AREA)

Abstract

【課題】 半導体チップを収容した状態で溶剤中に浸積し、チップ表面に設けたレジストを確実かつ容易に除去可能な洗浄半導体チップトレーを提供する。
【課題の解決手段】 半導体チップ100を洗浄半導体チップトレー1の横方向規制部2と縦方向規制部3で規制される部分に収容し、半導体チップ100を収容していない他の洗浄半導体チップトレー1を重ね合わせた状態で、溶剤槽内に浸積することにより、洗浄半導体チップトレー1の各貫通孔7,12から溶剤を洗浄半導体チップトレー1内に導入し、溶剤を洗浄半導体チップトレー1の各溝4,5,10を通じて、隅々まで万遍なく行き渡らせ、レジスト101をムラなく除去する。
【選択図】 図7

Description

本発明は、表面にレジストを塗布した半導体チップを収容し、溶剤中に浸積して前記レジストを除去するための洗浄半導体チップトレーに関する。
半導体装置の製造では、通常、製造工程中でシリコンウェハ上に塗布されたレジストは、シリコンウェハの状態で除去された後、個々の半導体チップに分割されるが、特殊構造、例えばダイアフラム構造などの微細構造物が複数形成された構造を有する場合には、前記微細構造物を保護するために表面にレジストを設けた状態でチップ化し、その後溶剤を使用してレジストを除去する必要がある。
一方、チップ化された半導体チップは、一時保管や運搬などのために、半導体チップトレーに収容されるので、この半導体チップトレーに収容された状態で半導体チップのレジストを除去できれば好ましいものである。ところが、従来の半導体チップトレーは、単に半導体チップを収容して、損傷することなく安全に取り扱うことのみを目的として作られている。
特開平7−254637号公報
このため、従来の半導体チップトレーは、材質及び構造において、半導体チップの表面に設けたレジストを除去するために溶剤中に浸積するには適しておらず、トレー自体が溶解したり、レジストを完全に除去できなかったり、半導体チップがトレーから離脱してしまうなどの問題を有している。本発明は、これらの問題を解決すべくなされたもので、半導体チップを収容した状態で溶剤中に浸積し、半導体チップ表面に設けたレジストを除去可能な洗浄半導体チップトレーを提供することを目的とする。
上記の目的を達成するために、本発明に係る洗浄半導体チップトレー1は、溶剤、例えばシンナーに対して不溶な材質、例えばアルミニウムやステンレス鋼からなるもので、半導体チップ100をレジスト101塗布面とは反対面において載置する表面側には、前記半導体チップ100の横方向の移動を規制する横方向規制部2と、前記半導体チップ100の縦方向の移動を規制する縦方向規制部3とを、互いに平行に伸びる上横溝4を挟んで交互に連設するとともに、各横方向規制部2同士及び各縦方向規制部3同士は、互いに平行にかつ前記上横溝4とは直交して伸びる上縦溝5を挟んで連設し、前記上縦溝5は前記上横溝4よりも深く形成するとともに、前記横方向規制部2に対応する部分では幅を拡張した拡張部6を設けて、前記半導体チップ100の四隅部分を前記上横溝4の底面で支持すべくなし、前記各上縦溝5の底面には前記各拡張部6に対応する部分にそれぞれ縦溝貫通孔7を設け、前記各上横溝4の底面には各規制部2,3の中央部に対応して横溝貫通孔8をそれぞれ設け、四周縁には平坦部14を設ける一方、裏面側には、各縦溝貫通孔7に対応してテーパー状凹部9を設け、これらテーパー状凹部9を列状につなげるように、横方向規制部2に対応して前記上横溝4と平行に伸びる下横溝10を設け、前記横溝貫通孔8と連通しかつ前記下横溝10と直交するように伸びる下縦溝13を設けるとともに、四周縁に前記平坦部14に対応して突縁部11を設けたものである。この洗浄半導体チップトレー1は、他の洗浄半導体チップトレー1の表面側の平坦部14に前記突縁部11を載置して、半導体チップ100の厚み方向の移動を規制する蓋体として使用する。
本発明によれば、半導体チップをトレーの横方向規制部と縦方向規制部で規制される部分に収容し、本発明に係る他の洗浄半導体チップトレーを重ね合わせた状態で、溶剤槽内に浸積することにより、洗浄半導体チップトレーの各貫通孔から溶剤を洗浄半導体チップトレー内に導入し、溶剤を洗浄半導体チップトレーの各溝を通じて隅々まで、万遍なく行き渡らせることができるので、半導体チップの表面に設けたレジストを確実かつ容易に除去することができる。
以下、本発明の好適な実施形態を添付図面に基づいて説明する。洗浄半導体チップトレー1(以下単にトレー1という。)は、それぞれが一部を省略して示す図1が表面側、図2が裏面側を示しており、公知の溶剤、例えばシンナーに対して不溶な材質、例えばアルミニウムやステンレス鋼からなる。トレー1は、表面側に半導体チップ100(図5、図7参照)をレジスト101塗布面とは反対面において載置するものである。
図1及びその部分拡大図である図5に示すように、トレー1の表面側には、半導体チップ100の横方向(幅方向)の移動を規制する横方向規制部2と、前記半導体チップ100の縦方向(長さ方向)の移動を規制する縦方向規制部3とを、互いに平行に伸びる上横溝4を挟んで交互に連設している。そして、各横方向規制部2同士及び各縦方向規制部3同士は、互いに平行にかつ前記上横溝4とは直交して伸びる上縦溝5を挟んで連設している。
また、上縦溝5は上横溝4よりも深く形成し(図6、図7参照)、この上縦溝5の横方向規制部2に対応する部分には幅を拡張した拡張部6を設けて、半導体チップ100の四隅部分を前記上横溝4の底面で支持するよう構成している(図5、図7参照)。前記各上縦溝5の底面には、前記各拡張部6に対応する部分に、それぞれ上縦溝5の幅よりも径が大きい縦溝貫通孔7を設ける一方、前記各上横溝4の底面には各規制部2,3の中央部に対応して、上横溝4の幅と径がほぼ等しい横溝貫通孔8をそれぞれ設けている。さらに、四周縁には平坦部14を形成している。この平坦部14は上縦溝5の底面よりも若干低い位置にある。
図2に示すように、トレー1の裏面側には、各縦溝貫通孔7に対応してテーパー状凹部9を同心円状に設け、これらテーパー状凹部9を列状につなげるように、横方向規制部2と上下に対応して上横溝4と平行に伸びる下横溝10を設けている。この下横溝10の両端は、四周縁に設けた突縁部11の一対の対向側部に形成した側部貫通孔12と連通している(図4、図6参照)。また、トレー1の裏面側には、前記下横溝10と直交するように伸びる下縦溝13を設けている。この下縦溝13は、横溝貫通孔8と連通するように上縦溝5と平行に伸びている。
図2に示すように、突縁部11は、四隅部の内側面をアール状に形成する一方、一隅部の外側面には面取部11aを形成している。この突縁部11は、他のトレー1の表面側の四周縁に設けた平坦部14上に位置する。図1に示すように、前記平坦部14の一隅部の外側面には面取部14aを形成し、両面取部11a,14aを対応させることによって、トレー1同士を重ね合わせる際の位置合わせをする。また、前記突縁部11の四隅部のアール状内側面に対応する4つの縦方向規制部3aの角部は、前記平坦部14に比べ約0.2mm突出している。これは、一つのトレー1を他のトレー1に重ね合わせたときに、載置したチップ100の厚み方向への移動を規制するものとして作用する。この突出により、一方のトレー1の平坦部14と重ね合わされた他方のトレー1の突縁部11との間に空間ができ、流出入する溶剤の量が増えて、レジストの洗浄性を向上させる。
続いて、上述したトレー1の使用方法を説明する。表面にレジスト101を設けたチップ100を、トレー1表面側の拡張部6に対応させてその四隅部の裏面側が上横溝4の底面上に位置するよう載置する。この載置状態のチップ100は、横方向から挟むように位置する2つの横方向規制部2と、縦方向から挟むように四隅部に位置する4つの縦方向規制部3とによって、縦横方向(チップ100の幅方向と長さ方向)の移動を規制された位置決め状態となり、裏面側に上縦溝5と縦溝貫通孔7が位置する状態となる。
このようにして、洗浄処理対象となるチップ100を所定位置に載置した後、この載置したトレー1に他のトレー1を、突縁部11と平坦部14の各面取部11a,14aを対応位置させて重ね合わせる(図7参照)。この状態で、各チップ100の表面側は、レジスト101部分が他の部材と接触することなく、テーパー状凹部9が形成する空間部に対応位置して縦溝貫通孔7と対向する。そして、チップ100が厚み方向に移動すると、その4つの頂点の少なくとも一つでテーパー状凹部9と点接触することにより、上下方向(チップ100の厚み方向)の移動も規制されることになる。
図7に示すように、洗浄処理するチップ100の数に応じてトレー1の数が決定し、この数にさらに一段加えた数のトレー1を重ね合わせて使用する。すなわち、最上位のトレー1は蓋としてのみ使用されるもので、チップ100を載置することはない。そして、このように重ね合わせたトレー1を、従来と同様にして、公知の把持具(図示せず)で把持して同じく公知の溶剤槽(図示せず)に浸積すると、溶剤は、表裏両面に開口した各縦溝貫通孔7及び各横溝貫通孔8、並びに側面に開口した側部貫通孔12からトレー1内に流入し、これら各貫通孔7,8,12に連通した各溝4,5,10,13を通って、各チップ100収容空間に万遍なく行き渡る。
また、これらの各溝4,5,10,13及び各貫通孔7,8,12により、トレー1内部と外部とを溶剤が循環しやすくなる。各チップ100へ万遍なく溶剤が行き渡るだけでなく、トレー1内部(重ね合わせたトレー1とトレー1の間)の溶けたレジストが混ざった溶剤のトレー1外部への流出、トレー1外部から溶剤のトレー1内部への流入が容易な構造である。
このようにして、トレー1に収容した各チップ100表面のレジスト101に溶剤が余すところなく接触することにより、レジスト101をムラなく除去することができる。
なお、本発明は上述した実施形態に限定されるものではなく、例えば、トレー1の大きさ、すなわちトレー1におけるチップ100の収容数は変更可能であり、これに応じて各規制部2,3、各溝4,5,10,13、各貫通孔7,8,12及びテーパー状凹部9の数も変更される。
洗浄半導体チップトレーの表面側の一部を省略して示す概略的な平面図。 同じく裏面側の一部を省略して示す概略的な平面図。 同じく概略的な正面図。 図1のA−A線断面図。 半導体チップ収容状態を示す部分拡大平面図。 図1のB−B線断面図。 洗浄半導体チップトレーの重ね合わせ状態を示す概略的な部分拡大断面図。
符号の説明
1 洗浄半導体チップトレー
2 横方向規制部
3 縦方向規制部
4 上横溝
5 上縦溝
6 拡張部
7 縦溝貫通孔
8 横溝貫通孔
9 テーパー状凹部
10 下横溝
11 突縁部
12 側部貫通孔
13 下縦溝
14 平坦部

Claims (1)

  1. 表面にレジストを塗布した半導体チップを収容し、溶剤中に浸積して前記レジストを除去するための溶剤に対して不溶な材質からなる洗浄半導体チップトレーであって、
    半導体チップをレジスト塗布面とは反対面において載置する表面側には、前記半導体チップの横方向の移動を規制する横方向規制部と、前記半導体チップの縦方向の移動を規制する縦方向規制部とを、互いに平行に伸びる上横溝を挟んで交互に連設するとともに、各横方向規制部同士及び各縦方向規制部同士は、互いに平行にかつ前記上横溝とは直交して伸びる上縦溝を挟んで連設し、前記上縦溝は前記上横溝よりも深く形成するとともに、前記横方向規制部に対応する部分では幅を拡張した拡張部を設けて、前記半導体チップの四隅部分を前記上横溝の底面で支持すべくなし、前記各上縦溝の前記各拡張部の中央部に対応する部分にはそれぞれ縦溝貫通孔を設け、前記各上横溝には各規制部の中央部に対応して横溝貫通孔をそれぞれ設け、四周縁には平坦部を設ける一方、裏面側には、各縦溝貫通孔に対応してテーパー状凹部を設け、これらテーパー状凹部を列状につなげるように、横方向規制部に対応して前記上横溝と平行に伸びる下横溝を設け、前記横溝貫通孔と連通しかつ前記下横溝と直交するように伸びる下縦溝を設けるとともに、四周縁に前記平坦部に対応して突縁部を設けた
    ことを特徴とする洗浄半導体チップトレー。
JP2005249535A 2005-08-30 2005-08-30 洗浄半導体チップトレー Active JP4841898B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005249535A JP4841898B2 (ja) 2005-08-30 2005-08-30 洗浄半導体チップトレー

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005249535A JP4841898B2 (ja) 2005-08-30 2005-08-30 洗浄半導体チップトレー

Publications (2)

Publication Number Publication Date
JP2007067078A true JP2007067078A (ja) 2007-03-15
JP4841898B2 JP4841898B2 (ja) 2011-12-21

Family

ID=37928940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005249535A Active JP4841898B2 (ja) 2005-08-30 2005-08-30 洗浄半導体チップトレー

Country Status (1)

Country Link
JP (1) JP4841898B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009240977A (ja) * 2008-03-31 2009-10-22 Kyocera Kinseki Corp 洗浄治具
JP2014034395A (ja) * 2012-08-07 2014-02-24 Sanko Co Ltd 洗浄用トレー
WO2017223345A1 (en) * 2016-06-24 2017-12-28 Invensas Corportion Method and apparatus for stacking devices in an integrated circuit assembly
US10796936B2 (en) 2016-12-22 2020-10-06 Invensas Bonding Technologies, Inc. Die tray with channels

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0481686A (ja) * 1990-07-24 1992-03-16 Seiko Epson Corp 電子機器
JPH06302575A (ja) * 1993-04-15 1994-10-28 Fujitsu Ltd 半導体チップ洗浄方法
JPH07176511A (ja) * 1993-12-17 1995-07-14 Fujitsu Ltd 半導体装置の製造方法
JPH07254637A (ja) * 1994-03-15 1995-10-03 Fujitsu Ltd 半導体チップトレー
JP2006253522A (ja) * 2005-03-14 2006-09-21 Matsushita Electric Ind Co Ltd チップホルダー及びチップ処理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0481686A (ja) * 1990-07-24 1992-03-16 Seiko Epson Corp 電子機器
JPH06302575A (ja) * 1993-04-15 1994-10-28 Fujitsu Ltd 半導体チップ洗浄方法
JPH07176511A (ja) * 1993-12-17 1995-07-14 Fujitsu Ltd 半導体装置の製造方法
JPH07254637A (ja) * 1994-03-15 1995-10-03 Fujitsu Ltd 半導体チップトレー
JP2006253522A (ja) * 2005-03-14 2006-09-21 Matsushita Electric Ind Co Ltd チップホルダー及びチップ処理方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009240977A (ja) * 2008-03-31 2009-10-22 Kyocera Kinseki Corp 洗浄治具
JP2014034395A (ja) * 2012-08-07 2014-02-24 Sanko Co Ltd 洗浄用トレー
WO2017223345A1 (en) * 2016-06-24 2017-12-28 Invensas Corportion Method and apparatus for stacking devices in an integrated circuit assembly
US10163675B2 (en) 2016-06-24 2018-12-25 Invensas Corporation Method and apparatus for stacking devices in an integrated circuit assembly
US10515838B2 (en) 2016-06-24 2019-12-24 Invensas Corporation Method and apparatus for stacking devices in an integrated circuit assembly
US10796936B2 (en) 2016-12-22 2020-10-06 Invensas Bonding Technologies, Inc. Die tray with channels

Also Published As

Publication number Publication date
JP4841898B2 (ja) 2011-12-21

Similar Documents

Publication Publication Date Title
JP4891222B2 (ja) ウェハスケールダイの取り扱い
JP4841898B2 (ja) 洗浄半導体チップトレー
JP7116694B2 (ja) 基板処理装置
JP2006196783A (ja) 基板表面処理装置
JP2020188124A (ja) 基板処理装置および基板処理方法
JP4282510B2 (ja) 電子部品保持具及び電子部品保持具から電子部品を取り外す方法
JP2513843B2 (ja) 基板ホルダ
JP2020088113A (ja) 基板処理装置および基板処理方法
US5944038A (en) Wafer restraining device
TWI322196B (en) Method and etching apparatus for etching a large lcd glass
EP1703544A2 (en) Chip holder and chip treatment method
KR102050822B1 (ko) 기판 처리 장치
KR102099882B1 (ko) 기판 처리 장치 및 기판 처리 방법
JPH03232228A (ja) 半導体ウェーハの液体処理装置
KR200169669Y1 (ko) 반도체 웨이퍼 캐리어
TWI811491B (zh) 濕式工作台之清潔系統以及方法
TWI775493B (zh) 旋鈕式化學晶舟
JP2022130831A (ja) 基板カセット
WO2011109535A2 (en) Solar cell process carrier
KR102249027B1 (ko) 웨이퍼 보트 플레이트
JPH10199963A (ja) 搬送具
JPH11145270A (ja) 薄板支持器
JP5153399B2 (ja) 基板ケース及び処理方法
JP2002329703A (ja) 基板洗浄装置及び方法
TWM482846U (zh) 晶片置放架

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080409

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080418

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080709

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111005

R150 Certificate of patent or registration of utility model

Ref document number: 4841898

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250