JP2007049889A - 電力供給装置及び画像形成装置 - Google Patents

Abstract

【課題】電気的負荷に対する電力供給制御を迅速かつ安定的に行うことが可能な電力供給装置及び画像形成装置を提供する。
【解決手段】検出電流値ｉが上限値ｔｈ１及び下限値ｔｈ２の間にない場合、動作時間間隔ｔ１毎に現在のカウンタ値Ｋを増減させる変調動作を繰り返し実行して、検出電流値ｉを上限値ｔｈ１及び下限値ｔｈ２の間に近づける前進制御を実行する。前進制御の実行後に、検出電流値ｉが上限値ｔｈ１及び下限値ｔｈ２の間に入った場合、この前進制御時とは逆の増減方向にＰＷＭ信号Ｓ１（Ｓ２）のパルス幅を変調させる後退制御を実行する。
【選択図】図７

Description

本発明は、電気的負荷への電力供給制御を行う電力供給装置及びそれを備えた画像形成装置に関する。

下記特許文献１には、ＰＷＭ（Pulse Width Modulation。パルス幅変調）信号を出力するＰＷＭ回路と、そのＰＷＭ信号のパルス幅に応じた電力を電気的負荷に供給する高圧発生手段とを備えた電源装置が開示されている。この電力供給装置では、電気的負荷に供給される現在の供給電力値と目標電力値とを比較し、現在の供給電力値が目標電力値にないときに、アップダウンカウンタのカウンタ値を変化させてＰＷＭ信号のパルス幅を所定量ずつ段階的に増加或いは減少させて、現在の供給電力値が目標値に到達させるようにしている。
特開２００４−３７６３５公報

しかし、通常、高圧発生手段の追従遅れにより、段階的に繰り返されるＰＷＭ信号のパルス幅の各変調動作に対して、それぞれの変調後のパルス幅のＰＷＭ信号に応じた出力電力が高圧発生手段から出力されるのに遅れが生じる。従って、電気的負荷における供給電力値が目標電力値に到達した時点で上記変調動作を停止させて、上記追従遅れにより更に供給電力値が変動し続けるため、安定した電力供給制御を行えないという問題がある。これに対して、変調動作を行う毎に、供給電力値が定常状態になるまで待つ構成にすると迅速な電力供給制御が行えなくなる。

本発明は上記のような事情に基づいて完成されたものであって、その目的は、電気的負荷に対する電力供給制御を迅速かつ安定的に行うことが可能な電力供給装置及び画像形成装置を提供するところにある。

上記の目的を達成するための手段として、請求項１の発明に係る電力供給装置は、ＰＷＭ信号を発生するＰＷＭ信号発生手段と、前記ＰＷＭ信号に応じた出力電力を電気的負荷に供給する電力供給手段と、前記電気的負荷に供給される供給電力の供給電圧値又は供給電流値を検出する検出手段と、目標値に対する、前記検出手段の検出値の過不足を判定する判定手段と、前記検出値が前記目標値に向かう増減方向に前記ＰＷＭ信号のパルス幅を変調する前進制御、及び、当該前進制御時とは逆の増減方向に前記ＰＷＭ信号のパルス幅を変調する後退制御を実行可能とされ、前記判定手段の判定結果が過不足有りである場合に前記前進制御を実行し、その後、前記判定手段の判定結果が過不足無し、または、前記検出値と前記目標値との大小関係が反転した場合に前記後退制御に切り替えて実行する変調手段と、を備える。
なお、本発明の「電力供給手段」には、ＰＷＭ信号に応じて供給電流値を変化させる構成であっても、ＰＷＭ信号に応じて供給電圧値を変化させる構成であってもよい。

請求項２の発明は、請求項１に記載の電力供給装置において、前記前進制御は、前記検出値が前記目標値に向かう増減方向に前記ＰＷＭ信号のパルス幅を単位変調量ずつ段階的に繰り返し変調する制御である。

請求項３の発明は、請求項２に記載の電力供給装置において、前記変調手段は、制御タイミングごとに前記判定手段の判定結果を取り込み、前記前進制御では、当該制御タイミングごとに前記単位変調量分の変調動作を実行する。

請求項４の発明は、請求項３に記載の電力供給装置において、前記制御タイミングの間隔及び前記単位変調量のうち少なくもいずれか１つを変更する第１変更手段を備える。

請求項５の発明は、請求項４に記載の電力供給装置において、前記第１変更手段は、前記制御タイミングの間隔及び前記単位変調量のうち少なくもいずれか１つを、前記検出値と前記目標値との差分に基づき変更する。

請求項６の発明は、請求項５に記載の電力供給装置において、前記第１変更手段は、連続した複数の前記制御タイミングで、前記検出値と前記目標値との差分が所定値以下であった場合に変更動作を実行する。

請求項７の発明は、請求項４から請求項６のいずれかに記載の電力供給装置において、前記第１変更手段は、前記制御タイミングの間隔及び前記単位変調量のうち少なくもいずれか１つを、前記電気的負荷のインピーダンスが大きく変動するタイミングに基づき変更する。

請求項８の発明は、請求項４から請求項７のいずれかに記載の電力供給装置において、前記電気的負荷のインピーダンスを測定する測定手段を備え、前記第１変更手段は、前記制御タイミングの間隔及び前記単位変調量のうち少なくもいずれか１つを、前記インピーダンスに基づき変更する。

請求項９の発明は、請求項４に記載の電力供給装置において、前記第１変更手段は、前記単位変調量を、前記前進制御開始当初の方が、それ以降よりも大きくする。

請求項１０の発明は、請求項２から請求項９のいずれかに記載の電力供給装置において、前記目標値は、上限値及び下限値に挟まれる許容範囲を有して設定され、前記前進制御における前記単位変調量は、前記上限値と前記下限値との差に対応する変調量よりも小さい量である。

請求項１１の発明は、請求項１に記載の電力供給装置において、前記前進制御は、前記判定手段の判定結果が過不足有りである場合に、前記検出値を前記目標値に到達させることが可能なパルス幅に前記ＰＷＭ信号を一度に変調し、その変調後のパルス幅を前記検出値が前記目標値に達するまで維持する制御である。
なお、本発明の「検出値を目標値に到達させることが可能なパルス幅」とは、検出値を最終的に目標値に達成させる程度のパルス幅に限らず、それよりも大きい変調量で変調し検出値が最終的に目標値を超える程度のパルス幅であってもよい。

請求項１２の発明は、請求項１１に記載の電力供給装置において、前記前進制御におけるパルス幅の変調量を、前記検出値と前記目標値との差分に基づき決定する第１決定手段を備える。

請求項１３の発明は、請求項１１または請求項１２に記載の電力供給装置において、前記電気的負荷のインピーダンスを測定する測定手段を備え、前記前進制御におけるパルス幅の変調量を、前記インピーダンスに基づき決定する第２決定手段を備える。

請求項１４の発明は、請求項１から請求項１３のいずれかに記載の電力供給装置において、前記変調手段は、制御タイミングごとに前記判定手段の判定結果を取り込み、連続した複数の前記制御タイミングで前記検出値が前記目標値に到達した場合に、前記後退制御を実行する。

請求項１５の発明は、請求項１から請求項１４のいずれかに記載の電力供給装置において、前記変調手段は、更に、前記前進制御によって変調されたＰＷＭ信号のパルス幅が限界パルス幅に達した場合にも前記後退制御を実行する。

請求項１６の発明は、請求項１から請求項１５のいずれかに記載の電力供給装置において、前記変調手段は、更に、前記前進制御において変調開始前からのパルス幅の総変調量が限界変調量に達した場合にも前記後退制御を実行する。
なお、上記請求項１６の発明のうち、請求項２の構成を前提としたものにおいては、下記の構成（ａ）〜（ｃ）が含まれる。
（ａ）前進制御での変調動作のパルス幅の変調量を積算し、この総変調量（積算変調量）が閾値（限界変調量）に達した場合に後退制御を実行する構成。
（ｂ）前進制御での変調動作の回数を積算し、この積算回数が限界回数に達した場合に後退制御を実行する構成。
（ｃ）前進制御の開始後、所定時間経過後に後退制御を実行する構成。

請求項１７の発明は、請求項１から請求項１６のいずれかに記載の電力供給装置において、前記後退制御におけるパルス幅の変調量は、前記前進制御での前記総変調量に基づき定められる。

請求項１８の発明は、請求項１７に記載の電力供給装置において、前記後退制御におけるパルス幅の変調量は、前記総変調量と、前記前進制御開始時のＰＷＭ信号の開始パルス幅とを用いた演算式に基づき定められる。

請求項１９の発明は、請求項１から請求項１８のいずれかに記載の電力供給装置において、前記後退制御は、当該後退制御開始時における検出値を維持するパルス幅に、前記ＰＷＭ信号を変調する。

請求項２０の発明は、請求項１から請求項１９のいずれかに記載の電力供給装置において、前記後退制御の実行後、待機時間経過後に前記前進制御を再開させる。

請求項２１の発明は、請求項１から請求項２０のいずれかに記載の電力供給装置において、少なくとも前記ＰＷＭ信号発生手段及び変調手段は、ＡＳＩＣによって構成されている。

請求項２２の発明は、請求項１から請求項２１のいずれかに記載の電力供給装置において、前記目標値は、上限値及び下限値に挟まれる許容範囲を有して設定され、前記電気的負荷のインピーダンスを測定する測定手段と、前記インピーダンスに基づき前記許容範囲を広狭する第２変更手段と、を備える。

請求項２３の発明は、請求項２２に記載の電力供給装置において、前記第２変更手段は、定電流制御を行っている場合に、前記インピーダンスが小さいほど前記許容範囲を広くする。

請求項２４の発明は、請求項１から請求項２３のいずれかに記載の電力供給装置において、前記目標値を間に挟んだ仮上限値及び仮下限値とで囲まれる仮範囲が設けられ、前記変調手段は、前記前進制御を実行後、前記検出値が前記仮範囲に達した場合に前記後退制御を実行し、その後再開される前進制御により前記検出値が前記目標値に達した場合に前記後退制御を再度実行する。

請求項２５の発明は、請求項１から請求項２４のいずれかに記載の電力供給装置において、前記検出手段の検出値が所定値に達した場合に前記変調手段の制御を開始させる制御開始手段を備える。

請求項２６の発明は、請求項２５に記載の電力供給装置において、前記ＰＷＭ信号発生手段は、電力供給開始指令の入力に基づき一度に増減した固定のパルス幅のＰＷＭ信号を、前記検出手段の検出値が前記所定値に達するまで強制的に出力する構成である。

請求項２７の発明は、請求項２６に記載の電力供給装置において、前記ＰＷＭ信号発生手段は、所定時間内に前記検出値が前記所定値に達しない場合には、その検出値が大きくなる方向に前記固定のパルス幅を変調して前記検出手段の検出値が前記所定値に達するまで強制的に出力する構成である。

請求項２８の発明は、請求項１から請求項２７のいずれかに記載の電力供給装置において、電力供給開始指令が入力されてから所定時間経過した場合に前記変調手段の制御を開始させる制御開始手段を備える。

請求項２９の発明に係る画像形成装置は、前記請求項１から請求項２８のいずれかに記載の電力供給装置と、前記電力供給装置から電力が供給される電気的負荷を有し、被記録媒体に画像形成を行う画像形成手段と、を備える。
なお、「画像形成装置」は、プリンタ（例えばレーザプリンタ）などの印刷装置だけでなく、ファクシミリ装置や、プリンタ機能及び読み取り機能（スキャナ機能）等を備えた複合機であってもよい。
「被記録媒体」は、用紙などの紙製の被記録媒体に限らず、ＯＨＰシートなどのプラスチック製の被記録媒体などであってもよい。

＜請求項１の発明＞
本構成によれば、目標値に対して検出値（電気的負荷に供給される供給電力の供給電圧値又は供給電流値）に過不足が有るとき、その過不足を相殺するように、ＰＷＭ信号のパルス幅を変調（増加又は減少）する前進制御を行う。そして、検出値が目標値に到達した場合（過不足無しの場合、または、検出値と目標値との大小関係が反転した場合）には、前進制御時とは逆の増減方向にＰＷＭ信号のパルス幅を変調する後退制御を実行する。従って、検出値が目標値に到達したときに前進制御によるパルス幅がそのまま維持されて検出値が再び目標値から外れてしまう事態を抑制して、迅速かつ安定的な電力供給制御を実現できる。
しかも、前進制御時におけるパルス幅の変調量を大きくし、これに応じて後退制御時におけるパルス幅の変調量を調整することで、供給電流値または供給電圧値を目標値に早期に到達させて迅速な電力供給制御を行うことが可能となる。

＜請求項２の発明＞
本構成によれば、前進制御において、ＰＷＭ信号のパルス幅を単位変調量ずつ段階的に変調するので、目標値に対応するパルス幅に一気に変調する構成に比べて、電気的負荷の供給電力（検出値）を目標値まで安定的に到達させることができる。

＜請求項３の発明＞
本構成によれば、制御タイミングごとに、そのときの判定手段における判定結果に基づき前進制御を行うかどうか、後退制御に切り替えるかどうかを決定しつつ前進制御においてＰＷＭ信号のパルス幅を段階的に変調することができる。

＜請求項４の発明＞
本構成によれば、制御タイミングの間隔や単位変調量を変更することにより、例えば電気的負荷の負荷状況や電力供給手段の特性等に応じて柔軟な制御が可能となる。

＜請求項５の発明＞
例えば、制御対象である電気的負荷の負荷特性や制御条件等によって、検出値と目標値との差分に応じて制御タイミングの間隔を長くした方がよい場合と短くした方がよい場合があり得る。また、その差分に応じて単位変調量を大きくした方がよい場合と小さくした方がよい場合があり得る。そこで、本構成では、制御タイミングの間隔や単位変調量が検出値と目標値との差分に基づき変更されるようにした。

＜請求項６の発明＞
本構成によれば、検出値の変動途中で変更動作を実行することを防止するとともに、一時的なノイズによる影響を抑制できる。

＜請求項７の発明＞
本構成によれば、電気的負荷のインピーダンス変動（負荷変動）が大きく電力供給制御を必要とするタイミングに同期した制御タイミングで電力供給を確実に行うことができる。また、インピーダンス変動の大小に応じて単位変調量を変化させることで、インピーダンス変動に対応した安定的な電力供給が可能となる。例えば、電気的負荷が転写ローラの場合、用紙先端が通過したときと後端が通過したときに特にインピーダンス変動が大きい。これのタイミングはレジストセンサからのセンサ信号の出力タイミングから計時して制御タイミングを同期させることができる。

＜請求項８の発明＞
電気的負荷のインピーダンスによって単位変調量に対応する検出値（供給電流値または供給電圧値）の変化量は異なる。そこで、本構成では、制御タイミングの間隔や単位変調量をインピーダンスに基づき変更するようにした。

＜請求項９の発明＞
前進制御開始当初は、特に電気的負荷の負荷変動等によって追従遅れが顕著に現れる。そこで、本構成では、前進制御における各変調動作において、前進制御開始当初の単位変調量を大きくして、目標値への迅速な到達を図るようにした。

＜請求項１０の発明＞
本構成によれば、１回分の変調動作による単位変調量で、目標値を飛び越えてしまうことを防止できる。

＜請求項１１の発明＞
本構成によれば、ＰＷＭ信号のパルス幅を段階的に変調する構成に比べて、前進制御における追従性を向上させることができる。

＜請求項１２の発明＞
前進制御におけるＰＷＭ信号のパルス幅の適切な変調量は、検出値と目標値との差分によって異なる。そこで、本構成では、当該変調量を検出値と目標値との差分に基づき決定するようにした。

＜請求項１３の発明＞
前進制御におけるＰＷＭ信号のパルス幅の適切な変調量は、電気的負荷のインピーダンスによって異なる。そこで、本構成では、当該変調量を電気的負荷のインピーダンスに基づき決定するようにした。

＜請求項１４の発明＞
一時的なノイズなどの影響により、検出手段が誤検出することがある。そこで、本構成では、比較手段において、検出値が目標値に到達したという比較結果が所定の検出タイミングで連続して複数回得られた場合に初めて後退制御を実行する構成とした。

＜請求項１５の発明＞
本構成によれば、変調後のＰＷＭ信号のパルス幅は、予め定められた限界パルス幅（例えば安定した電力供給制御が実行可能な限界のパルス幅）を超えて変調しても変調による供給電力のアップ或いはダウンの効果が出ないので、その限界パルス幅に達した場合にも後退制御を実行するようにした。

＜請求項１６の発明＞
例えば電力供給手段を構成する回路要素等により、前進制御時における変調動作に対して、その変調後のパルス幅のＰＷＭ信号に応じた出力電力を出力する動作に追従遅れが生じ得る。従って、前進制御がある程度継続される、或いは、一度の変調量が大きいと、各変調動作時におけるＰＷＭ信号の変調パルス幅に応じて想定した検出値と、そのときの実際の検出値との乖離が大きくなり、精度の高い電力供給制御が行えなくなるおそれがある。
そこで、本構成では、前進制御による変調前からの総変量量が限界変調量に達した場合にも後退制御を実行するようにした。

＜請求項１７の発明＞
安定した電力供給制御を行うために後退制御時に変調すべきパルス幅の変調量は、前進制御でのパルス幅の総変調量に対応して異なる。従って、本構成では、後退制御におけるパルス幅の変調量を、前進制御でのパルス幅の総変調量に基づき定める構成とした。

＜請求項１８の発明＞
本構成によれば、後退制御におけるパルス幅の変調量を、演算式に基づき定めるようにしたので、例えば後退制御におけるパルス幅の変調量と総変調量との対応テーブルに基づき定めるものに比べて記憶容量を抑制できる。

＜請求項１９の発明＞
本構成によれば、後退制御の開始時（例えば前進制御によって検出値が目標値に達した時）に、そのときの検出値を維持できるパルス幅（定常状態において後退制御開始時の検出値を維持するパルス幅）に変調するので、より安定した電力供給制御を行うことができる。

＜請求項２０の発明＞
本構成によれば、後退制御の実行後、待機時間（例えば後退制御実行後、定常状態に落ち着くまでの時間）経過後に前進制御を再開させるので、待機時間を設けずに前進制御を再開する構成に比べて、安定した前進制御を実行できる。

＜請求項２１の発明＞
本構成によれば、少なくともＰＷＭ信号発生手段及び変調手段をＡＳＩＣによって構成することにより、ＣＰＵの負荷を低減できる。

＜請求項２２，２３の発明＞
電気的負荷のインピーダンスによってパルス幅の所定変調量に対する検出値の変化量が異なり、場合によっては、変調によって検出値が目標値を飛び越えて増減方向が逆向きの前進制御に切り替わり、交互に増減方向を切り替える前進制御が繰り返し行われるおそれがある。そこで、本構成では、電気的負荷のインピーダンスに基づき許容範囲を広狭する構成とした。特に、定電流制御を行っている場合には、インピーダンスが小さいほど許容範囲を広くすることが望ましい。

＜請求項２４の発明＞
本構成によれば、検出値が目標値に達成する前に少なくとも１回後退制御が実行されるので、その後、検出値を目標値に緩やかに到達させることができる。

＜請求項２５，２８の発明＞
電力供給装置の起動（電力供給開始指令が入力されたとき）により、ＰＷＭ信号のパルス幅が増減されることになるが、起動時からパルス幅の増減量がある程度に値になるまで電気的負荷に電力が供給されない期間がある。このため、その期間を含めて起動当初から変調手段による制御を実行した場合には、正常な電力供給制御が実行できなくなるおそれがある。そこで、本構成では、検出手段の検出値が所定値（例えば、ＰＷＭ信号に応じた電力が電気的負荷に供給されるようになったときの検出値）に達した場合に変調手段の制御を開始させるようにした。また、上記起動時から所定時間（例えば、起動時からＰＷＭ信号に応じた電力が電気的負荷に供給されるようになるまでの時間）経過したことを条件に変調手段の制御を開始させる構成であってもよい。

＜請求項２６の発明＞
本構成によれば、段階的に増減させる場合に比べて電力供給の立上りを速くすることができる。

＜請求項２７の発明＞
例えば電気的負荷の負荷状況によっては、当初予定した固定のパルス幅のＰＷＭ信号を出力しても検出値が所定値に達しない場合があり得る。そこで、本構成では、このような場合に、固定のパルス幅を変調して検出値が所定値に達するのを再度待つ構成とした。

＜請求項２９の発明＞
本構成によれば、例えば転写手段、像担持体への帯電手段や現像剤担持体などへの電力供給制御を迅速かつ安定的に行うことができる。

＜実施形態１＞
本発明の実施形態１を図１〜図７を参照しつつ説明する。

１．レーザプリンタの全体構成
図１は、本発明の画像形成装置の一例としてのレーザプリンタの実施形態１を示す要部側断面図である。図１において、レーザプリンタ１は、画像形成装置の装置本体としての本体フレーム２内に、用紙３（本発明の「被記録媒体」の一例）を給紙するためのフィーダ部４や、給紙された用紙３に画像を形成するための画像形成部５（本発明の「画像形成手段」の一例）などを備えている。

（１）フィーダ部
フィーダ部４は、本体フレーム２内の底部に、着脱可能に装着される給紙トレイ６と、給紙トレイ６内に設けられた用紙押圧板７と、給紙トレイ６の一端側（以下、この一端側（図１で紙面右側）を前側、その反対側（図１で紙面左側）を後側とする。）端部の上方に設けられる給紙ローラ８および分離パッド９と、給紙ローラ８に対し用紙３の搬送方向の下流側に設けられる紙粉取りローラ１０，１１と、紙粉取りローラ１０，１１に対し用紙３の搬送方向の下流側に設けられるレジストローラ１２とを備えている。

用紙押圧板７は、用紙３を積層状にスタック可能とされ、給紙ローラ８に対して遠い方の端部（後端部）において揺動可能に支持されることによって、近い方の端部（前端部）が上下方向に移動可能とされている。また、その裏側から図示しないばねによって上方向に付勢されている。そのため、用紙押圧板７は、用紙３の積層量が増えるに従って、給紙ローラ８に対して後端部を支点として、ばねの付勢力に抗して下向きに揺動される。給紙ローラ８および分離パッド９は、互いに対向状に配設され、分離パッド９の裏側に設けられるばね１３によって、分離パッド９が給紙ローラ８に向かって押圧されている。

用紙押圧板７上の最上位にある用紙３は、用紙押圧板７の裏側から図示しないばねによって給紙ローラ８に向かって押圧され、その給紙ローラ８の回転によって給紙ローラ８と分離パッド９とで挟まれた後、１枚毎に給紙される。

給紙された用紙３は、紙粉取りローラ１０，１１によって、紙粉が取り除かれた後、レジストローラ１２に送られる。レジストローラ１２は、１対のローラからなり、用紙３をレジスト後に、画像形成位置に送るようにしている。なお、画像形成位置は、用紙３に感光ドラム２７上のトナー像を転写する転写位置であって、本実施形態では、感光ドラム２７と転写ローラ３０（本発明の「電気的負荷」の一例）との接触位置とされる。

（２）画像形成部
画像形成部５は、スキャナ部１６、プロセスカートリッジ１７および定着部１８を備えている。

（ａ）スキャナ部
スキャナ部１６は、本体フレーム２内の上部に設けられ、レーザ発光部（図示せず。）、回転駆動されるポリゴンミラー１９、レンズ２０，２１、反射鏡２２，２３，２４を備えている。レーザ発光部からの発光される画像データに基づくレーザビームは、鎖線で示すように、ポリゴンミラー１９、レンズ２０、反射鏡２２，２３、レンズ２１、反射鏡２４の順に通過あるいは反射して、プロセスカートリッジ１７の感光ドラム２７の表面上に高速走査にて照射される。

（ｂ）プロセスカートリッジ
プロセスカートリッジ１７は、スキャナ部１６の下方に設けられる。このプロセスカートリッジ１７は、本体フレーム２に対して着脱自在に装着される感光体カートリッジとしてのドラムカートリッジ２６と、ドラムカートリッジ２６に収容される現像カートリッジ２８とを備えている。なお、本体フレーム２の前面には、図１に示すように、下端部側を中心軸として開閉可能な前面カバー２ａが設けられており、プロセスカートリッジ１７はこの前面カバー２ａを開けて本体フレーム２内に着脱可能に収容される。

現像カートリッジ２８は、ドラムカートリッジ２６に対して着脱自在に収容されており、現像剤担持体としての現像ローラ３１（本発明の「電気的負荷」の一例）、層厚規制ブレード３２、供給ローラ３３、トナーホッパ３４を備えている。

トナーホッパ３４内には、現像剤として、正帯電性の非磁性１成分のトナーが充填されている。そして、トナーホッパ３４内のトナーは、トナーホッパ３４の中心に回転可能に支持されたアジテータ３６により攪拌されて、トナーホッパ３４の後側部に開口されたトナー供給口３７から放出される。また、このアジテータ３６は、図示しないモータからの動力の入力により、矢印方向（時計方向）に回転駆動される。

トナー供給口３７の後方位置には、供給ローラ３３が回転可能に設けられており、また、この供給ローラ３３に対向して、現像ローラ３１が回転可能に設けられている。これら供給ローラ３３と現像ローラ３１とは、そのそれぞれがある程度圧縮するような状態で互いに当接されている。

供給ローラ３３は、金属製のローラ軸に、導電性の発泡材料からなるローラが被覆されている。この供給ローラ３３は、図示しないモータからの動力の入力により、矢印方向（反時計方向）に回転駆動される。

また、現像ローラ３１は、金属製のローラ軸３１ａに、導電性のゴム材料からなるローラが被覆されている。より具体的には、現像ローラ３１のローラは、カーボン微粒子などを含む導電性のウレタンゴムまたはシリコーンゴムからなるローラ本体の表面に、フッ素が含有されているウレタンゴムまたはシリコーンゴムのコート層が被覆されている。なお、後述するように、現像ローラ３１には、現像時に、高電圧電源回路基板５２に実装された帯電バイアス印加回路６１（本発明の「電力供給装置」の一例）により現像バイアス電圧Ｖｃが印加される。また、この現像ローラ３１は、図示しないモータからの動力の入力により、矢印方向（反時計方向）に回転駆動される。

また、現像ローラ３１の近傍には、層厚規制ブレード３２が設けられている。この層厚規制ブレード３２は、現像ローラ３１の近くにおいて現像カートリッジ２８に支持されて、その押圧部４０がブレード本体の弾性力によって現像ローラ３１上に圧接されている。

そして、トナー供給口３７から放出されるトナーは、供給ローラ３３の回転により、現像ローラ３１に供給され、この時、供給ローラ３３と現像ローラ３１との間で正に摩擦帯電される。さらに、現像ローラ３１上に供給されたトナーは、現像ローラ３１の回転に伴って、層厚規制ブレード３２の押圧部４０と現像ローラ３１との間に進入し、一定厚さの薄層として現像ローラ３１上に担持される。

ドラムカートリッジ２６は、像担持体としての感光ドラム２７、帯電手段としてのスコロトロン型帯電器２９、転写手段としての転写ローラ３０およびクリーニング手段としてのクリーニングブラシ５３を備えている。

このうち、感光ドラム２７は、現像ローラ３１の後方において、その現像ローラ３１と対向配置され、ドラムカートリッジ２６において、矢印方向（時計方向）に回転可能に支持されている。この感光ドラム２７は、筒状のドラム本体と、ドラム本体を支持し、そのドラム本体の軸心に設けられる金属製のドラム軸２７ａとを備えている。ドラム本体は、アルミニウム製の素管からなり、その表面には、ポリカーボネートなどから構成される正帯電性の感光層が形成されている。また、ドラム軸２７ａはグランドに接地されている。

スコロトロン型帯電器２９は、感光ドラム２７の上方に、感光ドラム２７に接触しないように所定間隔を隔てて対向配置され、ドラムカートリッジ２６に支持されている。このスコロトロン型帯電器２９は、タングステンなどの帯電ワイヤ２９ａからコロナ放電を発生させる正帯電用のスコロトロン型の帯電器であり、その帯電ワイヤ２９ａ及び感光ドラム２７間にグリッド２９ｂを備え、感光ドラム２７の表面を一様に正極性に帯電させる。また、後述するように、帯電ワイヤ２９ａ（本発明の「電気的負荷」の一例）には帯電バイアス印加回路６１から帯電バイアス電圧Ｖｂ（帯電用バイアス電圧）が印加される。

そして、感光ドラム２７の表面は、その感光ドラム２７の回転に伴って、まず、スコロトロン型帯電器２９により一様に正帯電された後、スキャナ部１６からのレーザビームの高速走査により露光され、画像データに基づく静電潜像が形成される。

次いで、現像ローラ３１の回転により、現像ローラ３１の表面上に担持されかつ正極性に帯電されているトナーが、感光ドラム２７に対向して接触するときに、感光ドラム２７の表面上に形成された上記静電潜像に供給され、選択的に担持されることで可視化され現像が達成される。

転写ローラ３０は、感光ドラム２７の下方において、この感光ドラム２７に対向配置され、ドラムカートリッジ２６に、矢印方向（反時計方向）に回転可能に支持されている。この転写ローラ３０は、金属製のローラ軸３０ａに、導電性のゴム材料からなるローラが被覆されている。

この転写ローラ３０のローラ軸３０ａには、転写バイアス印加回路６０（本発明の「電力供給装置」の一例）が接続されており、転写動作時には、この転写バイアス印加回路６０から順転写バイアス電圧Ｖａ（転写用バイアス電圧）が印加される。

クリーニングブラシ５３は、感光ドラム２７のドラム本体と対向接触するように設けられている。クリーニングブラシ５３は、導電性部材から構成されており、クリーニングバイアス電圧（例えば、帯電バイアス電圧Ｖｃを分圧した電圧）が印加され、感光ドラム２７に付着する負極性に帯電した紙粉を電気的に吸引して除去する役割を果たす。この際、正極性に帯電したトナーはクリーニングブラシ５３によって回収されず、負極性に帯電している紙粉を選択的に回収することになる。そして、トナー自身は現像ローラ３１によって回収されることになる。

（ｃ）定着部
定着部１８は、図１に示すように、プロセスカートリッジ１７の後方下流側に設けられ、加熱ローラ４１、加熱ローラ４１を押圧する押圧ローラ４２、および、これら加熱ローラ４１および押圧ローラ４２の下流側に設けられる１対の搬送ローラ４３を備えている。加熱ローラ４１は、金属製で加熱のためのハロゲンランプを備えており、図示しないモータからの動力の入力により、矢印方向（時計方向）に回転駆動される。また、押圧ローラ４２は、この加熱ローラ４１を押圧した状態で、この加熱ローラ４１に従動して矢印方向（反時計方向）に回転される。そして、定着部１８では、プロセスカートリッジ１７において用紙３上に転写されたトナーを、用紙３が加熱ローラ４１と押圧ローラ４２との間を通過する間に熱定着させ、その後、その用紙３を搬送ローラ４３によって、排紙パス４４に搬送するようにしている。排紙パス４４に送られた用紙３は、排紙ローラ４５に送られて、その排紙ローラ４５によって排紙トレイ４６上に排紙される。

２．バイアス印加回路
（１）転写バイアス印加回路
図２には、転写ローラ３０に順転写バイアス電圧Ｖａを印加するための転写バイアス印加回路６０の要部構成のブロック図が示されている。この転写バイアス印加回路６０は、ＰＷＭ（Pulse Width Modulation。パルス幅変調）制御回路６２と、高電圧出力回路６３（本発明の「電力供給手段」の一例）とを備えて構成されている。

高電圧出力回路６３は、ＰＷＭ信号平滑回路６４、発振制御・トランスドライブ回路６５、昇圧・平滑整流回路６６、出力電流検出回路６７（本発明の「検出手段」の一例）を備えている。

このうち、ＰＷＭ信号平滑回路６４は、ＰＷＭ制御回路６２のＰＷＭポート６２ａからのＰＷＭ信号Ｓ１を受けて平滑し発振制御・トランスドライブ回路６５に与える役割を果たす。発振制御・トランスドライブ回路６５は、受けたＰＷＭ信号Ｓ１に基づき、昇圧・平滑整流回路６６の１次側巻線６８ｂに発振電流を流すよう構成されている。

昇圧・平滑整流回路６６は、トランス６８、ダイオード６９、平滑コンデンサ７０などを備えている。トランス６８は、２次側巻線６８ａ，１次側巻線６８ｂ及び補助巻線６８ｃを備えている。２次側巻線６８ａの一端は、ダイオード６９を介して転写ローラ３０のローラ軸３０ａに接続される接続ラインＬ１に接続されている。一方、２次側巻線６８ａの他端は、出力電流検出回路６７を介してグランドに接地されている。また、平滑コンデンサ７０及び放電抵抗７１がそれぞれ２次側巻線６８ａに並列に接続されている。

このような構成により、１次側巻線６８ｂの発振電流は、昇圧・平滑整流回路６６において昇圧及び整流され、転写ローラ３０のローラ軸３０ａに順転写バイアス電圧Ｖａとして印加される。このとき、転写ローラ３０に流れる電流ｉ１は、出力電流検出回路６７が有するＲＣ並列回路６７ａに流れ込み、この電流ｉ１に応じた検出信号Ｐ１がＰＷＭ制御回路６２のＡ／Ｄポート６２ｂにフィードバックされる構成になっている。

そして、用紙３が上記画像形成位置に到達しこの用紙３に感光ドラム２７上のトナー像を転写する転写動作時には、図示しないＣＰＵによって転写バイアス印加回路６０が駆動される。具体的には、ＰＷＭ制御回路６２は、ＰＷＭ信号Ｓ１をＰＷＭ信号平滑回路６４に与えて駆動し、高電圧出力回路６３の出力端Ａに接続された転写ローラ３０のローラ軸３０ａに順転写バイアス電圧Ｖａを印加する。

このとき、ＰＷＭ制御回路６２は、ＰＷＭ信号Ｓ１を高電圧出力回路６３に与えて駆動させつつ、接続ラインＬ１に流れる電流値に応じた検出信号Ｐ１に基づきこの検出電流値が後述する目標電流範囲（上限値ｔｈ１及び下限値ｔｈ２の間）に収まるように、デューティ比（パルス幅）を適宜変更したＰＷＭ信号Ｓ１をＰＷＭ信号平滑回路６４に出力する定電流制御を実行する。具体的制御内容については後述する。

（２）帯電バイアス印加回路
図３には、帯電ワイヤ２９ａに帯電バイアス電圧Ｖｂ、及び、現像ローラ３１に現像バイアス電圧Ｖｃをそれぞれ印加するための帯電バイアス印加回路６１の要部構成のブロック図が示されている。この帯電バイアス印加回路６１は、ＰＷＭ制御回路７２と、高電圧出力回路７３（本発明の「電力供給手段」の一例）とを備えて構成されている。

高電圧出力回路７３は、帯電用のＰＷＭ信号平滑回路７４、発振制御・トランスドライブ回路７５、昇圧・平滑整流回路７６、帯電用の出力電流検出回路７７（本発明の「検出手段」の一例）を備えている。

このうち、帯電用のＰＷＭ信号平滑回路７４は、ＰＷＭ制御回路７２のＰＷＭポート７２ａからのＰＷＭ信号Ｓ２を受けて平滑し発振制御・トランスドライブ回路７５に与える役割を果たす。発振制御・トランスドライブ回路７５は、受けたＰＷＭ信号Ｓ２に基づき、昇圧・平滑整流回路７６の１次側巻線７８ｂに発振電流を流すよう構成されている。

昇圧・平滑整流回路７６は、トランス７８、ダイオード７９、平滑コンデンサ８０などを備えている。トランス７８は、２次側巻線７８ａ及び１次側巻線７８ｂを備えている。２次側巻線７８ａの一端は、ダイオード７９を介して帯電ワイヤ２９ａに接続される接続ラインＬ２に接続されている。一方、２次側巻線７８ａの他端は、分圧抵抗８２及びＲＣ並列回路８３を介してグランドに接地されている。また、平滑コンデンサ８０及び放電抵抗８１がそれぞれ２次側巻線７８ａに並列に接続されている。また、上記グリッド２９ｂは、分圧抵抗８４及びＲＣ並列回路７７ａを介してグランドに接地されている。

また、高電圧出力回路７３は、現像用のＰＷＭ信号平滑回路８５及びシャント回路８６を備えている。ＰＷＭ信号平滑回路８５は、ＰＷＭ制御回路７２のＰＷＭポート７２ｂからのＰＷＭ信号Ｓ３を受けて平滑し、シャント回路８６に与える役割を果たす。シャント回路８６は、入力抵抗８６ａと、ベースエミッタ間が抵抗８６ｂを介して接続されたトランジスタ８６ｃとを備え、ＰＷＭ信号平滑回路８５からのＰＷＭ信号Ｓ３に応じた電圧を発生させる役割を果たす。トランジスタ８６ｃのコレクタは、放電抵抗８１と分圧抵抗８２との接続点に接続されている。

このような構成により、１次側巻線７８ｂの発振電流は、昇圧・平滑整流回路７６において昇圧及び整流され、帯電ワイヤ２９ａに帯電バイアス電圧Ｖｂとして印加され、放電抵抗８１と分圧抵抗８２との接続点での電圧が、現像バイアス電圧Ｖｃとして現像ローラ３１のローラ軸３１ａに印加される。このとき、グリッド２９ｂに流れる電流ｉ２は、出力電流検出回路７７が有するＲＣ並列回路７７ａに流れ込み、この電流ｉ２に応じた検出信号Ｐ２がＰＷＭ制御回路７２のＡ／Ｄポート７２ｃにフィードバックされる。また、ＲＣ並列回路８３の負荷電圧（現像バイアス電圧Ｖｃ）に応じた検出信号Ｐ３がＰＷＭ制御回路７２のＡ／Ｄポート７２ｄにフィードバックされる構成になっている。

そして、レーザプリンタ１を起動させると、図示しないＣＰＵによって帯電バイアス印加回路６１が駆動される。具体的には、ＰＷＭ制御回路７２は、ＰＷＭ信号Ｓ２をＰＷＭ信号平滑回路７４に与えて駆動し、高電圧出力回路７３の出力端Ｂに接続された帯電ワイヤ２９ａに帯電バイアス電圧Ｖｂを印加する。

このとき、ＰＷＭ制御回路７２は、ＰＷＭ信号Ｓ２を高電圧出力回路７３に与えて駆動させつつ、接続ラインＬ２（グリッド２９ｂ）に流れる電流値に応じた検出信号Ｐ２に基づきこの検出電流値が後述する目標電流範囲に収まるように、デューティ比（パルス幅）を適宜変更したＰＷＭ信号Ｓ２をＰＷＭ信号平滑回路７４に出力する定電流制御を実行する。具体的制御内容については後述する。

また、ＰＷＭ制御回路７２は、ＰＷＭ信号Ｓ３をＰＷＭ信号平滑回路８５に与えて駆動し、高電圧出力回路７３の出力端Ｃに接続された現像ローラ３１のローラ軸３１ａに現像バイアス電圧Ｖｃを印加する。このとき、ＰＷＭ制御回路７２は、ＰＷＭ信号Ｓ３を高電圧出力回路７３に与えて駆動させつつ、ＲＣ並列回路８３の負荷電圧（現像バイアス電圧Ｖｃ）に応じた検出信号Ｐ３に基づき、この検出電圧値が目標電圧範囲に収まるように、デューティ比（パルス幅）を適宜変更したＰＷＭ信号Ｓ３をＰＷＭ信号平滑回路８５に出力する定電圧制御を実行する。

３．ＰＷＭ制御回路の構成
図４には、ＰＷＭ制御回路６２，７２の要部構成のブロック図が示されている。これらのＰＷＭ制御回路６２，７２は、ＡＳＩＣ（Application Specific Integrated Circuit）によって構成されている。

図４に示すように、ＰＷＭ制御回路６２（７２）は、Ａ／Ｄポート６２ｂ（７２ｃ）からの検出信号Ｐ１（Ｐ２）をＡ／Ｄ変換部９０でＡ／Ｄ変換して比較演算部９１（本発明の「判定手段」の一例）に与える。この比較演算部９１には、ＵＰ／ＤＯＷＮ設定レジスタ９２、上限値設定レジスタ９３、下限値設定レジスタ９４、制御間隔設定レジスタ９５及び制御停止設定レジスタ９６が接続されている。

このうち、ＵＰ／ＤＯＷＮ設定レジスタ９２は、このＰＷＭ制御回路６２（７２）に接続される高電圧出力回路６３（７３）の特性（ＰＷＭ信号のデューティ比増加に伴って出力値が増加するか減少するかの特性）に応じた設定がされるものであり、本実施形態では、高電圧出力回路６３（７３）はいずれもＰＷＭ信号Ｓ１（Ｓ２、Ｓ３）のデューティ比の増加に伴って出力値が増加する特性を有するので、ＵＰ側に設定される。

上限値設定レジスタ９３及び下限値設定レジスタ９４には、転写ローラ３０（帯電ワイヤ２９ａ）に流すべき目標電流値の上限値ｔｈ１及び下限値ｔｈ２が設定される。制御間隔設定レジスタ９５には、比較演算部９１で実行される比較動作の動作時間間隔ｔ１（本発明の「制御タイミング」の一例）が設定される。制御停止設定レジスタ９６には、後述する後退制御の実行後に前進制御を再開させるまでの制御停止時間ｔ２（本発明の「待機時間」の一例）が設定される。なお、各レジスタ９２〜９６の設定値ないし設定内容は、高電圧出力回路６３（７３）や電気的負荷（転写ローラ３０、帯電ワイヤ２９ａ）等の特性に対応して、例えば作業者による所定の操作に基づきＣＰＵによって設定変更できるようになっている。

そして、比較演算部９１は、上記動作時間間隔ｔ１でＡ／Ｄ変換された検出信号Ｐ１（Ｐ２）に基づき、検出電流値ｉ（ｉ１，ｉ２ 本発明の「出力検出値」の一例）が上限値ｔｈ１及び下限値ｔｈ２の間に入っているかどうかを順次判定する。要するに、この比較演算部９１は、検出電流値ｉと、上限値ｔｈ１及び下限値ｔｈ２との大小比較を行うことで、上限値ｔｈ１及び下限値ｔｈ２間の許容範囲（目標値）に対する、検出電流値ｉの過不足を判定している。

また、ＰＷＭ制御回路６２（７２）は、ＰＷＭカウンタ制御部９７（本発明の「変調手段」の一例）、ＰＷＭ変換部９８及びＰＷＭ補正演算部１１１を備えている。ＰＷＭカウンタ制御部９７は、アップダウンカウンタを備え、後述する前進制御及び後退制御に基づきカウンタ値Ｋを増減させる。ＰＷＭ変換部９８は、ＰＷＭカウンタ制御部９７でのカウンタ値Ｋの増減に応じて変調したパルス幅のＰＷＭ信号Ｓ１（Ｓ２）をＰＷＭポート６２ａ（７２ａ，７２ｂ）に出力する。なお、上記カウンタ値Ｋは、例えば０から１００の値であって、この値に対応してＰＷＭ信号Ｓ１のディーティ比が定まる。例えばカウンタ値Ｋが０のときのディーティ比は０％であり、カウンタ値Ｋが１００のときのディーティ比は１００％である。

ＰＷＭカウンタ制御部９７は、比較演算部９１に接続され、ここでの判定結果等を受けるようになっている。また、ＰＷＭカウンタ制御部９７には、ＰＷＭ変更幅ＵＰモード設定レジスタ９９及びＰＷＭ変更幅ＤＯＷＮモード設定レジスタ１００が接続されている。ＰＷＭ変更幅ＵＰモード設定レジスタ９９及びＰＷＭ変更幅ＤＯＷＮモード設定レジスタ１００には、比較演算部９１で実行される動作時間間隔ｔ１毎の各判定動作に対応して実行される前進制御での各変調動作でのカウンタ値Ｋの変調ＵＰ値ｋ１及び変調ＤＯＷＮ値ｋ２が設定される。

ＰＷＭカウンタ制御部９７は、検出電流値ｉが下限値ｔｈ２を下回っているという判定結果を比較演算部９１から受けたときには、ＰＷＭ変更幅ＵＰモード設定レジスタ９９で設定された変調ＵＰ値ｋ１を現在のカウンタ値Ｋに加算し、その変調ＵＰ値ｋ１に応じた幅（本発明の「単位変調量」の一例）だけパルス幅を増加させたＰＷＭ信号Ｓ１（Ｓ２）がＰＷＭ変換部９８から出力される（以下、「ＵＰモード」という）。一方、検出電流値ｉが上限値ｔｈ１を上回っているという判定結果を比較演算部９１から受けたときには、ＰＷＭ変更幅ＤＯＷＮモード設定レジスタ１００で設定された変調ＤＯＷＮ値ｋ２を現在のカウンタ値Ｋから減算し、その変調ＤＯＷＮ値ｋ２に応じた幅（本発明の「単位変調量」の一例）だけパルス幅を減少させたＰＷＭ信号Ｓ１（Ｓ２）がＰＷＭ変換部９８から出力される（以下、「ＤＯＷＮモード」という）。

ここで、変調ＵＰ値ｋ１及び変調ＤＯＷＮ値ｋ２は、同じ値でもよいが、本実施形態では、上記「ＵＰモード」と「ＤＯＷＮモード」とは同じパルス幅だけ変調した場合の検出電流値ｉの変化量特性が異なるため、互いに異なる値に設定されている。また、変調ＵＰ値ｋ１及び変調ＤＯＷＮ値ｋ２は、これらに応じてパルス幅を変調したときの検出電流値ｉの変化量が、上限値ｔｈ１及び下限値ｔｈ２の偏差量よりも小さくなる値に設定され、１回の変調動作で検出電流値ｉが上限値ｔｈ１及び下限値ｔｈ２の間を飛び越えてしまうことを防止している。また、変調ＵＰ値ｋ１及び変調ＤＯＷＮ値ｋ２は、高電圧出力回路６３（７３）や電気的負荷（転写ローラ３０、帯電ワイヤ２９ａ）等の特性に対応して、例えば作業者による所定の操作に基づきＣＰＵによって設定変更できるようになっている。

更に、ＰＷＭカウンタ制御部９７には、ＰＷＭ変更積算記憶部１０１、ＵＰ／ＤＯＷＮモード記憶部１０２、変更開始時ＰＷＭ値記憶部１０３及びノイズキャンセル記憶部１０４が接続されている。このうち、ＰＷＭ変更積算記憶部１０１は、比較演算部９１で検出電流値ｉが上限値ｔｈ１及び下限値ｔｈ２の間に入っていないと判定されて前進制御が開始され、動作時間間隔ｔ１で実行される各変調動作の変調ＵＰ値ｋ１（変調ＤＯＷＮ値ｋ２）を積算した積算変調値Σｋ（本発明の「総変調量（積算変調量）」の一例）が順次書き込み更新される。

ＵＰ／ＤＯＷＮモード記憶部１０２には、現在、ＰＷＭカウンタ制御部９７で実行されているモード（ＳＴＯＰモード、ＵＰモード、ＤＯＷＮモード）が記憶される。変更開始時ＰＷＭ値記憶部１０３には、上記前進制御開始時における初期カウンタ値Ｋ’（本発明の「ＰＷＭ信号の開始パルス幅」の一例）が記憶される。ノイズキャンセル記憶部１０４は、前進制御実行後に検出電流値ｉが上限値ｔｈ１及び下限値ｔｈ２の間に入った、上限値ｔｈ１以下であったものが上限値ｔｈ１を上回った、或いは、下限値ｔｈ２以上であったものが下限値ｔｈ２を下回った、という判定結果の判定回数Ｘが記憶される。

次に、ＰＷＭ補正演算部１１１は、後退制御の実行時に後述する演算式に基づきカウンタ値Ｋの補正値（ＰＷＭ信号Ｓ１（Ｓ２）の補正変調量に応じた値）を算出する役割を果たす。このＰＷＭ補正演算部１１１には、ＵＰモードＰＷＭ補正設定レジスタ１０５及びＤＯＷＮモードＰＷＭ補正設定レジスタ１０６が接続されている。ＵＰモードＰＷＭ補正設定レジスタ１０５は、ＵＰモード実行時における上記演算式のパラメータＡ，Ｂ，Ｃが設定され、ＤＯＷＮモードＰＷＭ補正設定レジスタ１０６は、ＤＯＷＮモード実行時における上記演算式のパラメータＤ，Ｅ，Ｆが設定される。これらの本実施形態ではＵＰモードとＤＯＷＮモードとの特性に応じて互いに異なる値が設定される。

また、ＰＷＭ補正演算部１１１には、補正上限設定レジスタ１０７及び補正下限設定レジスタ１０８が接続されている。補正上限設定レジスタ１０７には、ＵＰモード実行中における、ＰＷＭカウンタ制御部９７でのカウンタ値Ｋ（＝Ｋ’＋Σｋ１）の補正上限値ｔｈ３（本発明の「限界パルス幅」の一例）が設定される。補正下限設定レジスタ１０８には、ＤＯＷＮモード実行中における、ＰＷＭカウンタ制御部９７でのカウンタ値Ｋ（＝Ｋ’−Σｋ２）の補正下限値ｔｈ４（本発明の「限界パルス幅」の一例）が設定される。本実施形態では、補正上限値ｔｈ３は、ＰＷＭ信号Ｓ１（Ｓ２）のデューティ比が例えば８５％となるときのカウンタ値Ｋとしており、補正下限値ｔｈ４は、ＰＷＭ信号Ｓ１（Ｓ２）のデューティ比が例えば１０％となるときのカウンタ値Ｋとしている。

更に、ＰＷＭ補正演算部１１１には、補正ＵＰ幅設定レジスタ１０９及び補正ＤＯＷＮ幅設定レジスタ１１０が接続されている。補正ＵＰ幅設定レジスタ１０９には、ＵＰモード実行中における、変調ＵＰ値ｋ１の積算変調値Σｋ１のＵＰ幅限界値ｔｈ５（本発明の「限界変調量」の一例）が設定される。補正ＤＯＷＮ幅設定レジスタ１１０には、ＤＯＷＮモード実行中における、変調ＤＯＷＮ値ｋ２の積算変調値Σｋ２のＤＯＷＮ幅限界値ｔｈ６（本発明の「限界変調量」の一例）が設定される。

４．ＰＷＭ制御回路の制御内容
図５は、ＰＷＭ制御回路６２（７２）で実行される制御内容を示したフローチャートである。ＣＰＵによってＰＷＭ制御回路６２（７２）が駆動されると、まずＳ１で、比較演算部９１は、検出信号Ｐ１（Ｐ２）の読込タイミング（制御タイミング）かどうかを判断し、上記動作時間間隔ｔ１毎にＳ２でＡ／Ｄ変換部９０がＡ／Ｄ変換した検出信号Ｐ１（Ｐ２）を読み込む。

次いで、比較演算部９１は、読み込んだ検出信号Ｐ１（Ｐ２）に基づき、検出電流値ｉが上限値ｔｈ１及び下限値ｔｈ２の間に入っているかどうかを順次判定する（Ｓ３，Ｓ４）。ここで、検出電流値ｉが上限値ｔｈ１及び下限値ｔｈ２の間に入っていれば（Ｓ３で「Ｎ」かつＳ４で「Ｎ」）、Ｓ５でＰＷＭカウンタ制御部９７は現在のカウンタ値Ｋを維持する。即ち、ＰＷＭ信号Ｓ１（Ｓ２）のパルス変調動作を実行しない。そして、当初は、ＵＰ／ＤＯＷＮモード記憶部１０２にはＳＴＯＰモードのフラグのみが立てられているから（Ｓ６で「Ｙ」）、そのままＳ１に戻る。

（１）前進制御
検出電流値ｉが上限値ｔｈ１及び下限値ｔｈ２の間に入っていない場合には、動作時間間隔ｔ１毎に現在のカウンタ値Ｋを所定量ずつ増減させる変調動作を繰り返し実行して、検出電流値ｉを上限値ｔｈ１及び下限値ｔｈ２の間に近づける前進制御が実行される。

（ａ）検出電流値が上限値を上回っている場合
検出電流値ｉが上限値ｔｈ１を上回っている場合（Ｓ３で「Ｙ」）には、Ｓ７でＰＷＭカウンタ制御部９７は、ＵＰ／ＤＯＷＮモード記憶部１０２の記憶内容に基づき現在設定されているモードがＵＰモードかどうかを判断する。ここで、ＵＰモードが設定されていないときは（Ｓ７で「Ｎ」）、Ｓ８で、ＰＷＭカウンタ制御部９７は次の処理を実行する。即ち、現在の検出電流値ｉを、上限値ｔｈ１側に近づけるために、現在のカウンタ値Ｋから、ＰＷＭ変更幅ＤＯＷＮモード設定レジスタ１００に設定された変調ＤＯＷＮ値ｋ２を減算する変調動作を実行する。また、積算変調値Σｋ２を算出してＰＷＭ変更積算記憶部１０１に書き込み更新する。更に、ＵＰ／ＤＯＷＮモード記憶部１０２においてＤＯＷＮモードのフラグのみを立てて設定するとともに、判定回数Ｘをゼロに初期化する。また、この前進制御での１回目の変調動作においては、変調前の上記初期カウンタ値Ｋ’を変更開始時ＰＷＭ値記憶部１０３に記憶する。

次に、Ｓ９で、ＰＷＭ補正演算部１１１は、減算後のカウンタ値Ｋ（＝Ｋ’−Σｋ２）が、補正下限設定レジスタ１０８で設定された補正下限値ｔｈ４を下回っているかどうかを判断する。ここで、下回っていなければ（Ｓ９で「Ｎ」）、ＰＷＭ補正演算部１１１は、Ｓ１０で積算変調値Σｋ２が、補正ＤＯＷＮ幅設定レジスタ１１０に設定されたＤＯＷＮ幅限界値ｔｈ６を上回っているかどうかを判断し、上回っていなければ（Ｓ１０で「Ｎ」）再びＳ１に戻る。

このようにして、ＰＷＭ制御回路６２（７２）は、動作時間間隔ｔ１毎にカウンタ値に変調ＤＯＷＮ値ｋ２を減算して、ＰＷＭ信号Ｓ１（Ｓ２）のパルス幅（デューティ比）を段階的に繰り返し減少変調して、検出電流値ｉを上限値ｔｈ１及び下限値ｔｈ２の間に向かわせる前進制御を実行するのである。

（ｂ）検出電流値が下限値を下回っている場合
検出電流値ｉが下限値ｔｈ２を下回っている場合（Ｓ３で「Ｎ」かつＳ４で「Ｙ」）には、Ｓ１１でＰＷＭカウンタ制御部９７は、ＵＰ／ＤＯＷＮモード記憶部１０２の記憶内容に基づき現在設定されているモードがＤＯＷＮモードかどうかを判断する。ここで、ＤＯＷＮモードが設定されていないときは（Ｓ１１で「Ｎ」）、Ｓ１２で、ＰＷＭカウンタ制御部９７は次の処理を実行する。即ち、現在の検出電流値ｉを、下限値ｔｈ２側に近づけるために、現在のカウンタ値Ｋに、ＰＷＭ変更幅ＵＰモード設定レジスタ９９に設定された変調ＵＰ値ｋ１を加算する変調動作を実行する。また、積算変調値Σｋ１を算出してＰＷＭ変更積算記憶部１０１に書き込み更新する。更に、ＵＰ／ＤＯＷＮモード記憶部１０２においてＵＰモードのフラグのみを立てて設定するとともに、判定回数Ｘをゼロに初期化する。また、この前進制御での１回目の調整動作においては、変調前の上記初期カウンタ値Ｋ’を変更開始時ＰＷＭ値記憶部１０３に記憶する。

次に、Ｓ１３で、ＰＷＭ補正演算部１１１は、加算後のカウンタ値Ｋ（＝Ｋ’＋Σｋ１）が、補正上限設定レジスタ１０７で設定された補正上限値ｔｈ３を上回っているかどうかを判断する。ここで、上回っていなければ（Ｓ１３で「Ｎ」）、ＰＷＭ補正演算部１１１は、Ｓ１４で積算変調値Σｋ１が、補正ＵＰ幅設定レジスタ１０９に設定されたＵＰ幅限界値ｔｈ５を上回っているかどうかを判断し、上回っていなければ（Ｓ１４で「Ｎ」）再びＳ１に戻る。

このようにして、ＰＷＭ制御回路６２（７２）は、動作時間間隔ｔ１毎にカウンタ値に変調ＵＰ値ｋ１を加算して、ＰＷＭ信号Ｓ１（Ｓ２）のパルス幅（デューティ比）を段階的に繰り返し増加変調して、検出電流値ｉを上限値ｔｈ１及び下限値ｔｈ２の間に向かわせる前進制御を実行するのである。

（２）後退制御
（ａ）前進制御実行後に、検出電流値が上限値及び下限値の間に入った場合
上記前進制御の実行後に、検出電流値ｉが上限値ｔｈ１及び下限値ｔｈ２の間に入った場合（Ｓ３で「Ｎ」かつＳ４で「Ｎ」）には、Ｓ５で現在のカウンタ値Ｋを維持する。このとき、ＵＰ／ＤＯＷＮモード記憶部１０２にはＵＰモードかＤＯＷＮモードのフラグが立てられているから（Ｓ６で「Ｎ」）、Ｓ１５で、ＰＷＭ補正演算部１１１は、判定回数Ｘに１を加算し、Ｓ１６で判定回数Ｘが２回であるかどうかを判断する。

そして、判定回数が１回のときは（Ｓ１６で「Ｎ」）、再びＳ１に戻り、判定回数が２回のときに（Ｓ１６で「Ｙ」）、初めて次述する補正演算処理に基づく後退制御を実行する。要するに、前進制御の実行後に、検出電流値ｉが上限値ｔｈ１及び下限値ｔｈ２の間に入った、上限値ｔｈ１以下であったものが上限値ｔｈ１を上回った、或いは、下限値ｔｈ２以上であったものが下限値ｔｈ２を下回った、ことが、動作時間間隔ｔ１で２回連続判定されたときに、後退制御を実行するのである。このような構成としたのは、例えば高電圧出力回路６３（７３）で発生した一時的なノイズによって、正確な検出電流値ｉを検出できない場合があるので、この一時的なノイズによる影響を排除する、いわゆるノイズキャンセル機能を持たせるためである。例えば、ＵＰモードであるにもかかわらず、検出電流値ｉが上限値ｔｈ１を上回ったときは（Ｓ３で「Ｙ」かつＳ７で「Ｙ」）、これはノイズによる影響であるとして、Ｓ２０で現在のカウンタ値Ｋを維持してＳ１５に進む。同様に、ＤＯＷＮモードであるにもかかわらず、検出電流値ｉが下限値ｔｈ２を下回ったときは（Ｓ４で「Ｙ」かつＳ１１で「Ｙ」）、これはノイズによる影響である可能性があるとして、Ｓ２１で現在のカウンタ値Ｋを維持してＳ１５に進む。

続いて、Ｓ１７で、ＰＷＭ補正演算部１１１は、上記前進制御時とは逆の増減方向にＰＷＭ信号Ｓ１（Ｓ２）のパルス幅を変調するための、カウンタ値Ｋに対する補正値ｈ（ｈ１，ｈ２ 本発明の「後退制御におけるパルス幅の変調量」の一例）を次述する演算式に基づき演算する。

（演算式）
ＵＰモード時：
補正値ｈ１＝（Σｋ１）×[{（Σｋ１）−Ａ}／{（Σｋ１）＋Ｂ}]−Ｃ
補正後のカウンタ値Ｋ＝初期カウンタ値Ｋ’＋補正値ｈ１
但し、補正後のカウンタ値Ｋ＞初期カウンタ値Ｋ’−ｋ１のときは、補正後のカウンタ値Ｋ＝初期カウンタ値Ｋ’＋ｋ１
ＤＯＷＮモード時：
補正値ｈ２＝（Σｋ２）×[{（Σｋ２）−Ｄ}／{（Σｋ２）＋Ｅ}]−Ｆ
補正後のカウンタ値Ｋ＝初期カウンタ値Ｋ’−補正値ｈ２
但し、補正後のカウンタ値Ｋ＞初期カウンタ値Ｋ’＋ｋ２のときは、補正後のカウンタ値Ｋ＝初期カウンタ値Ｋ’−ｋ２

上記演算式のパラメータＡ〜Ｆは、いずれも正数であり、上述したようにＵＰモードＰＷＭ補正設定レジスタ１０５及びＤＯＷＮモードＰＷＭ補正設定レジスタ１０６にそれぞれ設定されている。ここで、図６には、ＰＷＭカウンタ制御部９７で変調ＵＰ値ｋ１毎のアップさせた積算変調値Σｋ１と、各積算変調値Σｋ１で変調したカウンタ値Ｋで変調動作をさせて定常状態に落ち着いたときの検出電流値ｉの変化量との関係を示した特性グラフである。これは高電圧出力回路６３（７３）の特定によって異なり、例えば実験的に求めることができる。

本実施形態でも、前進制御の開始後、動作時間間隔ｔ１毎に変調ＵＰ値ｋ１ずつ加算していく増加変調動作を繰り返し実行していき、検出電流値ｉが上限値ｔｈ１及び下限値ｔｈ２の間に入ったときに、そのときのカウンタ値Ｋ（ＰＷＭ信号Ｓ１（Ｓ２）のパルス幅）をそのまま維持すると、やはり高電圧出力回路６３（７３）での追従遅れによって、更に検出電流値ｉを増加させる前進制御が継続されてしまい、その結果、上限値ｔｈ１及び下限値ｔｈ２の間を越えてしまうおそれがある。

ここで、例えばＵＰモードにおいて検出電流値ｉが下限値ｔｈ２に達したときに、そのときの検出電流値ｉを維持できるパルス幅までＰＷＭ信号Ｓ１（Ｓ２）のパルス幅を減少変調させるために、カウンタ値Ｋを減少させることができれば理想的である。そこで、上記特性グラフが示す関係から、定常状態で検出電流値ｉが下限値ｔｈ２となるカウンタ値Ｋを求めることができるのである。

更に本実施形態では、その補正後のカウンタ値Ｋを、初期カウンタ値Ｋ’及び積算変調値Σｋ１に基づき上記演算式から演算して導出するようにしている。このようにすれば、上記特性グラフに基づく積算変調値Σｋ１と検出電流値ｉの変化量との対応テーブルを設ける必要がないため、記憶容量を抑制できる。ＵＰモード時の演算式におけるパラメータＡ，Ｂ，Ｃは、図６になるべく沿わせる値に設定されている。ＤＯＷＮモード時においても図６と同様の特性グラフを実験的に求めて、これに沿わせる値に、ＤＯＷＮモード時の演算式のパラメータＤ，Ｅ，Ｆが設定されている。

以上の制御によって、図７に示すように、前進制御の実行により、カウンタ値Ｋが変調ＵＰ値ｋ１ずつ加算され、これに追従遅れで検出電流値ｉが増加していき、下限値ｔｈ２に達したことが判定され、次の動作時間間隔ｔ１後にも再び同じ判定結果が得られたときに、後退制御が実行される。即ち、ＰＷＭ補正演算部１１１は、上記したＵＰモード時の演算式に基づき、定常状態での検出電流値ｉがほぼ下限値ｔｈ２となるＰＷＭ信号Ｓ１（Ｓ２）のパルス幅に対応する補正後のカウンタ値Ｋを演算する。そして、ＰＷＭカウンタ制御部９７は、現在のカウンタ値を、補正後のカウンタ値Ｋに一度に或いは段階的に減少させる。

これにより、一旦、上限値ｔｈ１及び下限値ｔｈ２の間に入った検出電流値ｉをそのまま維持させることができ、迅速かつ安定した定電流制御を実行することができる。

次に、図５に戻り、Ｓ１８で判定回数Ｘ、積算変調値Σｋ等の初期化をするとともに、ＵＰ／ＤＯＷＮモード記憶部１０２においてＳＴＯＰモードのフラグのみを立てる。そして、上記制御停止時間ｔ２経過するまで待機した後に、Ｓ１に戻る。後退制御による補正動作が実行したとき、検出電流値ｉが定常状態になるまで多少時間がかかる。これに対して、本実施形態では、上記のように構成することにより、制御停止時間ｔ２経過して定常状態になった後に前進制御を再開可能な状態とするので、その後も安定した定電流制御を実行できる。

（ｂ）前進制御実行後に、変調後のカウンタ値Ｋが補正上下限値に達している場合
ＤＯＷＮモード時に、減算後のカウンタ値Ｋ（＝Ｋ’−Σｋ２）が、補正下限値ｔｈ４を下回っているとき（Ｓ９で「Ｙ」）、又は、ＵＰモード時に、加算後のカウンタ値Ｋ（＝Ｋ’＋Σｋ１）が、補正上限値ｔｈ３を上回っているとき（Ｓ１３で「Ｙ」）も、Ｓ１７に進み、上記した後退制御が実行される。本実施形態では、変調後のＰＷＭ信号Ｓ１（Ｓ２）のパルス幅は、予め定められた補正上限値ｔｈ３と補正下限値ｔｈ４との間のカウンタ値に応じたパルス幅（１０％〜８５％）を越えて変調すると、安定した定電流制御が実行できるなくなる可能性がある。そこで、加減算後のカウンタ値Ｋが補正上限値ｔｈ３及び補正下限値ｔｈ４の間から外れる場合にも後退制御を実行するようにしている。

（ｃ）前進制御実行後に、積算変調値が限界値に達した場合
ＤＯＷＮモード時に、積算変調値Σｋ２がＤＯＷＮ幅限界値ｔｈ６を上回っているとき（Ｓ１０で「Ｙ」）、又は、ＵＰモード時に、積算変調値Σｋ１がＵＰ幅限界値ｔｈ５を上回っているとき（Ｓ１４で「Ｙ」）も、Ｓ１７に進み、上記した後退制御が実行される。

例えば高電圧出力回路６３（７３）を構成する回路要素等により、前進制御時において、段階的に繰り返されるＰＷＭ信号のパルス幅の各変調動作に対して、その変調後のパルス幅のＰＷＭ信号に応じた出力電力を出力する動作に追従遅れが生じ得る。

本実施形態において、前進制御がある程度継続されると、例えば高電圧出力回路６３（７３）を追従遅れや電気的負荷の負荷変動等によって、ＰＷＭカウンタ制御部９７でのＰＷＭ信号の変調量から想定した検出電流値と、実際の検出電流値ｉとの乖離が大きくなり、精度の高い定電流制御が行えなくなるおそれがある。

そこで、本実施形態では、そのような支障を来たさない範囲で、前進制御を継続させ、積算変調値Σｋが限界値ｔｈ５，ｔｈ６に達したときにも後退制御を一旦実行させるようにした。
なお、上記では、帯電ワイヤ２９ａへの帯電バイアス電圧Ｖｂと、転写ローラ３０への順転写バイアス電圧Ｖａに対する定電流制御について説明したが、現像ローラ３１への現像バイアス電圧Ｖｃに対する定電圧制御についても同じような制御に基づき迅速かつ安定的な制御を実行することができる。

＜実施形態２＞
図８〜図１０は実施形態２を示す。上記実施形態では固定値であった、動作時間間隔ｔ１、変調ＵＰ値、変調ＤＯＷＮ値ｋ１，ｋ２（各変調動作での単位変調量）、上限値ｔｈ１と下限値ｔｈ２とによって挟まれる許容範囲のうち少なくともいずれか１つを、電気的負荷のインピーダンスに応じて変更するところにあり、その他の点は実施形態１と同様である。従って、実施形態１と同一符号を付して重複する説明を省略し、異なるところのみを次に説明する。

転写ローラ３０などの電気的負荷は、例えば周囲温度などの環境変化によってインピーダンスが変動する。また、転写ローラ３０のインピーダンスは、感光ドラム２７との接触位置に用紙３が進入したり退出したりするときに大きく変動する。そして、例えば、上記実施形態１のような電流制御において、電気的負荷のインピーダンスが小さいときは、上記単位変調量に対する検出電流値の増減量が比較的に大きく直ぐに目標値に達してしまう傾向にあるので動作時間間隔ｔ１をなるべく長くした方が望ましい。一方、電気的負荷のインピーダンスが大きいときは単位変調量に対する検出電流値の増減量が比較的に小さくなかなか目標値に近づかない傾向にあるので動作時間間隔ｔ１をなるべく短くして迅速化を図ることが望ましい。

そこで、本実施形態では、図８に示すように、動作時間間隔ｔ１については、電気的負荷のインピーダンスが大きいほど短くするように変更させる。また、変調ＵＰ値、変調ＤＯＷＮ値ｋ１，ｋ２（各変調動作での単位変調量）については、電気的負荷のインピーダンスが大きいほど大きくするように変更させる。更に、上限値ｔｈ１及び下限値ｔｈ２間の許容範囲（目標値）については、電気的負荷のインピーダンスが大きいほど狭くするように変更する。なお、電圧制御の場合には、図８に対して各グラフの増減傾向が反対になる。

次に電気的負荷のインピーダンスを測定するための構成について上述した転写バイアス印加回路６０を例に挙げて説明する。図９に示すように、上記図２との相違点は、主として転写バイアス印加回路６０に出力電圧検出回路１２０が設けられている点にある。この出力電圧検出回路１２０は、昇圧・平滑整流回路６６のトランス６８の補助巻線６８ｃと、ＰＷＭ制御回路６２との間に接続されている。ＰＷＭ制御回路６２は、転写バイアス印加回路６０による順転写動作時において、補助巻線６８ｃの間で発生する出力電圧ｖ１を検出して、その検出信号Ｓ４をＡ／Ｄポート６２ｃに入力するように構成されている。

そして、ＰＷＭ制御回路６２は、図１０に示すように、上記図４の構成に対して、Ａ／Ｄ変換部１２１、検出電流値記憶部１２２及び検出電圧値記憶部１２３が追加された構成になっている。ＰＷＭ制御回路６２に設けられたＣＰＵ１２４（図４では図示せず）によるソフト処理によって、出力電流検出回路６７からの検出信号Ｐ１に応じた検出電流値ｉ１が検出電流値記憶部１２２に記憶され、出力電圧検出回路１２０からの検出信号Ｐ４に応じた検出電流値ｖ１が検出電圧値記憶部１２３に記憶される。

本実施形態では、ＣＰＵ１２４は、例えば印刷要求がされるごとに、上記検出信号Ｐ１，Ｐ４を取り込んで検出電流値記憶部１２２及び検出電圧値記憶部１２３への記憶処理を行い、これらの記憶された検出電流値ｉ１と検出電流値ｖ１とから転写ローラ３０の現時点でのインピーダンスを算出する。そして、ＣＰＵ１２４は、制御間隔設定レジスタ９５、上限値設定レジスタ９３及び下限値設定レジスタ９４、ＰＷＭ変更幅ＵＰモード設定レジスタ９９及びＰＷＭ変更幅ＤＯＷＮモード設定レジスタ１００の各設定値を、測定したインピーダンスに対して図８に示す関係グラフ上で対応する設定値に変更設定する。そして、その設定変更後に、前述した図５に示す処理が実行される。従って、出力電流検出回路６７及び出力電圧検出回路１２０が本発明の「測定手段」として機能し、ＣＰＵ１２４が本発明の「第１変更手段、第２変更手段」として機能する。

なお、インピーダンス測定及び制御間隔設定レジスタ９５等の設定変更を、１回の印刷要求による１ジョブごとではなく、例えば１枚の用紙３が給紙トレイ６から給紙されるごとに行う構成や、上記動作時間間隔ｔ１ごとに行う構成であってもよい。

＜実施形態３＞
図１１〜図１４は実施形態３を示す。前記実施形態１，２では、前進制御時に単位変調量（ｋ１，ｋ２）ずつ段階的に変調する構成としたが、本実施形態では、前進制御時にＰＷＭ信号Ｓ１，Ｓ２，Ｓ３のパルス幅を、検出電流値ｉが上限値ｔｈ１及び下限値ｔｈ２間の許容範囲（目標値）内に到達させることが可能なパルス幅に一度に変調するようにしている。

図１１は、ＰＷＭ制御回路の要部構成のブロック図であり、図１０と共通する部分については同一符号を付して説明を省略する。同図に示すように、本実施形態では、各レジスタ１０５〜１１０の代わりに、転写バイアス印加回路６０及び帯電バイアス印加回路６１それぞれの固有の時定数τが設定される時定数設定レジスタ１３０が設けられている。また、ＰＷＭ変更積算記憶部１０１の代わりに、前進制御の実行後、検出電流値ｉが上限値ｔｈ１及び下限値ｔｈ２間の許容範囲（目標値）内に到達するまでの到達時間させる到達時間ｔ３が更新記憶される到達時間記憶部１３１が設けられている。以下、転写バイアス印加回路６０を例に挙げて説明する。なお、転写バイアス印加回路６０は前述の図９と同様の構成である。

ＣＰＵ１２４は、例えば印刷要求がされるごとに、上記検出信号Ｐ１を取り込んで検出電流値記憶部１２２及び検出電圧値記憶部１２３への記憶処理を行い、これらの記憶された検出電流値ｉ１と検出電流値ｖ１とから転写ローラ３０の現時点でのインピーダンスを算出する。そして、ＣＰＵ１２４は、制御間隔設定レジスタ９５、上限値設定レジスタ９３及び下限値設定レジスタ９４の各設定値を、測定したインピーダンスに対して図８に示す関係グラフ上で対応する設定値に変更設定する。

また、後述するように、検出電流値ｉ１が上記許容範囲外であると判定されたときに、上記した前進制御が実行させる。即ち、例えば上限値ｔｈ１と下限値ｔｈ２との中間値（最終目標値）と、検出電流値ｉ１との差分量に応じた変調ＵＰ値ｋ３、変調ＤＯＷＮ値ｋ４をカウンタ値Ｋに加減算することで、ＰＷＭ信号Ｓ１を、検出電流値ｉが上記許容範囲内に到達させることが可能なパルス幅に変調する。ここで、このようなパルス変調するのに適した変調ＵＰ値ｋ３、変調ＤＯＷＮ値ｋ４は、電気的負荷のインピーダンスによって異なる。そこで、上記中間値と検出電流値ｉ１との差分量から変調ＵＰ値ｋ３、変調ＤＯＷＮ値ｋ４に変換するための変換係数を、測定されたインピーダンスに応じて設定変更するようにしている。例えば、電流制御においては、インピーダンスが小さいほど変換係数は小さい値に、インピーダンスが大きいほど変換係数は大きい値に設定変更される。

図１２は、ＰＷＭ制御回路６２で実行される制御内容を示したフローチャートである。ＣＰＵ１２４によってＰＷＭ制御回路６２が駆動され上記設定変更がされると、まずＳ３１で、比較演算部９１は、検出信号Ｐ１の読込タイミング（制御タイミング）かどうかを判断し、上記動作時間間隔ｔ１毎にＳ２でＡ／Ｄ変換部９０がＡ／Ｄ変換した検出信号Ｐ１を読み込む。

次いで、比較演算部９１は、読み込んだ検出信号Ｐ１に基づき、検出電流値ｉが上限値ｔｈ１及び下限値ｔｈ２の間に入っているかどうかを順次判定する（Ｓ３３，Ｓ３４）。ここで、検出電流値ｉが上限値ｔｈ１及び下限値ｔｈ２の間に入っていれば（Ｓ３３で「Ｎ」かつＳ３４で「Ｎ」）、Ｓ３５で、当初はＵＰ／ＤＯＷＮモード記憶部１０２にはＳＴＯＰモードのフラグのみが立てられているから、ＰＷＭカウンタ制御部９７は現在のカウンタ値Ｋを維持する。即ち、ＰＷＭ信号Ｓ１のパルス変調動作を実行せずにＳ１に戻る。

（１）前進制御
（ａ）検出電流値が上限値を上回っている場合
検出電流値ｉが上限値ｔｈ１を上回っている場合（Ｓ３３で「Ｙ」）には、Ｓ３６で、ＳＴＯＰモードのフラグのみが立てられたままのときは、上記中間値と検出電流値ｉ１との差分量、及び、測定インピーダンスに応じた変換係数に応じた変調ＤＯＷＮ値ｋ４分だけ一度にカウント値Ｋを減算する。それとともに、制御時間のカウントを開始し、ＤＯＷＮモードのフラグのみを立ててＳ１に戻る。そして、次の動作時間間隔ｔ１後にも再び同じ判定結果が得られたときには、Ｓ３６で、既にＤＯＷＮモードのフラグが立てられているから減算後のカウンタ値Ｋをそのまま維持するとともに、制御時間のカウント（上記動作時間ｔ１の積算）を継続する。

（ｂ）検出電流値が下限値を下回っている場合
検出電流値ｉが下限値ｔｈ２を下回っている場合（Ｓ３３で「Ｎ」かつＳ３４で「Ｙ」）には、Ｓ３７でＳＴＯＰモードのフラグのみが立てられたままのときは、上記中間値と検出電流値ｉ１との差分量、及び、測定インピーダンスに応じた変換係数に応じた変調ＵＰ値ｋ３分だけ一度にカウント値Ｋを加算する。それとともに、制御時間のカウントを開始し、ＵＰモードのフラグのみを立ててＳ１に戻る。そして、次の動作時間間隔ｔ１後にも再び同じ判定結果が得られたときには、Ｓ３７で、既にＵＰモードのフラグが立てられているから加算後のカウンタ値Ｋをそのまま維持するとともに、制御時間のカウントを継続する。

（２）後退制御
上記前進制御の実行後に、検出電流値ｉが上限値ｔｈ１及び下限値ｔｈ２の間に入った場合（Ｓ３３で「Ｎ」かつＳ３４で「Ｎ」）には、Ｓ３５で、既にＤＯＷＮモードのフラグまたはＵＰモードのフラグが立てれているから、この時点での制御時間を到達時間ｔ３として到達時間記憶部１３１に記憶し、ＰＷＭ補正演算部１１１は、上記前進制御時とは逆の増減方向にＰＷＭ信号Ｓ１のパルス幅を変調するための、カウンタ値Ｋに対する補正値ｈ１、ｈ２を次述する演算式に基づき演算する。また、このとき、ＳＴＯＰモードのフラグのみが立てられる。

（演算式）
ＵＰモード時：
補正値ｈ１＝（ｋ３）×[１−ｅ＾（−ｔ３／τ）]
補正後のカウンタ値Ｋ＝初期カウンタ値Ｋ’＋補正値ｈ１
但し、補正後のカウンタ値Ｋ＞初期カウンタ値Ｋ’−ｋ１のときは、補正後のカウンタ値Ｋ＝初期カウンタ値Ｋ’＋ｋ１
ＤＯＷＮモード時：
補正値ｈ２＝（ｋ４）×[１−ｅ＾（−ｔ３／τ）]
補正後のカウンタ値Ｋ＝初期カウンタ値Ｋ’−補正値ｈ２
但し、補正後のカウンタ値Ｋ＞初期カウンタ値Ｋ’＋ｋ２のときは、補正後のカウンタ値Ｋ＝初期カウンタ値Ｋ’−ｋ２

ここで、図１３には、カウンタ値Ｋの各変調ＵＰ値ｋ３に対して、検出電流値ｉが上限値ｔｈ１及び下限値ｔｈ２の中間値に到達するまでの到達時間ｔ３との関係を示したグラフである。同図中、一点鎖線が実験結果であり、実線が実験結果を近似して求めた上記演算式による演算結果である。つまり、前進制御での変調ＵＰ値ｋ３や変調ＤＯＷＮ値ｋ４と、前進制御実行時から検出電流値ｉが目標値に到達するまでの到達時間ｔ３とを用いて、上記演算式により、後退制御開始時における検出電流値ｉをそのまま維持できるカウンタ値Ｋを求めることができる。

このような構成により、図１４に示すように、前進制御の実行により、カウンタ値が一度に変調ＵＰ値ｋ３だけ加算され、これに追従して検出電流値ｉが増加していき下限値ｔｈ２に到達するまではカウンタ値Ｋが維持され、下限値ｔｈ２に到達したときに、後退制御が実行される。ここで、上記実施形態１，２のように一定の単位変調量ずつ段階的に変調する構成では、検出電流値ｉの変化が徐々に急峻になる。これに対して、本実施形態のように前進制御時に検出電流値ｉと中間値との差分量に応じたパルス幅だけＰＷＭ信号Ｓ１等を変調する構成では、検出電流値ｉの変化が徐々に緩やかになるため、上記実施形態１，２に比べて、特に検出電流値ｉが目標値に近い場合の追従性がよいという効果がある。

＜実施形態４＞
図１５〜図１７は実施形態４を示す。上記実施形態１〜３では、検出電流値ｉが上限値ｔｈ１及び下限値ｔｈ２間の許容範囲内に到達したときに一度後退制御を行う構成であったが、本実施形態では、上限値ｔｈ１よりも大きい仮上限値ｔｈ１’と、下限値ｔｈ２よりも小さい仮下限値ｔｈ２’とで囲まれる仮範囲が設けられ、この仮範囲内に検出電流値ｉが到達したときにも後退制御を実行するようにしている。

図１５は、ＰＷＭ制御回路の要部構成のブロック図であり、図４と共通する部分については同一符号を付して説明を省略する。同図に示すように、本実施形態では、上限値設定レジスタ９３及び下限値設定レジスタ９４とは別に、仮上限値設定レジスタ１４０及び仮下限値設定レジスタ１４１が設けられている。また、ＵＰ／ＤＯＷＮモード記憶部１０２には、現在、ＰＷＭカウンタ制御部９７で実行されているモード（ＳＴＯＰモード、ＵＰ１モード、ＵＰ２モード、ＤＯＷＮ１モード、ＤＯＷＮ２モード）が記憶される。以下、転写バイアス印加回路６０を例に挙げて説明する。なお、転写バイアス印加回路６０は前述の図２と同様の構成である。

図１６は、ＰＷＭ制御回路６２で実行される制御内容を示したフローチャートである。ＣＰＵによってＰＷＭ制御回路６２が駆動されると、まずＳ４１で、比較演算部９１は、検出信号Ｐ１の読込タイミングかどうかを判断し、上記動作時間間隔ｔ１毎にＳ４２でＡ／Ｄ変換部９０がＡ／Ｄ変換した検出信号Ｐ１を読み込む。

次いで、Ｓ４３でＰＷＭカウンタ制御部９７が、ＵＰ／ＤＯＷＮモード記憶部１０２にＳＴＯＰモードのフラグが立っているかどうかを判断し、当初はＳＴＯＰモードのフラグが立っているから（Ｓ４３で「Ｙ」）、Ｓ４４で比較演算部９１は、読み込んだ検出信号Ｐ１に基づき、検出電流値ｉが上限値ｔｈ１及び下限値ｔｈ２の許容範囲に入っているかどうかを判定する。ここで、検出電流値ｉが許容範囲に入っていれば（Ｓ４４で「Ｙ」）、Ｓ４５でＰＷＭカウンタ制御部９７は現在のカウンタ値Ｋを維持する。即ち、ＰＷＭ信号Ｓ１のパルス変調動作を実行せずにＳ１に戻る。

本実施形態でも、上記実施形態１，２と同様、検出電流値ｉが上限値ｔｈ１及び下限値ｔｈ２の間に入っていない場合には、動作時間間隔ｔ１毎に現在のカウンタ値Ｋを所定量ずつ増減させる変調動作を繰り返し実行して、検出電流値ｉを上限値ｔｈ１及び下限値ｔｈ２の間に近づける前進制御が実行される。

ＰＷＭカウンタ制御部９７は、検出電流値ｉが上限値ｔｈ１及び下限値ｔｈ２の間に入っていない場合には（Ｓ４３で「Ｙ」かつＳ４４で「Ｎ」）、Ｓ４６で次のような場合分けに応じた処理（ａ）〜（ｄ）が実行される。
（ａ）検出電流値ｉが仮下限値ｔｈ２’よりも小さい場合には、カウンタ値Ｋに変調ＵＰ値ｋ１を加算し、積算変調値Σｋ１を算出してＰＷＭ変更積算記憶部１０１に書き込み更新し、ＵＰ２モードのフラグのみを立てる。
（ｂ）検出電流値ｉが仮上限値ｔｈ１’よりも大きい場合には、カウンタ値Ｋから変調ＤＯＷＮ値ｋ２を減算し、積算変調値Σｋ２を算出してＰＷＭ変更積算記憶部１０１に書き込み更新し、ＤＯＷＮ２モードのフラグのみを立てる。
（ｃ）検出電流値ｉが仮下限値ｔｈ２’よりも大きく下限値ｔｈ２よりも小さい場合には、カウンタ値Ｋに変調ＵＰ値ｋ１を加算し、積算変調値Σｋ１を算出してＰＷＭ変更積算記憶部１０１に書き込み更新し、ＵＰ１モードのフラグのみを立てる。
（ｄ）検出電流値ｉが仮上限値ｔｈ１’よりも小さく上限値ｔｈ１よりも大きい場合には、カウンタ値Ｋから変調ＤＯＷＮ値ｋ２を減算し、積算変調値Σｋ２を算出してＰＷＭ変更積算記憶部１０１に書き込み更新し、ＤＯＷＮ１モードのフラグのみを立てる。

Ｓ４６で、ＵＰ１モード、ＵＰ２モード、ＤＯＷＮ１モード、ＤＯＷＮ２モードのいずれかのフラグが立てられるから、次の制御タイミングでは、Ｓ４３で「Ｎ」となりＳ４７に進む。Ｓ４７では、Ｓ４８に記載の条件に該当するかどうかを判断し、該当すれば（Ｓ４７で「Ｙ」）、Ｓ４８に進む。Ｓ４８では、前回の制御タイミングと同様に、検出電流値ｉが仮下限値ｔｈ２’未満のまま、或いは、仮下限値ｔｈ２’以上且つ下限値ｔｈ２未満のままであった場合には、現在設定されたモードの動作（カウンタ値Ｋの加算動作）を継続する。また、前回の制御タイミングと同様に、検出電流値ｉが仮上限値ｔｈ１’超のまま、或いは、仮上限値ｔｈ１’以下且つ上限値ｔｈ１超のままであった場合には、現在設定されたモードの動作（カウンタ値Ｋの減算動作）を継続する。

なお、例えば電気的負荷のインピーダンスが大きく変動したりして、ＵＰ１モード設定中に検出電流値ｉが仮下限値ｔｈ２’未満になった場合には、カウンタ値Ｋの加算動作を継続しつつＵＰ２モードに設定変更する。また、ＤＯＷＮ１モード設定中に検出電流値ｉが仮上限値ｔｈ２’超になった場合には、カウンタ値Ｋの減算動作を継続しつつＤＯＷＮ２モードに設定変更する。

Ｓ４７で、Ｓ４８記載の条件に該当しなければ（Ｓ４７で「Ｎ」）、Ｓ４９で補正演算処理（前述の図５のＳ１７と同じ処理）が実行され、Ｓ５０でＳＴＯＰモードのフラグのみを立てＳ４１に戻る。ここで、Ｓ４８に記載の条件に該当しない場合とは、検出電流値ｉを目標値に向かわせる増減方向において上限値ｔｈ１、仮上限値ｔｈ１’下限値ｔｈ２或いは仮下限値ｔｈ２’を超えた場合であり、具体的には、次の場合（ｅ）〜（ｈ）である。
（ｅ）ＵＰ２モードのフラグが立った状態で、検出電流値ｉが仮下限値ｔｈ２’以上且つ下限値ｔｈ２未満であった場合。
（ｆ）ＵＰ１モードのフラグが立った状態で、検出電流値ｉが下限値ｔｈ２以上且つ上限値ｔｈ１以下であった場合。
（ｇ）ＤＯＷＮ２モードのフラグが立った状態で、検出電流値ｉが上限値ｔｈ１超且つ仮上限値ｔｈ１’以下であった場合。
（ｈ）ＤＯＷＮ１モードのフラグが立った状態で、検出電流値ｉが下限値ｔｈ２以上且つ上限値ｔｈ１以下であった場合。

このような構成により、図１７に示すように、前進制御が開始され、検出電流値ｉが仮下限値ｔｈ２’に達した、或いは、仮下限値ｔｈ２’を超えた制御タイミングで１回目の後退制御が実行される（Ｓ４９）。これにより、このときの検出電流値ｉレベルが維持できるパルス幅にＰＷＭ信号Ｓ１が変調（カウント値Ｋが減算）される。その後、検出電流値ｉは未だ許容範囲外にあるため、前進制御が再開され、検出電流値ｉが下限値ｔｈ２に達した、或いは、下限値ｔｈ２を超えた制御タイミングで２回目の後退制御が実行される（Ｓ４９）。

このような検出電流値ｉが許容範囲に到達する前に１回後退制御を行うことで、検出電流値ｉを緩やかに許容範囲に到達させることができ、円滑な制御を行うことができる。

＜実施形態５＞
図１８、図１９は実施形態５を示す。
例えば、図３に示すように、帯電バイアス印加回路６１で現像ローラ３１への現像バイアス電圧Ｖｃを電流制御する場合、電力供給開始指令時にＰＷＭ信号Ｓ３のパルス幅の増加（減少）動作が開始されることになるが、そのパルス幅がある程度まで増加（減少）されるまではトランジスタ８６ｃがオン動作せず、現像ローラ３１への電力供給が開始されない。従って、この期間内でＰＷＭ信号Ｓ３のパルス幅の変調動作（上記図５、図１２、図１６、後述の図２１）を実行すると、正常な電力供給制御が行えなくなるおそれがある。

そこで、本実施形態では、上記トランジスタ８６ｃがオン動作可能となり、ＰＷＭ信号Ｓ３に基づくＰＷＭ制御が現像バイアス電圧Ｖｃに十分に反映されるようになった後に、上記各変調動作の実行を開始する構成としている。図１８は、ＰＷＭ制御回路６２，７２の要部構成のブロック図であり、図４と共通する部分については同一符号を付して説明を省略する。同図に示すように、本実施形態では、起動時カウント値Ｋ”（本発明の「固定のパルス幅」に対応）が設定される起動DUTY設定レジスタ１５０、後述する所定時間ｔ４が設定される起動タイムアウト設定レジスタ１５１、後述する起動時変調値ｋ５が設定される変更起動ＰＷＭ変更幅設定レジスタ１５２が設けられている。

ＰＷＭ制御回路６２，７２は、電力供給開始指令信号が入力されると、まず図１９のフローチャートに示す処理を実行する。Ｓ５１で、カウンタ値Ｋを起動時カウント値Ｋ”にセットし、タイマのカウント（例えば動作時間間隔ｔ１の積算）を開始する。そして、Ｓ５２で、比較演算部９１は、検出信号Ｐ１（Ｐ２）の読込タイミング（制御タイミング）かどうかを判断し、上記動作時間間隔ｔ１毎にＳ５３でＡ／Ｄ変換部９０がＡ／Ｄ変換した検出信号Ｐ１（Ｐ２）を読み込む。

次に、Ｓ５４で上記検出信号Ｐ１（Ｐ２）に基づき検出電流値ｉが所定値（例えばトランジスタ８６ｃがオン動作可能になったときの検出電流値ｉ）以上になっているかどうかを判定し、所定値以上になっていない場合には（Ｓ５４で「Ｎ」）、Ｓ５５でタイマの時間が所定時間ｔ４になったかどうかを判断し、所定時間ｔ４になっていなければ（Ｓ５５で「Ｎ」）再びＳ５２に戻る。そして、所定時間経過しても検出電流値ｉが所定値以上にならない場合には（Ｓ５４で「Ｎ」、Ｓ５５で「Ｙ」）、Ｓ５６で現在のカウント値Ｋ”に起動時変調値ｋ５を加算し、タイマをリセットしてここからタイマカウントを再開させてＳ５２に戻る。そして、検出電流値ｉが所定値以上になった制御タイミングで（Ｓ５４で「Ｙ」）上記図５等に示す変調動作に移行する（Ｓ５７）。このとき、ＰＷＭ制御回路６２，７２は本発明の「制御開始手段」として機能する。

このような構成であれば、ＰＷＭ信号Ｓ３等のパルス幅に応じた電力が電気的負荷に供給されるようになった後に、上記各変調動作の実行を開始するので、精度の高い制御が可能となる。

＜実施形態６＞
図２０、図２１は実施形態６を示す。本実施形態では、変調ＵＰ値ｋ１、変調ＤＯＷＮ値ｋ２を、検出電流値ｉと目標値との差分量に応じて随時変更する構成となっている。

図２０は、ＰＷＭ制御回路の要部構成のブロック図であり、図４と共通する部分については同一符号を付して説明を省略する。同図に示すように、本実施形態では、後述する演算式で使用される基準変調ＵＰ値ｋ１’が設定されるＰＷＭ基準変更幅ＵＰモード設定レジスタ１６０、基準変調ＤＯＷＮ値ｋ２’が設定されるＰＷＭ基準変更幅ＤＯＷＮモード設定レジスタ１６１が設けられている。

図２１は、ＰＷＭ制御回路６２（７２）で実行される制御内容を示したフローチャートである。ＣＰＵによってＰＷＭ制御回路６２が駆動されると、まずＳ６１で、比較演算部９１は、検出信号Ｐ１の読込タイミングかどうかを判断し、上記動作時間間隔ｔ１毎にＳ６２でＡ／Ｄ変換部９０がＡ／Ｄ変換した検出信号Ｐ１を読み込む。

次いで、Ｓ６３でＰＷＭカウンタ制御部９７が、ＵＰ／ＤＯＷＮモード記憶部１０２にＳＴＯＰモードのフラグが立っているかどうかを判断し、当初はＳＴＯＰモードのフラグが立っているから（Ｓ６３で「Ｙ」）、Ｓ６４で比較演算部９１は、読み込んだ検出信号Ｐ１に基づき、検出電流値ｉが上限値ｔｈ１及び下限値ｔｈ２の許容範囲に入っているかどうかを判定する。ここで、検出電流値ｉが許容範囲に入っていれば（Ｓ６４で「Ｙ」）、Ｓ６５でＰＷＭカウンタ制御部９７は現在のカウンタ値Ｋを維持する。即ち、ＰＷＭ信号Ｓ１のパルス変調動作を実行せずにＳ１に戻る。

一方、検出電流値ｉが許容範囲に入っていなければ（Ｓ６４で「Ｎ」）、Ｓ６６で次の演算式に基づき変調ＵＰ値ｋ１、変調ＤＯＷＮ値ｋ２の補正演算処理を実行する。

（演算式）
検出電流値ｉ＜下限値ｔｈ２の時：
変調ＵＰ値ｋ１＝基準変調ＵＰ値ｋ１’＋基準変調ＵＰ値ｋ１’×［１−（検出電流値ｉ／下限値ｔｈ２）］
検出電流値ｉ＞上限値ｔｈ１の時：
変調ＤＯＷＮ値ｋ２＝基準変調ＤＯＷＮ値ｋ２’＋基準変調ＤＯＷＮ値ｋ２’×［１−（検出電流値ｉ／上限値ｔｈ１）］
そして、補正後の変調ＵＰ値ｋ１、変調ＤＯＷＮ値ｋ２を積算変調値に積算し、ＵＰモードのフラグのみまたはＤＯＷＮモードのフラグのみを立ててＳ６１に戻る。

その後、次の制御タイミングでは既にＵＰモードまたはＤＯＷＮモードのフラグが立っているから、Ｓ６３で「Ｎ」となりＳ６７に進む。Ｓ６７では、Ｓ６８に記載の条件に該当するかどうかを判断し、該当すれば（Ｓ６７で「Ｙ」）、Ｓ６８に進む。Ｓ６８では、前回の制御タイミングと同様に、検出電流値ｉが下限値ｔｈ２未満のままであった場合には、現在設定されたモードの動作（カウンタ値Ｋの加算動作）を継続する。また、前回の制御タイミングと同様に、検出電流値ｉが上限値ｔｈ１超のままであった場合には、現在設定されたモードの動作（カウンタ値Ｋの減算動作）を継続し、Ｓ６１に戻る。

Ｓ６７で、Ｓ６８記載の条件に該当しなければ（Ｓ６７で「Ｎ」）、Ｓ６９で補正演算処理（前述の図５のＳ１７と同じ処理）が実行され、Ｓ７０でＳＴＯＰモードのフラグのみを立てＳ６１に戻る。ここで、Ｓ６８に記載の条件に該当しない場合とは、検出電流値ｉを目標値に向かわせる増減方向において上限値ｔｈ１、或いは下限値ｔｈ２を超えた場合であり、具体的には、次の場合（ｉ）（ｊ）である。
（ｉ）ＵＰモードのフラグが立った状態で、検出電流値ｉが下限値ｔｈ２未満であった場合。
（ｊ）ＤＯＷＮモードのフラグが立った状態で、検出電流値ｉが上限値ｔｈ１超であった場合。

このような構成であれば、変調ＵＰ値ｋ１、変調ＤＯＷＮ値ｋ２を、検出電流値ｉと目標値との差分量に応じて随時変更することで追従性の向上を図ることができる。

＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
（１）上記実施形態では、画像形成装置としてのレーザプリンタ１に適用した例を説明したが、ＰＷＭ制御しつつ電力を供給する電力供給装置であれば、本願発明を適用して同様の効果を得ることができる。

（２）上記実施形態では、電気的負荷として、転写ローラ３０、帯電ワイヤ２９ａ及び現像ローラ３１に対する電力供給制御に本発明を適用した例を説明したが、これに限らず、例えばクリーニングブラシ５３へのクリーニングバイアス電圧の制御に対して本発明を適用してもよい。

（３）上記実施形態では、前進制御の実行後に、検出電流値ｉが上限値ｔｈ１及び下限値ｔｈ２の間に入った、上限値ｔｈ１以下であったものが上限値ｔｈ１を上回った、或いは、下限値ｔｈ２以上であったものが下限値ｔｈ２を下回った、ことが、動作時間間隔ｔ１で２回連続判定されたときに、後退制御を実行する構成としたが、これに限らず、３回以上連続判定されたときに後退制御を実行する構成であってもよい。

（４）上記実施形態に対して、上記特性グラフは、検出信号の読込タイミングを逓増変化又は逓減変化させたり、変調ＵＰ値ｋ１及び変調ＤＯＷＮ値ｋ２を逓増変化又は逓減変化させたりすることで、直線にすることができ、これにより上記演算式を簡略することができる。このようにすれば演算処理を簡略にして高速制御が可能となる。

（５）また、前進制御開始当初は、特に電気的負荷の負荷変動等によって追従遅れが顕著に現れる。そこで、本実施形態に対して、前進制御での各変調動作において、前進制御開始当初の変調ＵＰ値ｋ１及び変調ＤＯＷＮ値ｋ２（単位変調量）を大きくして、検出電流値ｉが上限値ｔｈ１及び下限値ｔｈ２の間に迅速な到達させるようにすることもできる。例えば、ＰＷＭ変更幅ＵＰモード設定レジスタ９９及びＰＷＭ変更幅ＤＯＷＮモード設定レジスタ１００を２組用意して、前進制御開始の所定回目（具体的には１回目）までの変調動作時には、１組目のＰＷＭ変更幅ＵＰモード設定レジスタ９９及びＰＷＭ変更幅ＤＯＷＮモード設定レジスタ１００に設定された比較的に値の大きい変調ＵＰ値ｋ１及び変調ＤＯＷＮ値ｋ２を用いて変調動作を実行し、それ以降（具体的には２回目以降）の変調動作時には、２組目のＰＷＭ変更幅ＵＰモード設定レジスタ９９及びＰＷＭ変更幅ＤＯＷＮモード設定レジスタ１００に設定された比較的に値の小さい変調ＵＰ値ｋ１及び変調ＤＯＷＮ値ｋ２を用いて変調動作を実行するのである。

（６）上記実施形態４では、検出電流値ｉが許容範囲に到達する前に１回後退制御を行う構成であったが、これに限らず、仮範囲を複数段設けて、検出電流値ｉが許容範囲に到達する前に２回以上後退制御を行う構成であってもよい。また、このように検出電流値ｉが許容範囲に到達する前に後退制御を行う構成を、上記実施形態３に適用しても同様の効果を得ることができる。

（７）上記実施形態５では、検出電流値ｉが所定値以上になったかどうかに基づいて変調動作（前進制御、後退制御）を許容する構成としたが、これに限らず、単に電力供給開始指令信号の入力時から所定時間を待て上記変調動作を許容する構成であってもよい。

本発明の実施形態１に係るレーザプリンタの要部側断面図 転写バイアス印加回路の要部構成のブロック図 帯電バイアス印加回路の要部構成のブロック図 ＰＷＭ制御回路の要部構成のブロック図 ＰＷＭ制御回路の制御内容を示したフローチャート 積算変調値と、定常状態での検出電流値の変化量との関係を示した特性グラフ 前進制御及び後退制御時におけるカウンタ値及び検出電流値の変化を示した説明図 実施形態２の電気的負荷のインピーダンスと動作時間間隔等の設定値との関係を示したグラフ 転写バイアス印加回路の要部構成のブロック図 ＰＷＭ制御回路の要部構成のブロック図 実施形態３のＰＷＭ制御回路の要部構成のブロック図 ＰＷＭ制御回路の制御内容を示したフローチャート 各変調ＵＰ値と到達時間との関係を示したグラフ 前進制御及び後退制御時におけるカウンタ値及び検出電流値の変化を示した説明図 第４実施形態のＰＷＭ制御回路の要部構成のブロック図 ＰＷＭ制御回路の制御内容を示したフローチャート 前進制御及び後退制御時におけるカウンタ値及び検出電流値の変化を示した説明図 第５実施形態のＰＷＭ制御回路の要部構成のブロック図 ＰＷＭ制御回路の制御内容を示したフローチャート 第６実施形態のＰＷＭ制御回路の要部構成のブロック図 ＰＷＭ制御回路の制御内容を示したフローチャート

符号の説明

１…レーザプリンタ（画像形成装置）
３…用紙（被記録媒体）
５…画像形成部（画像形成手段）
２９ａ…帯電ワイヤ（電気的負荷）
３０…転写ローラ（電気的負荷）
３１…現像ローラ（電気的負荷）
６０…転写バイアス印加回路（電力供給装置）
６１…帯電バイアス印加回路（電力供給装置）
６３，７３…高電圧出力回路（電力供給手段）
６７，７７…出力電流検出回路（検出手段、測定手段）
９１…比較演算部（判定手段）
９７…ＰＷＭカウンタ制御部（変調手段）
１２０…出力電圧検出回路（測定手段）
１２４…ＣＰＵ（第１変更手段、第２変更手段）
ｈ（ｈ１，ｈ２）…補正値（後退制御におけるパルス幅の変調量）
ｉ（ｉ１，ｉ２）…検出電流値（検出値）
ｋ１，ｋ２…変調ＵＰ値、変調ＤＯＷＮ値（各変調動作での単位変調量）
Σｋ…積算変調値（総変調量）
Ｋ’…初期カウンタ値（ＰＷＭ信号の開始パルス幅）
Ｓ１，Ｓ２，Ｓ３…ＰＷＭ信号
ｔ１…動作時間間隔（制御タイミング）
ｔ２…制御停止時間（待機時間）
ｔ４…所定時間
ｔｈ１…上限値
ｔｈ２…下限値
ｔｈ１’…仮上限値
ｔｈ２’…仮下限値
ｔｈ３…補正上限値（限界パルス幅）
ｔｈ４…補正下限値（限界パルス幅）
ｔｈ５…ＵＰ幅限界値（限界変調量）
ｔｈ６…ＤＯＷＮ幅限界値（限界変調量）

Claims (29)

1. ＰＷＭ信号を発生するＰＷＭ信号発生手段と、
   前記ＰＷＭ信号に応じた出力電力を電気的負荷に供給する電力供給手段と、
   前記電気的負荷に供給される供給電力の供給電圧値又は供給電流値を検出する検出手段と、
   目標値に対する、前記検出手段の検出値の過不足を判定する判定手段と、
   前記検出値が前記目標値に向かう増減方向に前記ＰＷＭ信号のパルス幅を変調する前進制御、及び、当該前進制御時とは逆の増減方向に前記ＰＷＭ信号のパルス幅を変調する後退制御を実行可能とされ、前記判定手段の判定結果が過不足有りである場合に前記前進制御を実行し、その後、前記判定手段の判定結果が過不足無し、または、前記検出値と前記目標値との大小関係が反転した場合に前記後退制御に切り替えて実行する変調手段と、を備える電力供給装置。
2. 前記前進制御は、前記検出値が前記目標値に向かう増減方向に前記ＰＷＭ信号のパルス幅を単位変調量ずつ段階的に繰り返し変調する制御である請求項１に記載の電力供給装置。
3. 前記変調手段は、制御タイミングごとに前記判定手段の判定結果を取り込み、前記前進制御では、当該制御タイミングごとに前記単位変調量分の変調動作を実行する請求項２に記載の電力供給装置。
4. 前記制御タイミングの間隔及び前記単位変調量のうち少なくもいずれか１つを変更する第１変更手段を備える請求項３に記載の電力供給装置。
5. 前記第１変更手段は、前記制御タイミングの間隔及び前記単位変調量のうち少なくもいずれか１つを、前記検出値と前記目標値との差分に基づき変更する請求項４に記載の電力供給装置。
6. 前記第１変更手段は、連続した複数の前記制御タイミングで、前記検出値と前記目標値との差分が所定値以下であった場合に変更動作を実行する請求項５に記載の電力供給装置。
7. 前記第１変更手段は、前記制御タイミングの間隔及び前記単位変調量のうち少なくもいずれか１つを、前記電気的負荷のインピーダンスが大きく変動するタイミングに基づき変更する請求項４から請求項６のいずれかに記載の電力供給装置。
8. 前記電気的負荷のインピーダンスを測定する測定手段を備え、
   前記第１変更手段は、前記制御タイミングの間隔及び前記単位変調量のうち少なくもいずれか１つを、前記インピーダンスに基づき変更する請求項４から請求項７のいずれかに記載の電力供給装置。
9. 前記第１変更手段は、前記単位変調量を、前記前進制御開始当初の方が、それ以降よりも大きくする請求項４に記載の電力供給装置。
10. 前記目標値は、上限値及び下限値に挟まれる許容範囲を有して設定され、
    前記前進制御における前記単位変調量は、前記上限値と前記下限値との差に対応する変調量よりも小さい量である請求項２から請求項９のいずれかに記載の電力供給装置。
11. 前記前進制御は、前記判定手段の判定結果が過不足有りである場合に、前記検出値を前記目標値に到達させることが可能なパルス幅に前記ＰＷＭ信号を一度に変調し、その変調後のパルス幅を前記検出値が前記目標値に達するまで維持する制御である請求項１に記載の電力供給装置。
12. 前記前進制御におけるパルス幅の変調量を、前記検出値と前記目標値との差分に基づき決定する第１決定手段を備える請求項１１に記載の電力供給装置。
13. 前記電気的負荷のインピーダンスを測定する測定手段を備え、
    前記前進制御におけるパルス幅の変調量を、前記インピーダンスに基づき決定する第２決定手段を備える請求項１１または請求項１２に記載の電力供給装置。
14. 前記変調手段は、制御タイミングごとに前記判定手段の判定結果を取り込み、連続した複数の前記制御タイミングで前記検出値が前記目標値に到達した場合に、前記後退制御を実行する請求項１から請求項１３のいずれかに記載の電力供給装置。
15. 前記変調手段は、更に、前記前進制御によって変調されたＰＷＭ信号のパルス幅が限界パルス幅に達した場合にも前記後退制御を実行する請求項１から請求項１４のいずれかに記載の電力供給装置。
16. 前記変調手段は、更に、前記前進制御において変調開始前からのパルス幅の総変調量が限界変調量に達した場合にも前記後退制御を実行する請求項１から請求項１５のいずれかに記載の電力供給装置。
17. 前記後退制御におけるパルス幅の変調量は、前記前進制御での前記総変調量に基づき定められる請求項１から請求項１６のいずれかに記載の電力供給装置。
18. 前記後退制御におけるパルス幅の変調量は、前記総変調量と、前記前進制御開始時のＰＷＭ信号の開始パルス幅とを用いた演算式に基づき定められる請求項１７に記載の電力供給装置。
19. 前記後退制御は、当該後退制御開始時における検出値を維持するパルス幅に、前記ＰＷＭ信号を変調する請求項１から請求項１８のいずれかに記載の電力供給装置。
20. 前記後退制御の実行後、待機時間経過後に前記前進制御を再開させる請求項１から請求項１９のいずれかに記載の電力供給装置。
21. 少なくとも前記ＰＷＭ信号発生手段及び変調手段は、ＡＳＩＣによって構成されている請求項１から請求項２０のいずれかに記載の電力供給装置。
22. 前記目標値は、上限値及び下限値に挟まれる許容範囲を有して設定され、
    前記電気的負荷のインピーダンスを測定する測定手段と、
    前記インピーダンスに基づき前記許容範囲を広狭する第２変更手段と、を備える請求項１から請求項２１のいずれかに記載の電力供給装置。
23. 前記第２変更手段は、定電流制御を行っている場合に、前記インピーダンスが小さいほど前記許容範囲を広くする請求項２２に記載の電力供給装置。
24. 前記目標値を間に挟んだ仮上限値及び仮下限値とで囲まれる仮範囲が設けられ、
    前記変調手段は、前記前進制御を実行後、前記検出値が前記仮範囲に達した場合に前記後退制御を実行し、その後再開される前進制御により前記検出値が前記目標値に達した場合に前記後退制御を再度実行する請求項１から請求項２３のいずれかに記載の電力供給装置。
25. 前記検出手段の検出値が所定値に達した場合に前記変調手段の制御を開始させる制御開始手段を備える請求項１から請求項２４のいずれかに記載の電力供給装置。
26. 前記ＰＷＭ信号発生手段は、電力供給開始指令の入力に基づき一度に増減した固定のパルス幅のＰＷＭ信号を、前記検出手段の検出値が前記所定値に達するまで強制的に出力する構成である請求項２５に記載の電力供給装置。
27. 前記ＰＷＭ信号発生手段は、所定時間内に前記検出値が前記所定値に達しない場合には、その検出値が大きくなる方向に前記固定のパルス幅を変調して前記検出手段の検出値が前記所定値に達するまで強制的に出力する構成である請求項２６に記載の電力供給装置。
28. 電力供給開始指令が入力されてから所定時間経過した場合に前記変調手段の制御を開始させる制御開始手段を備える請求項１から請求項２４のいずれかに記載の電力供給装置。
29. 前記請求項１から請求項２８のいずれかに記載の電力供給装置と、
    前記電力供給装置から電力が供給される電気的負荷を有し、被記録媒体に画像形成を行う画像形成手段と、を備える画像形成装置。

Images