JP2007013075A - フラッシュメモリ素子及びその製造方法 - Google Patents
フラッシュメモリ素子及びその製造方法 Download PDFInfo
- Publication number
- JP2007013075A JP2007013075A JP2005354650A JP2005354650A JP2007013075A JP 2007013075 A JP2007013075 A JP 2007013075A JP 2005354650 A JP2005354650 A JP 2005354650A JP 2005354650 A JP2005354650 A JP 2005354650A JP 2007013075 A JP2007013075 A JP 2007013075A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polysilicon layer
- flash memory
- semiconductor substrate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000002955 isolation Methods 0.000 claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000011229 interlayer Substances 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 56
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 51
- 229920005591 polysilicon Polymers 0.000 claims description 51
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 238000009826 distribution Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】 本発明は、フラッシュメモリ素子及びその製造方法に関するものであり、フローティングゲートを下部より上部が狭くなるように構成し、コントロールゲートとフローティングゲート間のオーバーラップ面積は維持させながらフローティングゲートの面積を減少させてプログラムスピード(program speed)の低下なしにセル間の干渉(interference)を減らすことを目的としている。
【解決手段】 フィールド領域及びアクティブ領域が定義された半導体基板と、前記フィールド領域の半導体基板に浅いトレンチ分離構造で形成される素子分離膜と、前記アクティブ領域の半導体基板上のトンネル酸化膜と、前記トンネル酸化膜上に形成され、上部より下部の幅が広いフローティングゲートと、前記フローティングゲートを含む半導体基板の表面段差に沿って形成された層間誘電膜と、前記層間誘電膜上に形成されるコントロールゲートとを含んで構成されるフラッシュメモリ素子であることを特徴とする。
【選択図】 図２
【解決手段】 フィールド領域及びアクティブ領域が定義された半導体基板と、前記フィールド領域の半導体基板に浅いトレンチ分離構造で形成される素子分離膜と、前記アクティブ領域の半導体基板上のトンネル酸化膜と、前記トンネル酸化膜上に形成され、上部より下部の幅が広いフローティングゲートと、前記フローティングゲートを含む半導体基板の表面段差に沿って形成された層間誘電膜と、前記層間誘電膜上に形成されるコントロールゲートとを含んで構成されるフラッシュメモリ素子であることを特徴とする。
【選択図】 図２
Description
本発明は、フラッシュメモリ素子（flash memory device）の製造方法（Method for fabricating the flash memory device）に関し、特に、プログラムスピード(program speed)を低下させずにセル間の干渉(interference)を減らすためのフラッシュメモリ素子及びその製造方法に関する。
半導体素子の集積度が高くなるにつれて、フラッシュメモリ素子の製造工程においてSA-STI(Self Aligned Shallow Trench Isolation)方式を用いて素子分離膜を形成している。
素子分離膜をSA-STI方式で形成したフラッシュメモリセル構造を説明すれば次の通りである。
図１は、従来技術によるフラッシュメモリセルの製造方法と構造を説明するための素子の断面図である。
図１を参照すれば、半導体基板101上にトンネル酸化膜102と、フローティングゲートを形成するための第１のポリシリコン層103を順次形成した後、SA-STI方式を用いて第１のポリシリコン層103とトンネル酸化膜102をパターニング(patterning)し、素子分離領域に素子分離膜104を形成する。
このように、SA-STI工程で素子分離膜104を形成すれば、素子分離膜104の上部が半導体基板101より高く突出しながら素子分離膜104の突出部間の活性領域にトンネル酸化膜102と第１のポリシリコン層103が残留する。
次いで、全体の上部にフローティングゲートを形成するための第２のポリシリコン層105を形成した後、エッチング工程で素子分離膜104の上部の第２のポリシリコン層105を一部除去してワードラインと垂直な方向にパターニングする。この時、素子分離膜104の上部において第２のポリシリコン層105の一部のみが除去されるため、第２のポリシリコン層105の縁部は素子分離膜104と重畳Ａされるようになる。これにより、第１、第２のポリシリコン層103，105からなるフローティングゲート106が形成される。
次いで、全体の上部にＯＮＯ(oxide Nitride Oxide)構造の層間誘電膜107とコントロールゲート用ポリシリコン層108を形成した後、コントロールゲート用ポリシリコン層108の上部には面抵抗を下げるためにタングステンシリサイド層(図示せず)を形成し、写真エッチング工程で上記タングステンシリサイド層とコントロールゲート用ポリシリコン層108と層間誘電膜107とフローティングゲート106をパターニングしてゲートを形成し、後続工程を実施してフラッシュメモリ素子製造を完了する。
フラッシュメモリセル(flash memory cell)は、フローティングゲート(floating gate)に電子が注入された状態とそうでない状態においてしきい値電圧(threshold voltage)の移動により情報を格納し、読み出す素子であり、プログラムスピードはコントロールゲート(control gate)とフローティングゲート間のオーバーラップ面積、即ち、カップリング比(coupling ratio)に比例する。
反面、周辺セルの状態に応じてしきい値電圧が影響を受けるセル間の干渉(interference)は、フローティングゲートの面積が増加するほど大きくなる。
セル間の干渉現象は、周辺セルがプログラムされているかどうかにより、プログラムセルのしきい値電圧が変わるため、結果的にセル分布がそれだけ広くなって素子の特性と均一度(uniformity)が落ちるようになる。
従来技術のように第２のポリシリコン層105の面積が広い場合、セル間の干渉によりセル分布が増加することになり、セル分布の減少のために第２のポリシリコン層105の幅を減らせば、カップリング比が減少してプログラムスピードが低下する問題が発生する。
本発明は、前述した従来技術の問題点を解決するために案出したものであり、プログラムスピードを決定するフローティングゲートとコントロールゲート間のオーバーラップ面積をそのまま維持させながらセル間の干渉の増加を誘発させるフローティングゲートの面積を減らすことができるフラッシュメモリ素子及びその製造方法を提供することにその目的がある。
本発明の他の目的は、プログラムスピードの低下なしにセル分布を列をなし素子の特性と均一度(uniformity)を向上させることにある。
本発明によるフラッシュメモリ素子は、フィールド領域及びアクティブ領域が定義された半導体基板と、上記フィールド領域の半導体基板に浅いトレンチ分離構造で形成される素子分離膜と、上記アクティブ領域の半導体基板上のトンネル酸化膜と、上記トンネル酸化膜上に形成され、上部より下部の幅が広いフローティングゲートと、上記フローティングゲートを含む半導体基板の表面段差に沿って形成された層間誘電膜と、上記層間誘電膜上に形成されるコントロールゲートを含んで構成される。
上記のような構造を有するフラッシュメモリ素子の製造方法は、アクティブ領域及びフィールド領域が定義された半導体基板上にトンネル酸化膜と第１のポリシリコン層と犠牲絶縁膜を形成する段階と、上記フィールド領域の犠牲絶縁膜と第１のポリシリコン層とトンネル酸化膜と半導体基板をエッチングしてトレンチを形成し、上記トレンチ内に素子分離膜を形成する段階と、上記犠牲絶縁膜を除去して上記素子分離膜の上部側面を露出させる段階と、上記露出された素子分離膜の側面に絶縁膜側壁を形成する段階と、上記犠牲絶縁膜が除去された部分に第２のポリシリコン層を満たす段階と、上記素子分離膜と絶縁膜側壁を除去して上記第２のポリシリコン層を露出させる段階と、上記第２のポリシリコン層の縁部をラウンドさせ、第２のポリシリコン層が有するネガティブプロファイルを緩和させる段階と、全面に層間誘電膜とコントロールゲートを順に形成する段階を含む。
本発明は、次のような効果がある。
第一に、コントロールゲートとフローティングゲート間のオーバーラップ面積を維持させながらフローティングゲートの面積を減少させることができるため、プログラムスピード(program speed)の低下なしにセル間の干渉を減らすことができる。
第二に、セル間の干渉を減らすことができるため、セル分布を減らすことができる。
第三に、セル分布を減らすことができるため、小さなセル分布(Cell distribution)が要求されるＭＬＣ(Multi Level Cell)の製造が容易になる。
以下、添付した図面を参照して本発明の望ましい実施例を説明する。しかし、本発明は以下に開示される実施例に限定されるものでなく、互いに異なる多様な形態で具現されることができ、本発明の範囲が以下に詳述する実施例に限定されるものではない。単に、本実施例は本発明の開示が完全であるようにし、通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明の範囲は本願の特許請求の範囲により理解されなければならない。
図２は、本発明によるフラッシュメモリ素子の断面図である。
本発明によるフラッシュメモリ素子構造は、図２に示されている通り、フィールド領域及びアクティブ領域を有する半導体基板201のフィールド領域に浅いトレンチ分離構造で形成される素子分離膜205が形成されており、上記アクティブ領域の半導体基板201上にはトンネル酸化膜202が形成されており、上記トンネル酸化膜202上には上部より下部の幅が広いフローティングゲート208が形成されている。
上記フローティングゲート208は第１のポリシリコン層203と第２のポリシリコン層207の積層膜で構成され、上記第１、第２のポリシリコン層203，207はアクティブ領域上にのみ形成され、上記素子分離膜205とオーバーラップ(overlap)されない。そして、上記第２のポリシリコン層207は上記第１のポリシリコン層203の幅より狭い幅を有する。
一方、上記素子分離膜205の上部は半導体基板201の表面より一定厚さ突出しており、上記第１のポリシリコン層203の上部は上記素子分離膜205の表面より一定厚さ突出している。
そして、上記フローティングゲート208を含む半導体基板201の全表面上には表面段差に沿ってＯＮＯ(oxide nitride oxide；下部酸化膜−窒化膜−上部酸化膜)構造の層間誘電膜209が形成されており、上記層間誘電膜209上にはコントロールゲート用の第３のポリシリコン層210が形成されている。
このような構造を有する本発明によるフラッシュメモリ素子の製造方法は次の通りである。
図３及び図４は、本発明の実施例によるフラッシュメモリ素子の製造工程の断面図である。
本発明によるフラッシュメモリ素子の製造のためには、先ず図３（ａ）に示すように、フィールド領域及びアクティブ領域を有する半導体基板201上にトンネル酸化膜202とフローティングゲート用の第１のポリシリコン層203と犠牲絶縁膜204を順に形成し、写真エッチング食刻工程でフィールド領域の犠牲絶縁膜204と第１のポリシリコン層203とトンネル酸化膜202と半導体基板201をエッチングしてトレンチを形成する。
ここで、上記犠牲絶縁膜204は窒化膜を利用して形成するのがよい。
その後、側壁酸化工程により上記トレンチが形成された半導体基板201表面上に側壁酸化膜(図示せず)を形成し、上記トレンチが完全に埋め込まれるように全面に酸化膜を蒸着した後、上記犠牲絶縁膜204をターゲットにして酸化膜に平坦化工程を行って上記トレンチ内に素子分離膜205を形成する。ここで、上記平坦化工程は、化学的機械的研磨工程(ＣＭＰ；Chemical Mechanical Polishing)またはエッチバック(etch back)工程を用いて行う。
次いで、図３（ｂ）で示される通り、湿式エッチング工程で上記犠牲絶縁膜204を除去して上記素子分離膜205の上部側面を露出させる。
そして、全表面上にスペーサ用絶縁膜を蒸着し、ブランケットエッチ(blanket etch)して上記露出された素子分離膜205の側面に絶縁膜側壁206を形成する。
上記スペーサ用絶縁膜は、シリコン酸化膜またはシリコン窒化膜のいずれか一つで形成するが、上記シリコン酸化膜としてはＨＴＯ(High Temperature Oxide)、ＴＥＯＳ(Tetra Ethyl OrthoSilicate)酸化膜、ＨＬＤ(Hightemperature Low pressure Deposition)酸化膜を用いることがよい。そして、上記シリコン酸化膜及びシリコン窒化膜は低圧化学蒸着法(LPCVD)、常圧化学蒸着法(APCVD)、プラズマ応用化学蒸着法(PECVD)のいずれか一つを用いて形成することが望ましい。
その後、図３（ｃ）で示される通り、上記犠牲絶縁膜204が除去された部分が全て満たされるように全面にフローティングゲート用の第２のポリシリコン層207を蒸着し、上記素子分離膜205が露出されるように第２のポリシリコン層207を平坦化する。ここでは、ＣＭＰ(Chemical Mechanical Polishing)を用いて平坦化工程を進行する。
これにより、上記第１、第２のポリシリコン層203，207の積層膜で構成されるフローティングゲート208が形成される。このようなフローティングゲート構造をプロファイルド・セルフアラインフローティングゲート(Profiled Self Aligned floating Gate；ＰＳＡＧ)構造であるという。
それから、図４（ａ）で示される通り、上記素子分離膜205の高さ(Effective Field Height；ＥＦＨ)が上記第１のポリシリコン層203の上部の高さ以下になるように湿式エッチング工程で上記素子分離膜205をレセス(recess)させると共に上記絶縁膜側壁206を除去する。
上記工程の結果、縁部がとがっている形態を有し、上部の幅が下部の幅より広いネガティブプロファイル(negative profile)を有する第２のポリシリコン層207が露出されるようになる。
この状態において層間誘電膜を形成することになれば、第２のポリシリコン層207のとがっている縁部の影響により層間誘電膜に漏洩電流が発生することになり、第２のポリシリコン層207のネガティブプロファイルによって後続ゲートエッチング工程時工程に負担になり得る。
これに対し、図４（ｂ）で示される通り、プラズマ処理された等方性エッチング工程を実施して上記第２のポリシリコン層207の縁部をラウンディング(rounding)させ、第２のポリシリコン層207のネガティブプロファイルを緩和させる。
以後、図４（ｃ）で示される通り、全表面上に表面段差に沿ってＯＮＯ膜を蒸着して層間誘電膜209を形成し、上記層間誘電膜209上にコントロールゲート用の第３のポリシリコン層210を形成する。
その後、図示はしなかったが、写真エッチング工程で上記第３のポリシリコン層210と層間誘電膜209とフローティングゲート208をエッチングしてゲートを形成し、後続工程を実施してフラッシュメモリ素子製造を完了する。
本発明の活用例として、特に、プログラムスピード(program speed)を低下させずにセル間の干渉(interference)を減らすためのフラッシュメモリ素子及びその製造方法に適用出来る。
201…半導体基板
202…トンネル酸化膜
203…第１のポリシリコン層
205…素子分離膜
207…第２のポリシリコン層
208…フローティングゲート
209…層間誘電膜
210…第3のポリシリコン層
202…トンネル酸化膜
203…第１のポリシリコン層
205…素子分離膜
207…第２のポリシリコン層
208…フローティングゲート
209…層間誘電膜
210…第3のポリシリコン層
Claims (8)
- フィールド領域及びアクティブ領域が定義された半導体基板と、
前記フィールド領域の半導体基板に浅いトレンチ分離構造で形成される素子分離膜と、
前記アクティブ領域の半導体基板上のトンネル酸化膜と、
前記トンネル酸化膜上に形成され、上部より下部の幅が広いフローティングゲートと、
前記フローティングゲートを含む半導体基板の表面段差に沿って形成された層間誘電膜と、
前記層間誘電膜上に形成されるコントロールゲートと、
を含んで構成されることを特徴とするフラッシュメモリ素子。 - 前記フローティングゲートは、前記トンネル酸化膜が形成されたアクティブ領域の半導体基板上に形成される第１のポリシリコン層と前記第１のポリシリコン層上に形成され、前記第１のポリシリコン層の幅より狭い幅を有する第２のポリシリコン層の積層膜で構成されることを特徴とする請求項1に記載のフラッシュメモリ素子。
- (a)アクティブ領域及びフィールド領域が定義された半導体基板上にトンネル酸化膜と第１のポリシリコン層と犠牲絶縁膜を形成する段階と、
(b)前記フィールド領域の犠牲絶縁膜と第１のポリシリコン層とトンネル酸化膜と半導体基板をエッチングしてトレンチを形成して前記トレンチ内に素子分離膜を形成する段階と、
(c)前記犠牲絶縁膜を除去して前記素子分離膜の上部の側面を露出させる段階と、
(d)前記露出された素子分離膜の側面に絶縁膜側壁を形成する段階と、
(e)前記犠牲絶縁膜が除去された部分に第２のポリシリコン層を満たす段階と、
(f)前記素子分離膜と前記絶縁膜側壁を除去して前記第２のポリシリコン層を露出させる段階と、
(g)前記第２のポリシリコン層の縁部をラウンドさせ、前記第２のポリシリコン層が有するネガティブプロファイルを緩和させる段階と、
(h)全面に層間誘電膜とコントロールゲートを順に形成する段階と、
を含むことを特徴とするフラッシュメモリ素子の製造方法。 - 前記(g)段階をプラズマ処理された等方性エッチング工程を用いて実施することを特徴とする請求項３に記載のフラッシュメモリ素子の製造方法。
- 前記犠牲絶縁膜を窒化膜を利用して形成することを特徴とする請求項３に記載のフラッシュメモリ素子の製造方法。
- 前記絶縁膜側壁をシリコン酸化膜またはシリコン窒化膜のいずれか一つを用いて形成することを特徴とする請求項３に記載のフラッシュメモリ素子の製造方法。
- 前記シリコン酸化膜は、ＨＴＯ(High Temperature Oxide)、ＴＥＯＳ(Tetra Ethyl OrthoSilicate)酸化膜、ＨＬＤ(High temperature Low pressure Deposition)酸化膜のいずれか一つであることを特徴とする請求項６に記載のフラッシュメモリ素子の製造方法。
- 前記シリコン酸化膜及び前記シリコン窒化膜を低圧化学蒸着法、常圧化学蒸着法、プラズマ応用化学蒸着法のいずれか一つを用いて形成することを特徴とする請求項６に記載のフラッシュメモリ素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050057790A KR100680456B1 (ko) | 2005-06-30 | 2005-06-30 | 플래쉬 메모리 소자 및 그의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007013075A true JP2007013075A (ja) | 2007-01-18 |
Family
ID=37590120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005354650A Pending JP2007013075A (ja) | 2005-06-30 | 2005-12-08 | フラッシュメモリ素子及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7316955B2 (ja) |
| JP (1) | JP2007013075A (ja) |
| KR (1) | KR100680456B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010500752A (ja) * | 2006-08-09 | 2010-01-07 | マイクロン テクノロジー， インク． | ナノスケール浮遊ゲートおよび形成方法 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007180482A (ja) * | 2005-12-28 | 2007-07-12 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
| JP5091504B2 (ja) * | 2007-02-28 | 2012-12-05 | 株式会社東芝 | 半導体記憶装置 |
| KR100897515B1 (ko) | 2007-03-14 | 2009-05-15 | 한국과학기술원 | 비휘발성 메모리 셀 및 그 제조방법. |
| TWI343635B (en) * | 2007-10-02 | 2011-06-11 | Nanya Technology Corp | Method for manufacturing a memory |
| KR100972862B1 (ko) * | 2008-04-07 | 2010-07-28 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자의 형성방법 |
| US7919809B2 (en) * | 2008-07-09 | 2011-04-05 | Sandisk Corporation | Dielectric layer above floating gate for reducing leakage current |
| US7915124B2 (en) * | 2008-07-09 | 2011-03-29 | Sandisk Corporation | Method of forming dielectric layer above floating gate for reducing leakage current |
| US8871645B2 (en) * | 2008-09-11 | 2014-10-28 | Applied Materials, Inc. | Semiconductor devices suitable for narrow pitch applications and methods of fabrication thereof |
| US8207036B2 (en) * | 2008-09-30 | 2012-06-26 | Sandisk Technologies Inc. | Method for forming self-aligned dielectric cap above floating gate |
| US8288293B2 (en) | 2009-04-20 | 2012-10-16 | Sandisk Technologies Inc. | Integrated circuit fabrication using sidewall nitridation processes |
| KR101539404B1 (ko) * | 2010-01-08 | 2015-07-27 | 삼성전자주식회사 | 비휘발성 기억 소자 및 그 제조 방법 |
| CN104766825B (zh) * | 2014-01-08 | 2018-01-05 | 中芯国际集成电路制造(上海)有限公司 | 一种增大flash器件栅电容的方法及flash器件 |
| US9236389B1 (en) * | 2014-08-12 | 2016-01-12 | International Business Machines Corporation | Embedded flash memory fabricated in standard CMOS process with self-aligned contact |
| CN105789133B (zh) * | 2014-12-24 | 2019-09-20 | 上海格易电子有限公司 | 一种闪存存储单元及制作方法 |
| US20180173665A1 (en) * | 2016-12-16 | 2018-06-21 | Qualcomm Incorporated | Hard reset over i3c bus |
| CN107887390B (zh) * | 2017-11-09 | 2020-06-16 | 上海华力微电子有限公司 | 一种改善闪存单元的工艺集成方法 |
| CN111326519B (zh) * | 2020-03-10 | 2024-02-02 | 上海华力微电子有限公司 | 半导体的形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004022819A (ja) * | 2002-06-17 | 2004-01-22 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2005072380A (ja) * | 2003-08-26 | 2005-03-17 | Toshiba Corp | 不揮発性半導体記憶装置、その製造方法、電子カード及び電子装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990048778A (ko) * | 1997-12-10 | 1999-07-05 | 김영환 | 플래쉬 메모리 소자 및 그 제조방법 |
| KR20000003055A (ko) * | 1998-06-25 | 2000-01-15 | 윤종용 | 개선된 플로팅 게이트 커플링 비를 갖는 불휘발성 메모리장치및 그 제조방법 |
| KR100420070B1 (ko) * | 2002-02-01 | 2004-02-25 | 한국과학기술원 | 이중-게이트 플래쉬 메모리소자 및 그 제조방법 |
| US6891220B2 (en) * | 2002-04-05 | 2005-05-10 | Silicon Storage Technology, Inc. | Method of programming electrons onto a floating gate of a non-volatile memory cell |
| US6831326B1 (en) * | 2003-09-12 | 2004-12-14 | Taiwan Semiconductor Manufacturing Company | Trapezoid floating gate to improve program and erase speed for split gate flash |
| JP4746835B2 (ja) * | 2003-10-20 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
| US7250651B2 (en) * | 2004-08-19 | 2007-07-31 | Infineon Technologies Ag | Semiconductor memory device comprising memory cells with floating gate electrode and method of production |
-
2005
- 2005-06-30 KR KR1020050057790A patent/KR100680456B1/ko active IP Right Grant
- 2005-12-08 JP JP2005354650A patent/JP2007013075A/ja active Pending
- 2005-12-09 US US11/297,917 patent/US7316955B2/en active Active
-
2007
- 2007-11-19 US US11/942,227 patent/US7696554B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004022819A (ja) * | 2002-06-17 | 2004-01-22 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2005072380A (ja) * | 2003-08-26 | 2005-03-17 | Toshiba Corp | 不揮発性半導体記憶装置、その製造方法、電子カード及び電子装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010500752A (ja) * | 2006-08-09 | 2010-01-07 | マイクロン テクノロジー， インク． | ナノスケール浮遊ゲートおよび形成方法 |
| US8395202B2 (en) | 2006-08-09 | 2013-03-12 | Micron Technology, Inc. | Nanoscale floating gate |
| US9240495B2 (en) | 2006-08-09 | 2016-01-19 | Micron Technology, Inc. | Methods of forming nanoscale floating gate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100680456B1 (ko) | 2007-02-08 |
| KR20070002312A (ko) | 2007-01-05 |
| US20070004137A1 (en) | 2007-01-04 |
| US20080061353A1 (en) | 2008-03-13 |
| US7696554B2 (en) | 2010-04-13 |
| US7316955B2 (en) | 2008-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007013075A (ja) | フラッシュメモリ素子及びその製造方法 | |
| JP4886219B2 (ja) | 半導体装置およびその製造方法 | |
| TWI543301B (zh) | 用於分裂閘極非依電性記憶體胞元之自我對準源極的形成技術 | |
| US7371638B2 (en) | Nonvolatile memory cells having high control gate coupling ratios using grooved floating gates and methods of forming same | |
| KR100655435B1 (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| JP2010027922A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2007027753A (ja) | 垂直チャンネルを持つ半導体素子の製造方法及びこれを利用した半導体素子 | |
| JP2006287191A (ja) | チャネル長を増大させた半導体素子及びその製造方法 | |
| US8946024B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| JP2007184518A (ja) | フィン構造の半導体素子の形成方法 | |
| JP2007180486A (ja) | ５チャネルのフィントランジスタ及びその製造方法 | |
| US7692251B2 (en) | Transistor for semiconductor device and method of forming the same | |
| JP2009267208A (ja) | 半導体装置及びその製造方法 | |
| JP2015109469A (ja) | 半導体素子 | |
| KR100966957B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| KR100739656B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2006279006A (ja) | 半導体基板のトレンチ内に少なくとも一部が位置付けられ、該基板に形成されたソース／ドレイン領域に電気的に結合された電荷蓄積ノードを有するメモリ | |
| JP2010272679A (ja) | 半導体装置及びその製造方法 | |
| JP2007134669A (ja) | フラッシュメモリ素子及びその製造方法 | |
| JP2008010817A (ja) | ナンドフラッシュメモリ素子の製造方法 | |
| JP2003031702A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR100885787B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| JP2006310601A (ja) | 半導体装置およびその製造方法 | |
| JP4364523B2 (ja) | フラッシュメモリ装置の製造方法 | |
| KR20080086183A (ko) | 플래시 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120810 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121002 |