JP2007005423A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007005423A
JP2007005423A JP2005181592A JP2005181592A JP2007005423A JP 2007005423 A JP2007005423 A JP 2007005423A JP 2005181592 A JP2005181592 A JP 2005181592A JP 2005181592 A JP2005181592 A JP 2005181592A JP 2007005423 A JP2007005423 A JP 2007005423A
Authority
JP
Japan
Prior art keywords
tin
film
silicon wafer
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005181592A
Other languages
English (en)
Other versions
JP4765001B2 (ja
Inventor
Masashi Kanamori
正志 金森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2005181592A priority Critical patent/JP4765001B2/ja
Publication of JP2007005423A publication Critical patent/JP2007005423A/ja
Application granted granted Critical
Publication of JP4765001B2 publication Critical patent/JP4765001B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】薄いシリコンウェハに反り量の少ないバリアメタル膜を形成できる半導体装置およびその製造方法を提供する。
【解決手段】バリアメタル膜であるTiN膜をシリコンウェハの表面側に形成した後、シリコンウェハの裏面側を研削して100μm以下の厚さにした直径が6インチ以上で厚さが100μm以下のシリコンウェハにおいて、TiN膜のX線回折スペクトルの強度比(TiN(111)/TiN(200))を0.2〜3.0とすることで、シリコンウェハの反り量を2.0mm以下と小さくすることができる。
また、ガス流量比Ar:Nを1:2〜1:3とし、ガス圧を0.2〜0.8Paとすることで、TiN膜のX線回折スペクトルの強度比(TiN(111)/TiN(200))を0.2〜3.0とすることができる。
【選択図】 図1

Description

この発明は、薄いシリコンウェハに反り量の少ないバリアメタル膜を形成できる半導体装置およびその製造方法に関する。
半導体装置のアルミニウム電極やアルミニウム配線は、一般的にスパッタリング成膜法を用いて形成される。電極・配線材料としては、純アルミニウムにシリコンを少量含有させたアルミニウム合金(Al−Si: アルミシリコン)が用いられる。シリコンウェハとアルミニウム合金膜が接合するコンタクト部の膜構成は、電極・配線を形成するときの温度(形成温度)によって各種の膜構成がある。形成温度が300℃以下の場合では、膜構成はアルミニウム合金膜を直接形成する単層膜が用いられる。形成温度が350℃以上の場合では、膜構成はバリアメタル膜であるTiN(窒化チタン)膜を介してアルミニウム合金膜を形成する積層膜が用いられる。場合によっては、TiN膜とシリコンウェハの間に純チタン膜を介在させて密着性を向上させる。
このバリアメタル膜を形成する理由は、アルミニウム合金膜の形成時やアルミニウム合金膜形成後のアフターアニール時に、下地のシリコンウェハにアルミニウム合金膜からアルミニウムが侵入してアルミスパイク(アルミニウム突起)が形成されることを防止するためである。アルミスパイクが形成され、そのアルミスパイクがpn接合を突き破ると、半導体装置の漏れ電流を増大させるなど電気的特性に不具合が発生するため、アルミスパイクの発生は防止する必要がある。
バリアメタル膜形成方法としては、純チタンターゲットと窒素ガスによる反応性スパッタが一般的に使用される。純チタンターゲットを設置したスパッタチャンバー内に、純アルゴンガスと純窒素ガスを、制御された流量計によって一定量流し、純チタンターゲットに電力を印加して対向配置されたシリコンウェハへTiN膜を形成する方法である。
また、前記とは別に、TiN膜の形成方法で、指向性スパッタ法によって成膜されたバリアメタルであるTiN膜に熱処理を施こして、熱処理前後でのTiN膜のストレス量を3.0×1010dyn/cm2 (3.0×10N/cm2 )以下とすることでTiN膜にクラックを生じ難くすることが開示されている(例えば、特許文献1)。
特開平10−65004号公報
近年、IGBT(絶縁ゲート型バイポーラトランジスタ)などのパワースイッチング素子の電気的特性を改善のために、100μm程度の薄い半導体基板を用いることが注目を集めている。
図8は、従来の薄い半導体基板を用いたIGBTの要部断面図である。これは、300μm程度の厚いシリコンウェハの表面側にIGBTチップとなるウェル領域52、エミッタ領域53、ゲート絶縁膜54、ゲート電極55、層間絶縁膜56、純チタン膜57、バリアメタル膜としてTiN膜58およびエミッタ電極59などの表面構造を形成した後、シリコンウェハの裏面側を研削して厚さを100μm程度に薄くし、この薄いシリコンウェハ51の裏面にコレクタ領域60およびコレクタ電極61などの裏面構造を形成する。最後にシリコンウェハ51をスクライブラインに沿って切断してIGBTチップを形成する。
これらの工程において、エミッタ電極59はコンタクトホールを介してエミッタ領域53およびウェル領域52と接続する。具体的には、コンタクトホールのエミッタ領域53およびウェル領域52の表面に密着性を強化するための純チタン膜57とバリアメタル膜であるTiN膜58を形成し、その上にAl−Si膜でエミッタ電極59を形成する。
そのため、図9に示すように、シリコンウェハ51aの裏面を研削する前の300μmの厚さW3の段階では、反りは発生しないが、シリコンウェハ51aを100μm以下の厚さW4に研削して薄いシリコンウェハ51にすると、図10に示すように、シリコンウェハ51は大きく反った状態となる。これは、バリアメタル膜であるTiN膜58とシリコンウェハ51との熱膨張係数の差でTiN膜58をシリコンウェハ51aに形成した段階で、TiN膜58に対してシリコンウェハ51aが縮まる力つまり引っ張り応力として働く。シリコンウェハ51aが300μmと厚いときには、この応力でシリコンウェハ51aが反ることはないが、厚みが100μm以下と薄いシリコンウェハ51になると、この応力によりTiN膜58側が凸となる反りが発生する。尚、この反り量T2はエミッタ電極59であるAl−Si膜の影響は少なく、殆どがTiN膜58の影響である。また、純チタン膜57がTiN膜58とシリコンウェハ51の間に介在した場合でも純チタン膜57の厚みが薄いために反りには影響を及ぼさない。
従来のTiN膜形成のスパッタ条件としては、純アルゴンガスと純窒素ガスの2種類のガス流量比であるAr:N2 が1:1とし、チャンバーのガス圧力を0.2Paでスパッタを行っていた。そのとき、直径が6インチのシリコンウェハでは反り量T2は、図5の点線で示すように極めて大きくなり、5mm以上となる。
裏面構造を形成するために、コレクタ領域60およびコレクタ電極61の形成と、表面にはパッシベーション膜として厚いポリイミド膜の形成などが必要となる。しかし、シリコンウェハの反り量T2が2mmを超えて大きくなると、ポリイミド膜のパターニングのための露光が精度良くできなくなる。また、反り量T2が5mm以上大きくなると、裏面研削後の次工程への搬送が困難となり、裏面構造の形成工程など次工程の処理ができなくなる。
この発明の目的は、前記の課題を解決して、薄いシリコンウェハに反り量の少ないバリアメタル膜を形成できる半導体装置およびその製造方法を提供することである。
前記の目的を達成するために、厚さが100μm以下の半導体基板上にTiN膜を備えた半導体装置において、前記TiN膜は、該TiN膜に(111)を配向性を有する第1のTiN領域と(200)の配向性を有する第2のTiN領域とが混在し、第1のTiN領域/第2のTiN領域のX線回折スペクトルの強度比を0.2〜3の範囲とする構成とする。
また、厚い半導体ウェハの表面側にTiNを形成する工程と、前記厚い半導体ウェハの裏面側を研削してその厚さを100μm以下とする工程を有する半導体装置の製造方法において、前記TiN膜を形成する工程と、該TiN膜に、(111)を配向性を有する第1のTiN領域と(200)の配向性を有する第2のTiN領域とを混在させ、第1のTiN領域/第2のTiN領域のX線回折スペクトルの強度比を0.2〜3の範囲とする製造方法とする。
また、前記TiN膜をスパッタ成膜法を用いて形成し、該スパッタ条件において、純アルゴンガスと純窒素ガスのガス流量比(Ar:N)が1:2〜1:3であり、チャンバーのガス圧力が0.2Pa以上であるとよい。
また、前記ガス流量比が1:2〜1:3の範囲にあり、前記ガス圧力が、0.3Pa〜0.8Paの範囲であるとよい。
また、半導体ウェハとTiN膜の間に純チタン膜を形成するとよい。
また、TiN膜上にAl−Si膜の電極を形成するとよい。
この発明によれば、バリアメタル膜であるTiN膜をシリコンウェハの表面側に形成した後、シリコンウェハの裏面側を研削して100μm以下の厚さにした直径が6インチ以上で厚さが100μm以下のシリコンウェハにおいて、TiN膜に(111)の配向性のTiNを有する領域と(200)の配向性のTiNを有する領域を混在させ、そのX線回折スペクトルの強度比(TiN(111)/TiN(200))を0.2〜3.0とすることで、シリコンウェハの反り量を2.0mm以下と小さくすることができる。
反り量を2.0mm以下とすることで、100μmの厚さのシリコンウェハにIGBTの裏面構造(コレクタ領域やコレクタ電極など)を形成することができる。
ArとN2 のガス流量比(Ar:N2 )を1:2〜1:3とし、ガス圧を0.2〜0.8Paとすることで、TiN膜のX線回折スペクトルの強度比(TiN(111)/TiN(200))を0.2〜3.0とすることができる。
この発明の半導体装置は、図4に示すように薄いシリコンウェハ1を半導体基板として、前記TiN膜8を備え、さらにAl−Si膜からなるエミッタ電極9を備えている。TiN膜8は(111)の配向性を有する第1のTiN領域と(200)の配向性を有する第2のTiN領域とが混在している。第1のTiN領域/第2のTiN領域のX線回折スペクトルの強度比が0.2〜3の範囲である。以下において、実施例を用いて詳細に説明する。
図1は、この発明の第1実施例の半導体装置の製造方法を示す図であり、同図(a)から同図(e)は工程順に示した要部工程断面図である。これはTiN膜を有するIGBTが多数形成される半導体ウェハとしてのシリコンウェハの工程断面図である。
厚さW1が300μm程度の厚いシリコンウェハ1aの表面側にA部の拡大図である図2に示すように、シリコンウェハ1aの表面層にウェル領域およびエミッタ領域を形成し、表面にゲート絶縁膜4を介してゲート電極5を形成し、その上に層間絶縁膜6を形成し、層間絶縁膜6にコンタクトホール7を開口する(同図(a))。
つぎに、B部の拡大図である図3に示すように、コンタクトホール7の底面のエミッタ領域上と層間絶縁膜6上に純チタン膜7を形成し、純チタン膜7上にバリアメタル膜としてTiN膜8を形成し、このTiN膜8上にAl−Si膜でエミッタ電極9を形成する。前記の純チタン膜7はシリコンウェハ1aとTiN膜8の双方と密着性が良いために形成する。尚、ウェル領域2、エミッタ領域3、ゲート絶縁膜4、ゲート電極5、層間絶縁膜6、純チタン膜7、TiN膜8およびエミッタ電極9を含めて表面構造という(同図(b))。
ここでTiN膜8の形成方法について説明する。純チタンターゲットを設置したスパッタチャンバー内に、純アルゴンガスと純窒素ガスを、制御された流量計によって一定量流し、純チタンターゲットに電力を印加して対向配置されたシリコンウェハ1a上にTiN膜8を形成する。
この時スパッタチャンバー内へ配置したターゲットとシリコンウェハ1aの間隔は、100〜200mmの範囲である。そしてシリコンウェハ1aは300℃を保つように加熱した。
純アルゴンガスと純窒素ガスの2種類のガス流量比Ar:N2 =1:2、1:3とし、チャンバー内のガス圧力を0.2Pa以上とする。
つぎに、シリコンウェハ1aの裏面を研削して、厚さW2が100μm以下の薄いシリコンウェハ1とする(同図(c))。
つぎに、C部の拡大図である図4に示すように、シリコンウェハ1の裏面にコレクタ領域10を形成し、コレクタ領域10上に裏面電極であるコレクタ電極11を形成する。尚、コレクタ領域およびコレクタ電極を含めて裏面構造という(同図(d))。
つぎに、シリコンウェハ1をスクライブライン12に沿って切断してIGBTチップとする(同図(e))。尚、図2〜図4における最外周の細実線は、図1におけるA部〜C部を囲む細実線に相当する。
図5は、ガス流量比をパラメータとしたガス圧と反り量の関係を示す図である。シリコンウェハの厚みは100μmで、直径は6インチである。ガス圧を0.1Pa〜1.0Paの範囲で可変して、図6に示すシリコンウェハの反り量T1を測定する。ガス流量比はAr:N2 =1:1、1:2、1:3とした。但し、Ar:N2 =1:1は従来のガス流量比であり、比較のために示した。
ガス圧を0.2Pa以上とし、ガス流量比をAr:N2 =1:2〜1:3とすると、反り量T1は2mm以下となり、IGBTの裏面構造を形成する十分に小さな反り量T1とすることができる。また、ガス圧を0.3Pa〜0.8Paとすると、ガス流量比を1:2、1:3で、反り量T1を0.4mmと極めて小さくできる。また、ガス圧を0.4Pa〜0.7Paとすると、ガス流量比に関係なく、反り量T1を0.3mm程度と大幅に低減できる。
また、従来のガス流量比であるAr:N2 =1:1ではガス圧を0.2Paの場合、反り量T1は5mm以上となる。
図7は、TiN膜のX線回折スペクトルを示す図である。図の縦軸は回折X線の強度であり、横軸は回折角(2θ)である。この図は、ガス流量比をAr:N2 =1:2として、ガス圧を0.3Paとして形成したTiN膜である。
図7のX線回折スペクトルではTiN(111)とTiN(200)にピーク強度が現れる。そのため、TiN膜はTiNの配向性(111)を有する領域とTiNの配向性(200)を有する領域が混在していることが判る。このTiN膜のX線回折スペクトルの強度比(TiN(111)/TiN(200)=A/B)を0.2〜3.0とすることで、シリコンウェハの反り量T1を2mm以下とすることができて、IGBTの裏面構造を形成とその後の工程を処理するのに十分に小さな反り量T1とすることができる。
尚、TiN膜のX線回折スペクトルの強度比(TiN(111)/TiN(200))が0.2〜3.0となるガス圧は0.2Pa以上で、ガス流量比Ar:N2 は1:2〜1:3である。
尚、前記の説明は薄いシリコンウェハ1を用いて製作したIGBTについて説明したが、これに限らず、薄いシリコンウェハ1を用いて製作するダイオードやMOSFETなどの半導体装置の場合にもバイアメタル膜としてTiN膜を必要とするときには、本発明を適用することができる。
この発明の第1実施例の半導体装置の製造方法を示す図であり、(a)から(e)は工程順に示した要部工程断面図 図1(a)のA部拡大図 図1(b)のB部拡大図 図1(d)のC部拡大図 ガス流量比をパラメータとしたガス圧と反り量の関係を示す図 反った状態のシリコンウェハ TiN膜のX線回折スペクトルの図 従来の薄い半導体基板を用いたIGBTの要部断面図 TiN膜が被覆した厚いシリコンウェハの断面図 TiN膜が被覆した薄いシリコンウェハが反った状態の断面図
符号の説明
1 薄いシリコンウェハ
1a 厚いシリコンウェハ
2 ウェル領域
3 エミッタ領域
4 ゲート絶縁膜
5 ゲート電極
6 層間絶縁膜
7 純チタン膜
8 TiN膜
9 エミッタ電極
10 コレクタ領域
11 コレクタ電極
12 スクライブライン

Claims (6)

  1. 厚さが100μm以下の半導体基板上にTiN膜を備えた半導体装置において、
    前記TiN膜は、該TiN膜に(111)を配向性を有する第1のTiN領域と(200)の配向性を有する第2のTiN領域とが混在し、第1のTiN領域/第2のTiN領域のX線回折スペクトルの強度比が0.2〜3の範囲であることを特徴とする半導体装置。
  2. 厚い半導体ウェハの表面側にTiNを形成する工程と、前記厚い半導体ウェハの裏面側を研削してその厚さを100μm以下とする工程を有する半導体装置の製造方法において、
    前記TiN膜を形成する工程と、該TiN膜に、(111)を配向性を有する第1のTiN領域と(200)の配向性を有する第2のTiN領域とを混在させ、第1のTiN領域/第2のTiN領域のX線回折スペクトルの強度比が0.2〜3の範囲とするものであることを特徴とする半導体装置の製造方法。
  3. 前記TiN膜をスパッタ成膜法を用いて形成し、該スパッタ条件において、純アルゴンガスと純窒素ガスのガス流量比(Ar:N)が1:2〜1:3であり、チャンバーのガス圧力が0.2Pa以上であることを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 前記ガス流量比が1:2〜1:3の範囲にあり、前記ガス圧力が、0.3Pa〜0.8Paの範囲であることを特徴とする請求項2または3に記載の半導体装置の製造方法。
  5. 半導体ウェハとTiN膜の間に純チタン膜を形成することを特徴とする請求項2に記載の半導体装置の製造方法。
  6. TiN膜上にAl−Si膜の電極を形成することを特徴とする請求項2に記載の半導体装置の製造方法。
JP2005181592A 2005-06-22 2005-06-22 半導体装置およびその製造方法 Expired - Fee Related JP4765001B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005181592A JP4765001B2 (ja) 2005-06-22 2005-06-22 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005181592A JP4765001B2 (ja) 2005-06-22 2005-06-22 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007005423A true JP2007005423A (ja) 2007-01-11
JP4765001B2 JP4765001B2 (ja) 2011-09-07

Family

ID=37690768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005181592A Expired - Fee Related JP4765001B2 (ja) 2005-06-22 2005-06-22 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4765001B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117116786A (zh) * 2023-10-20 2023-11-24 粤芯半导体技术股份有限公司 一种igbt薄片晶圆的背面金属化的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5913608A (ja) * 1982-07-12 1984-01-24 Nippon Telegr & Teleph Corp <Ntt> 金属窒化物薄膜の製造方法
JPH08162531A (ja) * 1994-12-05 1996-06-21 Sony Corp 配線形成方法
JPH08162530A (ja) * 1994-12-01 1996-06-21 Fujitsu Ltd 半導体装置の製造方法
JPH08250452A (ja) * 1995-03-09 1996-09-27 Fujitsu Ltd 半導体装置及びその製造方法
JP2004103919A (ja) * 2002-09-11 2004-04-02 Renesas Technology Corp 半導体ウェーハ及びその製造方法並びに半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5913608A (ja) * 1982-07-12 1984-01-24 Nippon Telegr & Teleph Corp <Ntt> 金属窒化物薄膜の製造方法
JPH08162530A (ja) * 1994-12-01 1996-06-21 Fujitsu Ltd 半導体装置の製造方法
JPH08162531A (ja) * 1994-12-05 1996-06-21 Sony Corp 配線形成方法
JPH08250452A (ja) * 1995-03-09 1996-09-27 Fujitsu Ltd 半導体装置及びその製造方法
JP2004103919A (ja) * 2002-09-11 2004-04-02 Renesas Technology Corp 半導体ウェーハ及びその製造方法並びに半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117116786A (zh) * 2023-10-20 2023-11-24 粤芯半导体技术股份有限公司 一种igbt薄片晶圆的背面金属化的制备方法
CN117116786B (zh) * 2023-10-20 2024-03-01 粤芯半导体技术股份有限公司 一种igbt薄片晶圆的背面金属化的制备方法

Also Published As

Publication number Publication date
JP4765001B2 (ja) 2011-09-07

Similar Documents

Publication Publication Date Title
US8722487B2 (en) Semiconductor device with an electrode including an aluminum-silicon film
US9853000B2 (en) Warpage reduction in structures with electrical circuitry
US8748225B2 (en) Semiconductor device manufacturing method
JP5560595B2 (ja) 半導体装置の製造方法
JPH07161813A (ja) 半導体装置の製造方法
JP2009111187A (ja) 半導体装置
Rupp et al. Laser backside contact annealing of SiC power devices: A prerequisite for SiC thin wafer technology
JP6575398B2 (ja) 半導体装置
US6165886A (en) Advanced IC bonding pad design for preventing stress induced passivation cracking and pad delimitation through stress bumper pattern and dielectric pin-on effect
JP4765001B2 (ja) 半導体装置およびその製造方法
US9721915B2 (en) Semiconductor device
JP2006059929A (ja) 半導体装置の製造方法
KR100883864B1 (ko) 반도체 소자의 제조 방법
KR100265837B1 (ko) 반도체장치의장벽금속막형성방법
WO2015033623A1 (ja) 半導体装置およびその製造方法
KR950005265B1 (ko) 금속배선층 형성방법
JP2000228403A (ja) アルミ配線の形成方法
WO2020144790A1 (ja) 電力用半導体装置
JP2021013039A (ja) 半導体装置及びその製造方法
JP2011054624A (ja) 半導体装置及びその製造方法
JPH0513368A (ja) 半導体装置の製造方法
JP2022125387A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2006114822A (ja) 半導体装置の製造方法
JPS5984468A (ja) 半導体装置
JP2009105147A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080515

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110425

R150 Certificate of patent or registration of utility model

Ref document number: 4765001

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees