JP2006352298A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2006352298A JP2006352298A JP2005173292A JP2005173292A JP2006352298A JP 2006352298 A JP2006352298 A JP 2006352298A JP 2005173292 A JP2005173292 A JP 2005173292A JP 2005173292 A JP2005173292 A JP 2005173292A JP 2006352298 A JP2006352298 A JP 2006352298A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- input
- circuit
- supply potential
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 この半導体集積回路は、第1の電源電位が供給されて動作する内部回路30と、第1の電源電位が供給されたときに、内部回路から供給される制御信号を反転して反転制御信号を出力するインバータ40と、第2の電源電位が供給されたときに、制御信号のレベルをシフトさせたレベルシフト信号を出力するレベルシフト回路50と、第2の電源電位が供給され、入力信号とレベルシフト信号とに基づいて論理演算を行うことにより、制御信号が活性化されたときに入力信号を出力すると共に、制御信号が非活性化されたときに出力レベルを固定する第1の入力回路10と、内部回路に入力信号を供給する第2の入力回路20とを具備する。
【選択図】 図1
Description
図1は、本発明の第1の実施形態に係る半導体集積回路の構成を示す図である。この半導体集積回路は、第1の電源電位LVDD(例えば、1.8V)と、第1の電源電位よりも高い第2の電源電位HVDD(例えば、3.3V)と、基準電位VSS(例えば、接地電位0V)とが供給されて動作する。
図1に示す第1の実施形態に係る半導体集積回路において、電源電位LVDDが供給されないときでも、入力パッドに接続されている外部回路が動作している等の理由により、電源電位HVDDが供給される場合がある。そのような場合には、内部回路30及びインバータ40の出力がハイインピーダンス状態(電位不定)となるので、ノードA及びノードBの電位によっては、トランジスタQP3、QP1及びQN1を介して貫通電流が流れてしまうおそれがある。また、ノードA及びノードBの電位によっては、トランジスタQP4、QP2及びQN2を介して貫通電流が流れてしまうおそれがある。
図4は、本発明の第3の実施形態に係る半導体集積回路の構成を示す図である。この半導体集積回路は、図1に示す第1の実施形態に係る半導体集積回路の構成において、NAND回路10をNOR回路70に変更したものであり、レベルシフト回路50の第2の出力端子(ノードD)から出力されるレベルシフト信号(以下においては、「第2のレベルシフト信号」と呼ぶ)が、NOR回路70の一方の入力端子に供給される。NOR回路70は、電源電位HVDDが供給されたときに、入力パッドを介して入力される入力信号とレベルシフト回路50から出力される第2のレベルシフト信号との倫理和を求め、その結果を反転した信号を出力する。
図4に示す第3の実施形態に係る半導体集積回路において、電源電位LVDDが供給されないときでも、入力パッドに接続されている外部回路が動作している等の理由により、電源電位HVDDが供給される場合がある。そのような場合には、内部回路30及びインバータ40の出力がハイインピーダンス状態(電位不定)となるので、ノードA及びノードBの電位によっては、トランジスタQP3、QP1及びQN1を介して貫通電流が流れてしまうおそれがある。また、ノードA及びノードBの電位によっては、トランジスタQP4、QP2及びQN2を介して貫通電流が流れてしまうおそれがある。
図6は、本発明の第5の実施形態に係る半導体集積回路の構成を示す図である。この半導体集積回路は、電源電位LVDDが供給されて動作する内部回路30と、電源電位HVDDが供給されたときに、入力パッドを介して入力される入力信号に基づいて動作する第1の入力回路(本実施形態においては、インバータ80)と、電源電位LVDDが供給されたときに、第1の入力回路から出力される信号と電源電位HVDDのレベルとに基づいて論理演算を行うことにより、電源電位HVDDが供給されたときに第1の入力回路から出力される信号に対応する信号を内部回路30に出力すると共に、電源電位HVDDが供給されていないときに出力レベルを固定する第2の入力回路(本実施形態においては、NAND回路90)とを有している。
図7は、本発明の第6の実施形態に係る半導体集積回路の構成を示す図である。第6の実施形態は、図6に示す第5の実施形態におけるNAND回路90の替わりに、第2の入力回路100として、電源電位LVDDが供給されたときに、電源電位HVDDのレベルを反転するインバータ101と、電源電位LVDDが供給されたときに、第1の入力回路(本実施形態においては、インバータ80)から出力される信号と反転された電源電位HVDDのレベルとの倫理和を求めるNOR回路102とを含んでいる。
Claims (10)
- 第1の電源電位と、該第1の電源電位よりも高い第2の電源電位とを含む複数の電源電位が供給されて動作する半導体集積回路であって、
第1の電源電位が供給されて動作する内部回路と、
第1の電源電位が供給されたときに、前記内部回路から供給される制御信号を反転して反転制御信号を出力するインバータと、
制御信号を第1の入力端子に入力すると共に反転制御信号を第2の入力端子に入力し、第2の電源電位が供給されたときに、前記第1又は第2の入力端子に入力された信号のレベルをシフトさせたレベルシフト信号を出力端子から出力するレベルシフト回路と、
第2の電源電位が供給されたときに、入力パッドを介して入力される入力信号と前記レベルシフト回路から出力されるレベルシフト信号とに基づいて論理演算を行うことにより、制御信号が活性化されたときに入力信号に対応する信号を出力すると共に、制御信号が非活性化されたときに出力レベルを固定する第1の入力回路と、
第1の電源電位が供給されたときに、前記第1の入力回路から出力される信号に基づいて動作することにより、前記内部回路に信号を供給する第2の入力回路と、
を具備する半導体集積回路。 - 第2の電源電位が供給され第1の電源電位が供給されていないときに、前記レベルシフト回路の前記第1及び第2の入力端子の内の一方と前記出力端子の電位を固定する電位固定回路をさらに具備する、請求項1記載の半導体集積回路。
- 前記第1の入力回路が、第2の電源電位が供給されたときに、前記入力パッドを介して入力される入力信号と前記レベルシフト回路から出力されるレベルシフト信号との倫理積を求める、請求項2記載の半導体集積回路。
- 前記第1の入力回路が、第2の電源電位が供給されたときに、前記入力パッドを介して入力される入力信号と前記レベルシフト回路から出力されるレベルシフト信号との倫理和を求める、請求項2記載の半導体集積回路。
- 前記レベルシフト回路が、前記第1の入力端子に接続されたゲートを有する直列接続された第1のPチャネルMOSトランジスタ及び第1のNチャネルMOSトランジスタと、前記第2の入力端子に接続されたゲートと前記出力端子に接続されたドレインとを有する第2のPチャネルMOSトランジスタ及び第2のNチャネルMOSトランジスタと、前記第1のPチャネルMOSトランジスタ及び前記第1のNチャネルMOSトランジスタに電流を供給する第3のPチャネルMOSトランジスタと、前記第2のPチャネルMOSトランジスタ及び前記第2のNチャネルMOSトランジスタに電流を供給する第4のPチャネルMOSトランジスタとを含み、
前記電位固定回路が、第2の電源電位が供給され第1の電源電位が供給されていないときに、前記レベルシフト回路の前記第1の入力端子及び前記出力端子の電位をローレベルに固定する、請求項3記載の半導体集積回路。 - 前記レベルシフト回路が、前記第1の入力端子に接続されたゲートと前記出力端子に接続されたドレインとを有する直列接続された第1のPチャネルMOSトランジスタ及び第1のNチャネルMOSトランジスタと、前記第2の入力端子に接続されたゲートを有する第2のPチャネルMOSトランジスタ及び第2のNチャネルMOSトランジスタと、前記第1のPチャネルMOSトランジスタ及び前記第1のNチャネルMOSトランジスタに電流を供給する第3のPチャネルMOSトランジスタと、前記第2のPチャネルMOSトランジスタ及び前記第2のNチャネルMOSトランジスタに電流を供給する第4のPチャネルMOSトランジスタとを含み、
前記電位固定回路が、第2の電源電位が供給され第1の電源電位が供給されていないときに、前記レベルシフト回路の前記第1の入力端子の電位をローレベルに固定すると共に前記出力端子の電位をハイレベルに固定する、請求項4記載の半導体集積回路。 - 前記第2の入力回路が、第1の電源電位が供給されたときに、前記第1の入力回路から出力される信号と第2の電源電位のレベルとに基づいて論理演算を行うことにより、第2の電源電位が供給されたときに前記第1の入力回路から出力される信号に対応する信号を内部回路に出力すると共に、第2の電源電位が供給されていないときに出力レベルを固定する、請求項1〜6のいずれか1項記載の半導体集積回路。
- 第1の電源電位と、該第1の電源電位よりも高い第2の電源電位とを含む複数の電源電位が供給されて動作する半導体集積回路であって、
第1の電源電位が供給されて動作する内部回路と、
第2の電源電位が供給されたときに、入力パッドを介して入力される入力信号に基づいて動作する第1の入力回路と、
第1の電源電位が供給されたときに、前記第1の入力回路から出力される信号と第2の電源電位のレベルとに基づいて論理演算を行うことにより、第2の電源電位が供給されたときに前記第1の入力回路から出力される信号に対応する信号を前記内部回路に出力すると共に、第2の電源電位が供給されていないときに出力レベルを固定する第2の入力回路と、
を具備する半導体集積回路。 - 前記第2の入力回路が、第1の電源電位が供給されたときに、前記第1の入力回路から出力される信号と第2の電源電位のレベルとの倫理積を求める、請求項8記載の半導体集積回路。
- 前記第2の入力回路が、第1の電源電位が供給されたときに、第2の電源電位のレベルを反転し、前記第1の入力回路から出力される信号と反転された第2の電源電位のレベルとの倫理和を求める、請求項8記載の半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005173292A JP4158787B2 (ja) | 2005-06-14 | 2005-06-14 | 半導体集積回路 |
US11/423,800 US7567111B2 (en) | 2005-06-14 | 2006-06-13 | Potential fixing circuit for integrated circuit having multiple supply potentials |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005173292A JP4158787B2 (ja) | 2005-06-14 | 2005-06-14 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006352298A true JP2006352298A (ja) | 2006-12-28 |
JP4158787B2 JP4158787B2 (ja) | 2008-10-01 |
Family
ID=37523590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005173292A Expired - Fee Related JP4158787B2 (ja) | 2005-06-14 | 2005-06-14 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7567111B2 (ja) |
JP (1) | JP4158787B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009125595A1 (ja) * | 2008-04-10 | 2009-10-15 | パナソニック株式会社 | 半導体集積回路装置 |
JP2010166405A (ja) * | 2009-01-16 | 2010-07-29 | Oki Semiconductor Co Ltd | 半導体集積回路 |
CN105207663A (zh) * | 2015-09-25 | 2015-12-30 | 厦门优迅高速芯片有限公司 | 一种兼容pecl/ttl/cmos电平的输出电路 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006017546A1 (de) * | 2006-04-13 | 2007-10-18 | Infineon Technologies Ag | Verfahren und System zum Testen einer Speichervorrichtung |
JP4089704B2 (ja) * | 2005-06-13 | 2008-05-28 | セイコーエプソン株式会社 | 半導体集積回路 |
JP4978094B2 (ja) * | 2006-07-31 | 2012-07-18 | 富士通セミコンダクター株式会社 | 出力バッファ回路 |
US8525572B2 (en) * | 2011-02-15 | 2013-09-03 | Cavium, Inc. | Level-up shifter circuit |
US8896360B2 (en) | 2011-02-15 | 2014-11-25 | Cavium, Inc. | Level-up shifter circuit for high speed and low power applications |
US10050624B2 (en) | 2016-05-18 | 2018-08-14 | Cavium, Inc. | Process-compensated level-up shifter circuit |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2694448B1 (fr) | 1992-07-31 | 1994-10-07 | Sgs Thomson Microelectronics | Dispositif de protection d'un circuit intégré contre les coupures d'alimentation. |
JP3731322B2 (ja) * | 1997-11-04 | 2006-01-05 | ソニー株式会社 | レベルシフト回路 |
JP2002176349A (ja) | 2000-12-06 | 2002-06-21 | Seiko Epson Corp | 半導体装置 |
KR100408412B1 (ko) * | 2001-06-02 | 2003-12-06 | 삼성전자주식회사 | 전원전압의 변동을 감지하는 데이터 출력 버퍼 |
US6545521B2 (en) * | 2001-06-29 | 2003-04-08 | International Business Machines Corporation | Low skew, power sequence independent CMOS receiver device |
JP4145565B2 (ja) * | 2002-05-17 | 2008-09-03 | 株式会社ルネサステクノロジ | 半導体装置 |
JP3538421B1 (ja) | 2002-12-26 | 2004-06-14 | 沖電気工業株式会社 | 集積回路 |
JP2004363640A (ja) | 2003-05-30 | 2004-12-24 | Seiko Epson Corp | 半導体集積回路 |
JP2005102086A (ja) * | 2003-09-26 | 2005-04-14 | Renesas Technology Corp | 半導体装置およびレベル変換回路 |
US7282961B1 (en) * | 2006-04-13 | 2007-10-16 | International Business Machines Corporation | Apparatus for hysteresis based process compensation for CMOS receiver circuits |
-
2005
- 2005-06-14 JP JP2005173292A patent/JP4158787B2/ja not_active Expired - Fee Related
-
2006
- 2006-06-13 US US11/423,800 patent/US7567111B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009125595A1 (ja) * | 2008-04-10 | 2009-10-15 | パナソニック株式会社 | 半導体集積回路装置 |
JP2010166405A (ja) * | 2009-01-16 | 2010-07-29 | Oki Semiconductor Co Ltd | 半導体集積回路 |
CN105207663A (zh) * | 2015-09-25 | 2015-12-30 | 厦门优迅高速芯片有限公司 | 一种兼容pecl/ttl/cmos电平的输出电路 |
Also Published As
Publication number | Publication date |
---|---|
US20060279347A1 (en) | 2006-12-14 |
JP4158787B2 (ja) | 2008-10-01 |
US7567111B2 (en) | 2009-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4089704B2 (ja) | 半導体集積回路 | |
JP4158787B2 (ja) | 半導体集積回路 | |
JP2004222272A (ja) | パワー検出部を具備して漏洩電流経路を遮断するレベルシフト | |
JP6643157B2 (ja) | 半導体装置 | |
JP4241657B2 (ja) | 半導体集積回路 | |
JP2006270132A (ja) | 半導体集積回路装置 | |
JP4137118B2 (ja) | 半導体装置 | |
US10958267B2 (en) | Power-on clear circuit and semiconductor device | |
US20060044024A1 (en) | Output circuit | |
JP2004356779A (ja) | 半導体集積回路 | |
JP2006295252A (ja) | レベルシフト回路及びレベルシフト装置 | |
JP2007096452A (ja) | レベルシフト回路 | |
JP2006352204A (ja) | 電位検出回路及びそれを備える半導体集積回路 | |
US20200274531A1 (en) | Power-on clear circuit and semiconductor device | |
JP2007228330A (ja) | レベルシフタ回路及びそれを具備する半導体集積回路 | |
JP4192793B2 (ja) | 半導体集積回路及びパワーオンリセット回路 | |
JP2009232169A (ja) | 半導体集積回路 | |
JP2010093435A (ja) | 半導体集積回路 | |
JP2007060201A (ja) | 出力回路 | |
JP2001022483A (ja) | ホットプラグ対応i/o回路 | |
JP4104634B2 (ja) | 半導体装置 | |
JP5501196B2 (ja) | 出力回路 | |
JP2005086546A (ja) | レベルシフタ回路 | |
JP2011155607A (ja) | 出力回路、入力回路及び入出力回路 | |
JP2009231891A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080707 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4158787 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |