JP2006343515A - 液晶表示装置の製造方法 - Google Patents

液晶表示装置の製造方法 Download PDF

Info

Publication number
JP2006343515A
JP2006343515A JP2005168662A JP2005168662A JP2006343515A JP 2006343515 A JP2006343515 A JP 2006343515A JP 2005168662 A JP2005168662 A JP 2005168662A JP 2005168662 A JP2005168662 A JP 2005168662A JP 2006343515 A JP2006343515 A JP 2006343515A
Authority
JP
Japan
Prior art keywords
electrode substrate
transparent electrode
base material
liquid crystal
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005168662A
Other languages
English (en)
Inventor
Nozomi Okochi
望 大河内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2005168662A priority Critical patent/JP2006343515A/ja
Publication of JP2006343515A publication Critical patent/JP2006343515A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】 光耐久性を高く維持しつつ歩留まりの向上及び製造コストの低減を図ることが可能な液晶表示装置の製造方法を提供する。
【解決手段】 画素電極10を配列した表示エリア12及び接続部を有する画素電極基板4と、透明電極18及び接続部を有する透明電極基板6との間に液晶LCを封入してなる液晶表示装置の製造方法において、複数の表示エリアが配列された画素電極基板母材の表面に、無機物よりなる配向膜16を形成する工程と、透明電極が形成された透明電極基板母材の表面に配向膜20を形成する工程と、画素電極基板母材と透明電極基板母材とを、間に液晶を封入して接合して母材接合体30を形成する工程と、各接合部に対向する基板部分を取り除いた状態で母材接合体を各表示エリア毎に分断して複数の素子単体40を形成する工程と、素子単体の各接合部の表面に形成されている配向膜を除去する工程とを有する。
【選択図】 図2

Description

本発明は、反射型の画素電極を有する液晶表示装置の製造方法に関する。
近年、プロジェクタやプロジェクションTV(テレビジョン)等のプロジェクションディスプレイの映像表示部として、高解像度と高輝度化を実現し得ることから、ICシリコン基板とガラス基板を貼り合せ、その間に液晶を配したLCOS(Liquid Crystal On Silicon)と呼ばれる反射型の液晶表示装置が注目され、実際に実用化されている(特許文献1、2、3)。かかる反射型の液晶表示装置の構造と駆動原理について説明する。図11は一般的な反射型の液晶表示装置の一例を示す拡大断面図、図12は図11に示す液晶表示装置の分解斜視図、図13は液晶表示装置の製造方法の初期の段階を説明するための斜視図である。
図11に示すように、液晶表示装置2は、画素電極基板4と、透明電極基板6とを、その間に形成された隙間8に液晶LCを封止して形成されている。上記画素電極基板4は、例えばシリコン基板等の半導体基板を切り出したものであり、その表面には、例えばアルミニウム合金よりなる反射型の画素電極10が縦横にマトリクス状に多数配置されており、この画素電極10の下部には、この画素電極10を駆動するための例えばC−MOS型のスイッチング素子や保持容量等よりなる図示しない駆動回路が設けられている。上記画素電極10が配列されている領域が表示エリア12となっている。そして、この表示エリア12の側部には、外部より電源を含む電気信号を供給する配線を接続するための第1の接続部14が設けられており、この第1の接続部14は例えばボンディングパッド部により形成されている。
図12に示すように、この第1の接続部14は、上記画素電極基板4の一部に沿って複数個形成されている。そして、この第1の接続部14は、上記図示しない駆動回路に電気的に接続されている。また上記表示エリア12には、ここに設けた画素電極10の上面全体を覆うように、液晶LCを配向させるための例えばポリイミド膜や酸化シリコン膜よりなる第1の配向膜16が形成されている。この第1の配向膜16は絶縁膜なので、外部からの配線が接続される上記第1の接続部14には形成されていない。また上記透明電極基板6は、例えば透明なガラス基板よりなり、その対向面側には例えばITO(インジウムースズ酸化物)よりなる透明電極18が全面に共通に形成されている。そして、この透明電極18の表面には、液晶LCを配向させるための例えばポリイミド膜や酸化シリコン膜よりなる第2の配向膜20が形成されている。
また、この第2の配向膜20は、一端部において部分的に取り除かれて、この部分の透明電極18が露出状態になっており、ここに外部より電源を含む電気信号を供給する配線を接続するための第2の接続部21を形成している。従って、この第2の接続部21は、上記ボンディングパッド部とは異なって、透明電極18の延長部分となっている。
そして、上記画素電極基板4と透明電極基板6とは、上記画素電極10と透明電極18とを対向させ、表示エリア12の周囲に接着剤とスペーサとを含むシール接着剤22を介在させて固着されており、上記隙間8内に液晶LCを封入している。
ここで、上記シール接着剤14の塗布形状は、製造方法の相異に応じて、図12(A)に示すように個々の素子に分断した後に液晶を封入する注入口24が形成された構造と、図12(B)に示すように両基板の接合前に液晶を滴下することから注入口が不要になされた構造とが存在する。
このような液晶表示装置2では、透明電極基板6の透明電極18と各画素電極10との間に電圧が印加され、液晶LCが駆動される。ここに透明電極基板6側から読み出し光Lが入射して、液晶LCによって変調を受ける。この変調の度合いは各画素でコントロールされて、コントラストを有する画像となって反射型の画素電極10で反射され、再度、透明電極基板6側へ出射する。このようにして、出射された画像は、各種光学部品からなる光学エンジンによって、所望される特性を得て、フロントプロジェクターやリアプロジェクションTVの画像となる。
上記したような液晶表示装置2は、その生産性向上、歩留まり向上、製造コスト低減のために、個々に作るのではなく、図13に示すように、一度に多数の素子を一括して処理して製造することが行われている。すなわち、例えば円板状の大口径のシリコン基板よりなる画素電極基板母材26上に、前述したような表示エリア12(第1の接続部14も含む)を複数個所定の間隔ずつ隔てて形成し、これと対向する面側に円板状の大口径の例えばガラス基板よりなる透明電極基板母材28に接合して固着する。この場合、画素電極基板母材26側にはすでに第1の配向膜16が形成されており、また、透明電極基板母材28側には、透明電極18及び第2の配向膜20が形成されているのは勿論である。この場合、上記透明電極基板母材28としては、円板形状のものに限らず、四角形状のものも用いられる。そして、両基板母材26、28を接合及び固着して母材接合体30を形成し、この母材接合体30を個々の素子単体に分断して切り出すようになっている。
特開平05−80336号公報 特許第3077126号公報 特開2000−47211号公報
ところで、従来の製造方法においては、液晶LCの配向膜16、20としてポリイミド膜が用いられ、このポリイミド膜を塗布し、これをラビングする方法が取られていた。このポリイミド膜においては、半導体ウエハ基板やウエハ型ガラス基板の表示エリアに対応させて印刷塗布を行う方法、または塗布後の露光、現像等の手法が簡便に採用できる。しかしながら、近年、このポリイミド膜は、プロジェクションディスプレイに応用する場合、光耐久性に問題がある点が指摘されている。
そのため、有機膜であるポリイミド膜に代えて、無機膜である酸化シリコン膜を配向膜として適用しつつある。しかしながら、この酸化シリコン膜よりなる無機膜のコーティングは蒸着やスパッタ、CVDという方法を取る必要があり、所望とする領域にコーティングするには、マスクを施した状態でコーティングする必要になる。このことは、マスク近傍からの発塵を促し、製造における歩留りの低下が課題となっていた。すなわち、図14はマスクによる部分成膜の問題点を示す模式図であり、マスクにより部分成膜された無機配向膜は、その端部が密着不良となり、その密着不良部から発塵し易く、また剥離もし易くなる。また、この無機配向膜の端部は、表示エリアの近傍に位置するため、表示エリアに塵が付着して、表示不良を引き起こす場合がある。更にマスクによる部分成膜は、マスクの取り付けに時間がかかるため、作業効率が悪い。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、光耐久性を高く維持しつつ歩留まりの向上及び製造コストの低減を図ることが可能な液晶表示装置の製造方法を提供することにある。
請求項1に係る発明は、複数の反射型の画素電極がマトリクス状に配列されてなる表示エリアを有すると共に該表示エリアの側部に前記表示エリアに対して電気信号を供給する配線を接続するための第1の接続部を有する画素電極基板と、前記表示エリアに対向する透明電極を有すると共に該透明電極の側部に前記透明電極に対して電気信号を供給する配線を接続するための第2の接続部を有する透明電極基板との間に液晶を封入してなる液晶表示装置の製造方法において、前記表示エリアが複数個配列されてなり、前記画素電極基板を形成するための画素電極基板母材の表面に、前記表示エリアを含んで全面に無機物よりなる第1の配向膜を形成する工程と、前記透明電極が全面に形成されてなり、前記透明電極基板を形成するための透明電極基板母材の表面に無機物よりなる第2の配向膜を形成する工程と、前記画素電極基板母材と前記透明電極基板母材とを、間に液晶を封入する隙間を介して接合することにより母材接合体を形成する工程と、前記第1の接続部に対応する範囲の前記透明電極基板部分と、前記第2の接続部に対応する範囲の前記画素電極基板部分とを取り除いた状態で前記母材接合体を各表示エリア毎に分断して複数の素子単体を形成する工程と、前記素子単体の少なくとも、前記第1の接続部及び前記第2の接続部の表面に形成されている前記第1の配向膜及び前記第2の配向膜を除去する工程と、を有することを特徴とする液晶表示装置の製造方法である。
請求項2に係る発明は、複数の反射型の画素電極がマトリクス状に配列されてなる表示エリアを有すると共に該表示エリアの側部に前記表示エリアに対して電気信号を供給する配線を接続するための第1の接続部を有する画素電極基板と、前記表示エリアに対向する透明電極を有すると共に該透明電極の側部に前記透明電極に対して電気信号を供給する配線を接続するための第2の接続部を有する透明電極基板との間に液晶を封入してなる液晶表示装置の製造方法において、前記表示エリアが複数個配列されてなり、前記画素電極基板を形成するための画素電極基板母材の表面に、前記表示エリアを含んで全面に無機物よりなる第1の配向膜を形成する工程と、前記透明電極が全面に形成されてなり、前記透明電極基板を形成するための透明電極基板母材の表面に無機物よりなる第2の配向膜を形成する工程と、前記画素電極基板母材の少なくとも前記第1の接続部に対応する範囲の第1の配向膜をエッチングにより除去する工程と、前記透明電極基板母材の少なくとも前記第2の接続部に対応する範囲の第2の配向膜をエッチングにより除去する工程と、前記エッチングが施された前記画素電極基板母材と前記透明電極基板母材とを、間に液晶を封入する隙間を介して接合することにより母材接合体を形成する工程と、前記第1の接続部に対応する範囲の前記透明電極基板部分と、前記第2の接続部に対応する範囲の前記画素電極基板部分とを取り除いた状態で前記母材接合体を各表示エリア毎に分断して複数の素子単体を形成する工程と、を有することを特徴とする液晶表示装置の製造方法である。
この場合、例えば請求項3に規定するように、前記液晶は、前記各母材の接合前に前記表示エリアに対応させて滴下されるか、或いは前記各母材の分断後に前記素子単体の間隙に封入される。
本発明に係る液晶表示装置の製造方法によれば、無機膜である例えば酸化シリコン膜を液晶の配向膜として形成でき、かつ製造時の画素電極と透明電極間の電気的導通を良好に保つことができるので、光耐久性を良好にできると共に、製造工数の低減、歩留りの向上、製造コストの低減を図ることができる。
以下に、本発明に係る液晶表示装置の製造方法の実施の形態について説明する。
図1は本発明方法によって製造される一般的な反射型の液晶表示装置の一例を示す拡大断面図であり、図11に示す装置と同じ構造になっている。図2は本発明方法において母材を用いている段階の各工程を説明するための工程図、図3は母材を分断して素子単体を切り出した後の各工程を説明するための説明図である。尚、図11〜図13に示す構成と同一構成部分については同一符号を付して説明する。
まず、図1に基づいて、本発明方法によって製造される液晶表示装置2の構造について説明する。この構造は、上述したように図11において示した装置と同じ構造であり、すなわち、液晶表示装置2は、画素電極基板4と、透明電極基板6とを、その間に形成された隙間8に液晶LCを封止して形成されている。上記画素電極基板4は、例えばシリコン基板等の半導体基板を切り出したものであり、その表面には、例えばアルミニウム合金よりなる反射型の画素電極10が縦横にマトリクス状に多数配置されており、この画素電極10の下部には、この画素電極10を駆動するための例えばC−MOS型のスイッチング素子や保持容量等よりなる図示しない駆動回路が設けられている。上記画素電極10が配列されている領域が表示エリア12となっている。そして、この表示エリア12の側部には、外部より電源を含む電気信号を供給する配線を接続するための第1の接続部14が設けられており、この第1の接続部14は例えばボンディングパッド部により形成されている。
図12に示すように、この第1の接続部14は、上記画素電極基板4の一部に沿って複数個形成されている。そして、この第1の接続部14は、上記図示しない駆動回路に電気的に接続されている。また上記表示エリア12には、ここに設けた画素電極10の上面全体を覆うように、液晶LCを配向させるための例えば酸化シリコン膜等の無機物よりなる第1の配向膜16が形成されている。この第1の配向膜16は絶縁膜なので、外部からの配線が接続される上記第1の接続部14には形成されていない。また、上記透明電極基板6は、例えば透明なガラス基板よりなり、その対向面側には例えばITO(インジウムースズ酸化物)よりなる透明電極18が全面に共通に形成されている。
そして、この透明電極18の表面には、液晶LCを配向させるための例えば酸化シリコン膜等の無機物よりなる第2の配向膜20が形成されている。そして、この第2の配向膜20は、一端部において部分的に取り除かれて、この部分の透明電極18が露出状態になっており、ここに外部より電源を含む電気信号を供給する配線を接続するための第2の接続部21を形成している。従って、この第2の接続部21は、上記ボンディングパッド部とは異なって、透明電極18の延長部分となっている。
そして、上記画素電極10と透明電極18とを対向させ、表示エリア12の周囲に接着剤とスペーサとを含むシール接着剤22を介在させて上記画素電極基板4と透明電極基板6とを固着しており、上記隙間8内に液晶LCを封入している。
<第1実施の形態>
次に、本発明方法の第1実施の形態について説明する。
さて、上記したような液晶表示装置2は、その生産性向上、歩留まり向上、製造コスト低減のために、個々に作るのではなく、図13に示すように、一度に多数の素子を一括して処理して製造することが行われている。以下、図2も参照してこの製造方法について説明する。
すなわち、図2(A)に示すように、例えば円板状の大口径のシリコン基板よりなる画素電極基板母材26上に、前述したような表示エリア12(第1の接続部14も含む)を複数個所定の間隔ずつ隔てて形成し、これと対向する面側に例えば円板状の大口径の例えばガラス基板よりなる透明電極基板母材28を配置する。この場合、画素電極基板母材26側には例えば酸化シリコン膜等の無機物よりなる第1の配向膜16がコーティングによりすでに形成されており、また、透明電極基板母材28側には、透明電極18及び例えば酸化シリコン膜等の無機物よりなる第2の配向膜20がすでに形成されているのは勿論である。この第2の配向膜20もコーティングにより形成される。この場合、上記透明電極基板母材28としては、円板形状のものに限らず、四角形状のものも用いられる。
従って、この画素電極基板母材26の上面側には、後に分断により個別の素子単体となる表示エリア12が複数個配列されていることになる(図13参照)。また各表示エリア12の側部には、ボンディングパッド部のような第1の接続部14が設けられている。更に、各表示エリア12内には多数の画素電極10がマトリクス状に配列されている。
上記配向膜16、20のコーティングの方法は、電子ビーム蒸着、RFスパッタ、プラズマCVD等の方法を用いることができる。このときのコーティングでは、各母材26、28の表面にはマスク等を設置する必要がないので、コーティング面では廃塵が生ずることなく、従って、後工程において不良品の発生を抑制でき、製品歩留まりを向上させることができる。
次に、図2(B)に示すように、上記画素電極基板母材26の表面の各表示エリア12の周囲を囲むようにスペーサ機能を併せ持つシール接着剤22を塗布して形成する(図12参照)。尚、この工程では、上記シール接着剤22は図12(A)に示すように、液晶の注入口24が設けられている。
次に、図2(C)に示すように、上記画素電極10と透明電極18とが対向するように両母材26、28を接合して固着させ、母材接合体30を形成する。この時、上記シール接着剤22のスペーサ機能により、両母材26、28の対向面間には、例えば3μm程度の僅かな幅の隙間8が形成されることになる。また、隙間8は1〜5μmの範囲であればよい。
次に、図2(C)に示すように、上記両母材26、28を接合することによって形成した母材接合体30を、両母材26、28側からそれぞれ矢印36、38に沿って上記母材接合体30に切り込みを入れることによって、各表示エリア12(第1の接続部14を含む)毎に分断して、図3に示すような素子単体40を形成する。図3(A)は素子単体40の斜視図を示し、図3(B)は素子単体40の拡大断面図を示している。
ここで、上記母材接合体30を分断する際は、上記画素電極基板母材26側を切断する際は、矢印38に沿ってダイシングで半分程切り込みを入れてから、この母材接合体30を裏返して切り込み部分に衝撃を与えて画素電極基板母材26を切断し、更に、透明電極基板母材26側を切断する際は、矢印36に沿ってガラス切り用のダイヤモンドホイールで切り込みを入れてから、この母材接合体30を裏返して切り込み部分に衝撃を与えて透明電極基板母材28側を切断する。これによって、図3に示すように、両母材26、28の端部が段部状になされた素子単体40が複数個形成されることになる。この場合、特に、画素電極基板母材26の第1の接続部14及び透明電極基板母材28の第2の接続部21(図1参照)が形成されることになる端部は、各配向膜16、20に覆われた状態で外側へ晒された状態となるように設定されている。
このように、母材接合体30を複数の素子単体40になるように分断することにより、画素電極基板母材26からは画素電極基板4が切り出され、透明電極基板母材28からは透明電極基板6が切り出されることになる。
次に、図4(A)に示すように、上記素子単体40の両基板4、6間の隙間8に、注入口24(図12(A)参照)より液晶LCを注入してこれを封止する。
次に、図4(B)に示すように、上記素子単体40に対してドライエッチングを施すことにより、画素電極基板4側の上記第1の接続部14上を覆って表面に形成されている第1の配向膜16を部分的に取り除いてボンディングパッド部よりなる第1の接続部14を露出させると共に、透明電極基板6側の端部の第2の配向膜20を部分的に取り除いて、ここに透明電極18の一部である第2の接続部21を露出させる。このエッチングでは、例えばRIE(リアクティブイオンエッチング)等のドライエッチングを用いて酸化シリコン膜よりなる配向膜を除去する。
例えば、RIEの場合は、真空チャンバ内において、エッチング部分以外をマスク等でカバーし、SF ガス又はCF ガス又はCHF ガスを1〜20Paの圧力下で10乃至50WのRF電力を投入し、前記ガスをプラズマ分解し、酸化シリコン膜(配向膜)と反応させて除去する。
このことにより、画素電極基板4上のボンディングパッド部よりなる第1の接続部14及び透明電極基板6の透明電極18(ITO膜)の端部が露出して第2の接続部21となり、これらの第1の接続部14、21に、後工程でFPC(フレキシブルプリント基板)等の配線接続が可能となる。このようにして、液晶表示装置2が形成されることになる。
このように、上記第1実施の形態によれば、歩留り向上に関しては、液晶LCを注入・封止後に、ドライエッチングを行なうため、表示エリア12は、ドライエッチング時の発塵の影響を受けることがない。生産性の向上に関しては、一般的に、ドライエッチングによるパターニングは、マスクによる部分成膜よりも生産性を向上できる。また、このドライエッチングによるパターニングは、図5に記すように配向膜16、20が基板(母材)26、28に均一に密着しているので、これが剥離することを防止できる(図14参照)。
また品質に関しては、画素電極基板4と透明電極基板6とを、シール接着剤22で完全に硬化接着させた後に、液晶LCを注入するため、基板同士の接着強度を良好にすることができる。
尚、上記実施例では、各第1の接続部14、21を覆う酸化シリコン膜よりなる配向膜16、20を除去したが、これに限定されず、例えば酸化シリコン膜よりなる配向膜16、20が付着したまま各第1の接続部14、21に対して熱圧着型の導電材料を用いてFPC等の配線部材との間で配線を行うことも可能である。
<第2実施の形態>
次に本発明方法の第2実施の形態について説明する。
図6は本発明方法の第2実施の形態の主要部の工程を示す工程図である。
先の第1実施の形態では、母材接合体30を素子単体40に個々に分断した後に、内部に液晶を注入したが(図4(A)参照)、この第2実施の形態では、両母材26、28を接合する前に、液晶を必要な箇所に滴下して注入するようになっている。すなわち、図2(B)に示すように、画素電極基板母材26の表面に、シール接着剤22を塗布して形成したならば、図6(A)に示すようにこの画素電極基板母材26の表面に液晶LCを滴下させる。この場合、画素電極基板母材26の表面全体に液晶LCを滴下するようにしてもよいし、必要な箇所、すなわち図6(A)に示すように各シール接着剤22で囲まれた内側の表示エリア12の領域だけに滴下するようにしてもよい。この第2実施の形態を行う場合には、図12(B)に示すようにシール接着剤22は注入口24(図12(A)参照)を設けないように設定して液晶LCの洩れを防止する。
そして、次に、上記両母材26、28を接合して上記液晶LCを隙間に封入することによって母材接合体を形成し、これを図2(C)に示すような矢印36、38に沿って切断することにより、図6(B)に示すような素子単体40を形成する。この図6(B)に示す状態は、図4(A)において液晶が隙間8に注入された時と同じ状態となっている。これ以降は、図4(B)を参照して説明した場合と同様な工程が行われる。
この第2実施の形態の場合には、歩留りの向上、生産性の向上に関しては、前記第1実施の形態と同様な効果を発揮することができ、更に生産性向上に関しては、ウエハ状態で液晶LCを滴下することができるので、生産性を一層向上させることができる。
<第3実施の形態>
次に本発明方法の第3実施の形態について説明する。
図7は本発明方法の第3実施の形態の主要部の工程を示す工程図である。
先の第1及び第2実施の形態では、各配向膜16、20の不要部分は、母材接合体30を素子単体40に個々に分断した後に、ドライエッチングにより除去するようにしたが(図4(B)参照)、この第3実施の形態では、両母材26、28を接合する前に、不要部分の配向膜16、20を除去するようにしている。
すなわち、図2(A)に示すように両母材26、28の表面全体に、無機物(例えば酸化シリコン膜)よりなる配向膜16、20をそれぞれ形成したならば、上記各配向膜16、20の表面に所定のパターン形状のマスクをそれぞれ設け、図7(A)に示すように、RIE等のドライエッチングにより不要な箇所の配向膜16、20を取り除く。これにより、少なくとも両配向膜16、20は、表示エリア12に対応する部分が残されて、両第1の接続部14、21に対応する部分の配向膜16、20が除去されて露出状態となる。この場合、マスクとしては、金属マスクやフォトレジスト膜を塗布して露光及び現像といった工程を経ることによって作成したレジストマスクを用いることができる。
次に、図7(B)に示すように、画素電極基板母材26の上記残留した第1の配向膜16上にシール接着剤22を塗布して設け(図2(B)参照)、両母材26、28を接合して、図7(C)に示すような母材接合体30を形成する。
そして、この母材接合体30を各矢印36、38に沿って分断することによって(図2(C)参照)、複数の素子単体40を形成する。以後の工程は、各素子単体40に図4(A)に示すような液晶の注入は行うが、エッチング処理は先に行っているので、図4(B)に示すようなエッチング処理は不要となる。
尚、この場合に、図6(A)にて説明したと同様に、図8に示すように両母材26、28を接合する前に必要な箇所に液晶LCを滴下するようにしてもよい。
この第3実施の形態の場合には、生産性の向上に関しては、第2実施の形態の場合と同じであり、品質に関しては第1実施の形態の場合と同じである。更に歩留りの向上に関しては、ドライエッチングは、マスクによる部分成膜よりも発塵が少ない。また、ドライエッチング後に洗浄することでドライエッチングによる塵を除去できる。この結果、歩留りを大幅に向上できる。
<第4実施の形態>
次に、本発明方法の第4実施の形態について説明する。
図9は本発明方法の第4実施の形態を行う時の液晶表示装置を示す拡大断面図、図10は本発明方法の第4実施の形態を行う時の主要な工程を説明する工程図である。
上記第1〜第3実施の形態で用いた液晶表示装置においては、透明電極基板6の透明電極18に対しては、外部より個別に例えばFPC等の配線を接続するために透明電極18の端部を露出させることによって第2の接続部21(図1及び図11参照)を形成したが、これに限定されず、第2の接続部21の部分を露出させないで、しかも、画素電極基板4側を介して信号を供給するようにしてもよい。
すなわち、図9に示すように、上記画素電極基板4の他側には、ボンディングパッド部よりなる別の接続部50が設けられており、この接続部50には、両配向膜16、20を突き破るようにして形成された導電材52を介して透明電極基板6側の透明電極18に接続されている。従って、この透明電極18には、画素電極基板4側から接続部50及び導電材52を介して電気信号が伝えられることになる。この場合、上記導電材52が透明電極18に接続される部分が第2の接続部21となる。従って、図1において透明電極18の端部において第2の接続部21となっていた部分が第2の配向膜20により覆われていても特に問題はない。
ここで図9中では、本発明の理解を容易にするために上記導電材52は非常に厚く記載しているが、実際には、液晶LCを封入する隙間8や配向膜16、20は非常に薄く、図10(A)に示すように強力なレーザ光LAでこの部分を照射することにより、無機物よりなる両配向膜16、20は破壊されると共に、この部分のITO透明電極18やアルミニウム合金よりなる接続部50が溶け合って両者が接合し、これによって上記導電材52が形成されて導通を図ることができる。この場合、レーザ光LAの発生機として例えばYAGレーザ装置を用いることができるが、このレーザ装置に限定されないのは勿論である。
またこの場合、図10(B)に示すように、上記接続部50上であるレーザ光LAを照射する部分に、導電材料の混入した導電性接着剤54を予め介在させるようにしてもよい。この導電性接着剤54は、シール接着剤22を塗布する時に同時に塗布して形成することができる。このように、導電性接着剤54を介在させた状態でレーザ光LAを照射することにより、この接続部50と透明電極18との間の導通を確実にし、且つ信頼性を向上させることができる。
またこの実施の形態においても、レーザ光LAの照射は、母材接合体の状態で一括して行ってもよいし、或いは素子単体に分断した後に素子単体毎に行ってもよい。
更に、液晶LCを隙間8内に充填する時期としては、上述と同様に、両母材26、28を接合する前に必要箇所に液晶を滴下するようにしてもよいし、或いは素子単体に分断した後に素子単体毎に液晶注入を行うようにしてもよい。
また無機物よりなる配向膜としては、酸化シリコン膜の他にDLC(ダイヤモンドライクカーボン)等を用いることができる。
この第4実施の形態によれば、生産性の向上及び品質の向上に関しては、第1実施の形態と同様な作用効果を発揮することができる。また歩留り向上に関しては、液晶LCを注入・封止後に、レーザ加工を行なうため、表示エリアは、レーザ加工時の発塵の影響を受けないので、歩留りを向上させることができる。更に、ここでは図10(B)において透明電極基板6に関して導電性接着剤54よりも右側の部分を削除することができるので、その分、素子自体を小型化することができる。
以上のように本発明方法によれば、反射型の液晶表示装置の製造方法として、基板母材一括貼り合わせ型の製造方法において、例えば酸化シリコン膜よりなる無機膜を配向膜として形成し、かつ製造時の画素電極基板、透明電極基板の配線用の接続部を覆う配向膜をドライエッチングにより除去して良好な導通を確保するようにしたので、良好な画像品質を確保し、高い生産性、高歩留り、低コスト化を実現することができる。
本発明方法によって製造される一般的な反射型の液晶表示装置の一例を示す拡大断面図である。 本発明方法において母材を用いている段階の各工程を説明するための工程図である。 母材を分断して素子単体を切り出した後の各工程を説明するための説明図である。 母材を分断して素子単体を切り出した後の各工程を説明するための説明図である。 配向膜と基板(母材)とが均一に密着している状態を示す図である。 本発明方法の第2実施の形態の主要部の工程を示す工程図である。 本発明方法の第3実施の形態の主要部の工程を示す工程図である。 本発明方法の第3実施の形態の変形例の工程を示す工程図である。 本発明方法の第4実施の形態を行う時の液晶表示装置を示す拡大断面図である。 本発明方法の第4実施の形態を行う時の主要な工程を説明する工程図である。 一般的な反射型の液晶表示装置の一例を示す拡大断面図である。 図11に示す液晶表示装置の分解斜視図である。 液晶表示装置の製造方法の初期の段階を説明するための斜視図である。 マスクによる部分成膜の問題点を示す模式図である。
符号の説明
2…液晶表示装置、4…画素電極基板、6…透明電極基板、8…隙間、10…画素電極、12…表示エリア、14…第1の接続部、16…第1の配向膜、18…透明電極、20…第2の配向膜、21…第2の接続部、22…シール接着剤、24…注入口、26…画素電極基板母材、28…透明電極基板母材、30…母材接合体、40…素子単体、LC…液晶、L…読み出し光。

Claims (3)

  1. 複数の反射型の画素電極がマトリクス状に配列されてなる表示エリアを有すると共に該表示エリアの側部に前記表示エリアに対して電気信号を供給する配線を接続するための第1の接続部を有する画素電極基板と、
    前記表示エリアに対向する透明電極を有すると共に該透明電極の側部に前記透明電極に対して電気信号を供給する配線を接続するための第2の接続部を有する透明電極基板との間に液晶を封入してなる液晶表示装置の製造方法において、
    前記表示エリアが複数個配列されてなり、前記画素電極基板を形成するための画素電極基板母材の表面に、前記表示エリアを含んで全面に無機物よりなる第1の配向膜を形成する工程と、
    前記透明電極が全面に形成されてなり、前記透明電極基板を形成するための透明電極基板母材の表面に無機物よりなる第2の配向膜を形成する工程と、
    前記画素電極基板母材と前記透明電極基板母材とを、間に液晶を封入する隙間を介して接合することにより母材接合体を形成する工程と、
    前記第1の接続部に対応する範囲の前記透明電極基板部分と、前記第2の接続部に対応する範囲の前記画素電極基板部分とを取り除いた状態で前記母材接合体を各表示エリア毎に分断して複数の素子単体を形成する工程と、
    前記素子単体の少なくとも、前記第1の接続部及び前記第2の接続部の表面に形成されている前記第1の配向膜及び前記第2の配向膜を除去する工程と、
    を有することを特徴とする液晶表示装置の製造方法。
  2. 複数の反射型の画素電極がマトリクス状に配列されてなる表示エリアを有すると共に該表示エリアの側部に前記表示エリアに対して電気信号を供給する配線を接続するための第1の接続部を有する画素電極基板と、
    前記表示エリアに対向する透明電極を有すると共に該透明電極の側部に前記透明電極に対して電気信号を供給する配線を接続するための第2の接続部を有する透明電極基板との間に液晶を封入してなる液晶表示装置の製造方法において、
    前記表示エリアが複数個配列されてなり、前記画素電極基板を形成するための画素電極基板母材の表面に、前記表示エリアを含んで全面に無機物よりなる第1の配向膜を形成する工程と、
    前記透明電極が全面に形成されてなり、前記透明電極基板を形成するための透明電極基板母材の表面に無機物よりなる第2の配向膜を形成する工程と、
    前記画素電極基板母材の少なくとも前記第1の接続部に対応する範囲の第1の配向膜をエッチングにより除去する工程と、
    前記透明電極基板母材の少なくとも前記第2の接続部に対応する範囲の第2の配向膜をエッチングにより除去する工程と、
    前記エッチングが施された前記画素電極基板母材と前記透明電極基板母材とを、間に液晶を封入する隙間を介して接合することにより母材接合体を形成する工程と、
    前記第1の接続部に対応する範囲の前記透明電極基板部分と、前記第2の接続部に対応する範囲の前記画素電極基板部分とを取り除いた状態で前記母材接合体を各表示エリア毎に分断して複数の素子単体を形成する工程と、
    を有することを特徴とする液晶表示装置の製造方法。
  3. 前記液晶は、前記各母材の接合前に前記表示エリアに対応させて滴下されるか、或いは前記各母材の分断後に前記素子単体の間隙に封入されることを特徴とする請求項1または2記載の液晶表示装置の製造方法。

JP2005168662A 2005-06-08 2005-06-08 液晶表示装置の製造方法 Pending JP2006343515A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005168662A JP2006343515A (ja) 2005-06-08 2005-06-08 液晶表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005168662A JP2006343515A (ja) 2005-06-08 2005-06-08 液晶表示装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006343515A true JP2006343515A (ja) 2006-12-21

Family

ID=37640531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005168662A Pending JP2006343515A (ja) 2005-06-08 2005-06-08 液晶表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP2006343515A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288324A (ja) * 2007-05-16 2008-11-27 Nikon Corp 接合装置、接合方法
US11003007B2 (en) 2016-05-24 2021-05-11 Dai Nippon Printing Co., Ltd. Light modulating device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288324A (ja) * 2007-05-16 2008-11-27 Nikon Corp 接合装置、接合方法
US11003007B2 (en) 2016-05-24 2021-05-11 Dai Nippon Printing Co., Ltd. Light modulating device
US11556028B2 (en) 2016-05-24 2023-01-17 Dai Nippon Printing Co., Ltd. Light modulating device
US11803076B2 (en) 2016-05-24 2023-10-31 Dai Nippon Printing Co., Ltd. Light modulating device

Similar Documents

Publication Publication Date Title
JP2678325B2 (ja) 液晶表示素子の製造方法
KR100798244B1 (ko) 표시 패널의 제조 방법 및 표시 패널
KR101074389B1 (ko) 박막 식각 방법 및 이를 이용한 액정표시장치의 제조방법
JPH10142610A (ja) 液晶装置及びその製造方法
JPH1172771A (ja) マルチパネル方式液晶表示装置
KR100982099B1 (ko) 디스플레이 장치 및 그 제조 방법
JP2002169172A (ja) 液晶表示パネル、液晶表示パネルの製造方法、液晶表示装置、液晶表示装置の製造方法および基板の接合体
JP2005092207A (ja) 基板アセンブリ、基板アセンブリの製造方法及びこれを利用した表示装置及び表示装置の製造方法。
JP2006343515A (ja) 液晶表示装置の製造方法
JP2007249015A (ja) 液晶表示装置とその製造方法。
JPH07311385A (ja) 液晶表示装置およびその製造方法
JP2001166300A (ja) バックライト内蔵型液晶表示装置及びその製造方法
JP2008218542A (ja) 接続構造体及び接続構造体の製造方法
KR100843369B1 (ko) Uv 조사를 이용한 실런트 경화방법
JP2004354606A (ja) 液晶表示装置及びその製造方法
JP2004022511A (ja) 有機elパネル及びその製造方法
JPH1138422A (ja) 液晶表示素子およびその製造方法
JPH07230100A (ja) 液晶表示装置およびその製造方法
JP2005234309A (ja) 光学部品の製造方法、光学部品
JP2014071341A (ja) 表示素子及び製造方法
JP2003161948A (ja) 液晶表示装置
JPH08271914A (ja) 液晶表示素子
JP2004341127A (ja) 配線基板素材の製造方法、配線基板素材の短絡結線の除去方法、および配線基板素材
JP2008129331A (ja) 液晶素子の製造方法
JP2000019497A (ja) 液晶表示装置及びその製造方法