JP2006332549A - 配線回路基板およびその製造方法 - Google Patents

配線回路基板およびその製造方法 Download PDF

Info

Publication number
JP2006332549A
JP2006332549A JP2005157755A JP2005157755A JP2006332549A JP 2006332549 A JP2006332549 A JP 2006332549A JP 2005157755 A JP2005157755 A JP 2005157755A JP 2005157755 A JP2005157755 A JP 2005157755A JP 2006332549 A JP2006332549 A JP 2006332549A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
base
semiconductive
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005157755A
Other languages
English (en)
Other versions
JP3828918B1 (ja
Inventor
Atsushi Ishii
淳 石井
Yasuto Funada
靖人 船田
Kyoya Oyabu
恭也 大薮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2005157755A priority Critical patent/JP3828918B1/ja
Priority to US11/439,307 priority patent/US7566833B2/en
Priority to CN200610084148.3A priority patent/CN1874651B/zh
Application granted granted Critical
Publication of JP3828918B1 publication Critical patent/JP3828918B1/ja
Publication of JP2006332549A publication Critical patent/JP2006332549A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257Overvoltage protection
    • H05K1/0259Electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】 ベース絶縁層およびカバー絶縁層のみならず、端子部の静電気をも除去することにより、実装される部品の静電気破壊を効果的に防止することができ、しかも、半導電性層の脱離を防止することのできる、配線回路基板を提供すること。
【解決手段】 金属支持基板2の上にベース絶縁層3を形成し、ベース絶縁層3の上に導体パターン4を形成し、ベース絶縁層3の上に、導体パターン4を被覆しかつ開口部8が形成されるように、カバー絶縁層を形成することによって得られる回路付サスペンション基板1において、カバー絶縁層5によって被覆されているベース絶縁層3の上面と導体パターン4の側面および上面と、金属支持基板2に隣接するベース絶縁層3の側面とに、半導電性層7を連続して形成する。
【選択図】図2

Description

本発明は、配線回路基板およびその製造方法、詳しくは、電子部品が実装される配線回路基板、および、その配線回路基板の製造方法に関する。
フレキシブル配線回路基板や回路付サスペンション基板などの配線回路基板では、例えば、ポリイミド樹脂などからなるベース絶縁層の上に、銅箔などからなる導体パターンが形成されており、その導体パターンを被覆するように、ベース絶縁層の上に、ポリイミド樹脂などからなるカバー絶縁層が形成されている。そして、このような配線回路基板は、各種の電気機器や電子機器の分野において、広く用いられている。
また、このような配線回路基板に、電子部品を実装する場合には、その実装工程において、静電気により電子部品が破壊されることがある。
そのため、例えば、フレキシブル回路基板において、ベースフィルムあるいはカバーレイフィルムの表面に、蒸着法、スパッタリング法、無電解めっき法などにより金属層を形成して、静電気のアースまたは低減を図ることが提案されている(例えば、特許文献1参照)。
特開平8−153940号公報
ところで、配線回路基板には、電子部品を実装するための端子部が、カバー絶縁層を開口して、その開口部から露出する導体パターンの露出部分として、設けられている。
そして、電子部品の実装工程においては、その端子部(つまり、導体パターンの露出部分)にも、若干の静電気が帯電する場合がある。端子部に静電気が帯電すると、やはり、実装される電子部品が静電気によって破壊されるおそれがある。
しかるに、特許文献1に記載のフレキシブル回路基板では、金属層が形成されているベースフィルムあるいはカバーレイフィルムの静電気を除去できても、端子部の静電気を除去することはできず、そのため、静電気破壊に対して敏感である電子部品の静電気破壊の防止対策としては、不十分である。
また、特許文献1に記載のフレキシブル回路基板では、金属層がベースフィルムあるいはカバーレイフィルムの表面に形成されているので、その金属層が一部脱離すると、フレキシブル回路基板から異物となって飛散するおそれがある。
本発明の目的は、ベース絶縁層およびカバー絶縁層のみならず、端子部の静電気をも除去することにより、実装される部品の静電気破壊を効果的に防止することができ、しかも、半導電性層の脱離を防止することのできる、配線回路基板を提供することにある。
上記の目的を達成するため、本発明の配線回路基板は、金属支持基板と、前記金属支持基板の上に形成されるベース絶縁層と、前記ベース絶縁層の上に形成される導体パターンと、前記導体パターンから露出する前記ベース絶縁層の上に形成され、その一部が前記金属支持基板および前記導体パターンに接触している半導電性層と、前記導体パターンを被覆するように、前記ベース絶縁層の上に形成されている半導電性層の上に形成されるカバー絶縁層と、前記カバー絶縁層が開口されることにより露出される導体層からなる端子部とを備えていることを特徴としている。
また、本発明の配線回路基板では、前記半導電性層は、前記導体パターンの上面および側面を被覆するように、形成されていることが好適である。
また、本発明の配線回路基板では、前記半導電性層が、酸化金属層であることが好適である。
また、本発明は、金属支持基板を用意する工程と、前記金属支持基板の上面に、ベース絶縁層をパターンで形成する工程と、前記ベース絶縁層の上面に、導体パターンを形成する工程と、前記導体パターンの上面および側面と、前記導体パターンから露出する前記ベース絶縁層の上面および側面と、前記ベース絶縁層から露出する前記金属支持基板の上面とに、半導電性層を連続して形成する工程と、前記ベース絶縁層の上面に形成されている半導電性層と前記ベース絶縁層の側面に形成されている半導電性層との連続部分を含んで、前記ベース絶縁層の上面に形成されている半導電性層の表面に、前記導体パターンの上面および側面に形成されている前記半導電性層を被覆するカバー絶縁層を、前記導体パターンの上面に形成されている前記半導電性層が露出する開口部が形成されるように、形成する工程、前記連続部分において前記ベース絶縁層の側面に形成されており、前記金属支持基板の上面に接触する前記半導電性層が残存するように、前記開口部から露出する前記半導電性層と、前記ベース絶縁層の上面に形成され、前記カバー絶縁層から露出する前記半導電性層と、前記金属支持基板の上面に形成されている前記半導電性層とを、除去する工程とを備えている、配線回路基板の製造方法を含んでいる。
また、本発明は、金属支持基板を用意する工程と、前記金属支持基板の上面に、ベース絶縁層をパターンで形成する工程と、前記ベース絶縁層の上面および側面と、前記ベース絶縁層から露出する前記金属支持基板の上面とに、半導電性層を連続して形成する工程と、前記ベース絶縁層の上面に形成されている前記半導電性層の表面に、導体パターンを形成する工程と、前記ベース絶縁層の上面に形成されている半導電性層と前記ベース絶縁層の側面に形成されている半導電性層との連続部分を含んで、前記ベース絶縁層の上面に形成されている半導電性層の表面に、前記導体パターンの上面および側面を被覆するカバー絶縁層を、前記導体パターンの上面が露出する開口部が形成されるように、形成する工程、前記連続部分において前記ベース絶縁層の側面に形成されており、前記金属支持基板の上面に接触する前記半導電性層が残存するように、前記ベース絶縁層の上面に形成され、前記カバー絶縁層から露出する前記半導電性層と、前記金属支持基板の上面に形成されている前記半導電性層とを、除去する工程とを備えている、配線回路基板の製造方法を含んでいる。
また、本発明は、金属支持基板を用意する工程と、前記金属支持基板の上面に、ベース絶縁層をパターンで形成する工程と、前記ベース絶縁層の上面および側面と、前記ベース絶縁層から露出する前記金属支持基板の上面とに、導体薄膜を連続して形成する工程と、前記ベース絶縁層の上面に形成されている前記導体薄膜の表面に導体パターンを形成する工程と、前記導体パターンから露出する前記導体薄膜を、半導電性化処理して、半導電性層を形成する工程と、前記ベース絶縁層の上面に形成されている半導電性層と前記ベース絶縁層の側面に形成されている半導電性層との連続部分を含んで、前記ベース絶縁層の上面に形成されている半導電性層の表面に、前記導体パターンの上面および側面を被覆するカバー絶縁層を、前記導体パターンの上面が露出する開口部が形成されるように、形成する工程、前記連続部分において前記ベース絶縁層の側面に形成されており、前記金属支持基板の上面に接触する前記半導電性層が残存するように、前記ベース絶縁層の上面に形成され、前記カバー絶縁層から露出する前記半導電性層と、前記金属支持基板の上面に形成されている前記半導電性層とを、除去する工程とを備えている、配線回路基板の製造方法を含んでいる。
本発明の配線回路基板によれば、金属支持基板、ベース絶縁層、カバー絶縁層および端子部が、静電気により帯電しても、その静電気を半導電性層によって除去することができる。そのため、実装される電子部品の静電気破壊を効果的に防止することができる。
しかも、ベース絶縁層の上に形成されている半導電性層が、カバー絶縁層によって被覆されているので、半導電性層の脱離を防止することができる。そのため、脱離した半導電性層が異物となって飛散することを防止することができる。
また、本発明の配線回路基板の製造方法によれば、上記した配線回路基板を、簡易かつ効率的に製造することができる。
図1は、本発明の配線回路基板の一実施形態である回路付サスペンション基板を示す概略平面図、図2は、図1に示す回路付サスペンション基板の長手方向に沿う部分断面図である。
図1において、この回路付サスペンション基板1は、ハードディスクドライブに搭載され、磁気ヘッドを実装して、その磁気ヘッドを、磁気ディスクとの間で相対的に走行させるときの空気流に抗して、磁気ディスクとの間に微小間隔を保持しながら支持する金属支持基板2に、磁気ヘッドとリード・ライト基板とを接続するための導体パターン4が一体的に形成されている。
なお、図1では、金属支持基板2に対する導体パターン4の相対配置を明確に示すために、後述するベース絶縁層3、カバー絶縁層5および半導電性層7を省略して示している。
導体パターン4は、磁気ヘッド側接続端子部6Aと、外部側接続端子部6Bと、これら磁気ヘッド側接続端子部6Aおよび外部側接続端子部6Bを接続するための配線7とを、一体的に連続して備えている。
配線7は、金属支持基板2の長手方向に沿って複数設けられ、幅方向(長手方向に直交する方向)において互いに間隔を隔てて並列配置されている。
磁気ヘッド側接続端子部6Aは、金属支持基板2の先端部に配置され、各配線7の先端部がそれぞれ接続されるように、複数設けられている。この磁気ヘッド側接続端子部6Aには、磁気ヘッドの端子部(図示せず)が接続される。
外部側接続端子部6Bは、金属支持基板2の後端部に配置され、各配線7の後端部がそれぞれ接続されるように、複数設けられている。この外部側接続端子部6Bには、リード・ライト基板の端子部(図示せず)が接続される。
また、金属支持基板2の先端部には、磁気ヘッドを実装するためのジンバル8が設けられている。ジンバル8は、磁気ヘッド側接続端子部6Aを長手方向において挟むように、金属支持基板2を切り抜くことによって形成されている。
この回路付サスペンション基板1Aは、図2に示すように、金属支持基板2と、金属支持基板2の上面にパターンとして形成されたベース絶縁層3と、ベース絶縁層3の上面に形成された導体パターン4と、導体パターン4の上面および側面を被覆するように、ベース絶縁層3の上面にパターンとして形成されたカバー絶縁層5とを備えている。また、カバー絶縁層5には、磁気ヘッド側接続端子部6Aまたは外部側接続端子部6Bが配置される部分に対応して、厚さ方向を貫通する開口部8が形成されており、この開口部8から露出する導体パターン4の露出部分が、磁気ヘッド側接続端子部6Aまたは外部側接続端子部6B(以下、総称して端子部6とする。)として設けられている。なお、図2では、磁気ヘッド側接続端子部6Aおよび外部側接続端子部6Bのいずれか一方のみが示されている。
そして、この回路付サスペンション基板1Aでは、カバー絶縁層5によって被覆されているベース絶縁層3の上面と導体パターン4の側面および上面とには、カバー絶縁層5と、ベース絶縁層3または導体パターン4との間に挟まれるように、半導電性層7が連続して形成されている。
また、この半導電性層7は、ベース絶縁層3の側面にも連続して形成されており、より具体的には、ベース絶縁層3の側面を被覆するように、ベース絶縁層3の上面から、ベース絶縁層3から露出する金属支持基板2の上面に向かって連続して延び、その金属支持基板2の上面に接触している。
ベース絶縁層3の側面に形成される半導電性層7は、その表面(ベース絶縁層3に接触している内側面と反対側の外側面)が露出されるとともに、その上端面にはカバー絶縁層5が積層されており、その下端面が金属支持基板2の上面に接触している。
また、端子部6の表面には、必要に応じて、金属めっき層11が形成されている。
次に、この回路付サスペンション基板1Aの製造方法について、図3を参照して説明する。
この方法では、図3(a)に示すように、まず、金属支持基板2を用意する。金属支持基板2としては、例えば、ステンレス箔、42アロイ箔、アルミニウム箔、銅−ベリリウム箔、りん青銅箔などが用いられる。好ましくは、ステンレス箔が用いられる。また、その厚みは、例えば、5〜100μmである。
次に、この方法では、図3(b)に示すように、金属支持基板2の上面に、ベース絶縁層3を、例えば、金属支持基板2の上面の外周縁部が一部露出するようなパターンとして形成する。
ベース絶縁層3は、例えば、ポリイミド樹脂、ポリアミドイミド樹脂、アクリル樹脂、ポリエーテルニトリル樹脂、ポリエーテルスルホン樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリ塩化ビニル樹脂などの樹脂フィルムからなる。耐熱性の観点からは、好ましくは、ポリイミド樹脂からなる。ベース絶縁層3の厚みは、例えば、5〜50μm、好ましくは、10〜30μmである。
ベース絶縁層3をパターンとして形成するには、特に制限されず、公知の方法が用いられる。例えば、感光性樹脂(感光性ポリアミック酸樹脂)のワニスを、金属支持基板2の表面に塗布し、塗布されたワニスを乾燥して、ベース皮膜を形成する。次いで、ベース皮膜を、フォトマスクを介して露光した後、必要により加熱後、現像によりパターンを形成させ、その後、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させる。
次いで、この方法では、図3(c)に示すように、ベース絶縁層3の上面に、導体パターン4を形成する。導体パターン4は、例えば、銅、ニッケル、金、はんだ、またはこれらの合金などの導体からなり、好ましくは、銅からなる。また、導体パターン4を形成するには、ベース絶縁層3の上面に、例えば、サブトラクティブ法、アディティブ法などの公知のパターンニング法、好ましくは、アディティブ法によって、導体パターン4を、上記した端子部6および配線7が一体的に形成される配線回路パターンとして形成する。
サブトラクティブ法では、まず、ベース絶縁層3の上面に、必要により接着剤層を介して導体層を積層し、次いで、この導体層の上に、配線回路パターンと同一パターンのエッチングレジストを形成し、このエッチングレジストをレジストとして、導体層をエッチングして、その後に、エッチングレジストを除去する。
また、アディティブ法では、まず、ベース絶縁層3の全面(上面および側面)に、導体薄膜12を形成する。導体薄膜12は、スパッタリング、好ましくは、クロムスパッタリングおよび銅スパッタリングにより、クロム薄膜と銅薄膜とを積層する。
次いで、この導体薄膜12の上面に、配線回路パターンと逆パターンでめっきレジストを形成した後、めっきレジストから露出する導体薄膜12の上面に、電解めっきにより、配線回路パターンとして導体パターン4を形成し、その後に、めっきレジストおよびそのめっきレジストが積層されていた部分の導体薄膜12を除去する。
このようにして形成される導体パターン4では、その厚みが、例えば、3〜50μm、好ましくは、5〜20μmであり、各配線7の幅は、例えば、10〜200μm、各配線7間の間隔は、例えば、10〜200μmである。
次いで、この方法では、図3(d)に示すように、導体パターン4の上面および側面と、導体パターン4から露出するベース絶縁層3の上面および側面と、ベース絶縁層3から露出する金属支持基板2の上面とに、半導電性層7を、これら各面にわたって連続して形成する。
半導電性層7は、特に制限されないが、好ましくは、105〜1011Ω/□の表面抵抗値を有する樹脂層または金属層からなり、例えば、カーボン粒子、金属粒子、酸化金属粒子などの導電性粒子が分散されている樹脂層や、酸化金属層などからなる。好ましくは、酸化金属層からなる。
酸化金属層は、例えば、酸化クロム、酸化ニッケル、酸化銅、酸化チタン、酸化ジルコニウム、酸化インジウム、酸化アルミニウム、酸化亜鉛などの金属酸化物からなる。好ましくは、酸化クロムからなる。酸化クロムは、高温高湿下においても変化の少ない、安定した表面抵抗値を有する酸化金属層を形成することができる。
なお、酸化金属層における金属の酸化度合いは、次に述べる酸化金属層の形成方法によっても異なるが、厚み方向において均一に酸化されていてもよく、また、最表面の酸化度合いが最も高く、その最表面から厚み方向内方へいくに従って、酸化度合いが低下していてもよい。
酸化金属層の形成は、特に制限されないが、例えば、金属をターゲットとしてスパッタリングした後、必要に応じて、加熱により酸化する方法、反応性スパッタリングする方法、酸化金属をターゲットとしてスパッタリングする方法などが用いられる。
金属をターゲットとしてスパッタリングした後、必要に応じて、加熱により酸化する方法では、まず、導体パターン4の上面および側面と、導体パターン4から露出するベース絶縁層3の上面および側面と、ベース絶縁層3から露出する金属支持基板2の上面とに、金属をターゲットとしてスパッタリングする。
スパッタリングは、例えば、図8に示すスパッタリング装置が用いられる。すなわち、図8において、このスパッタリング装置では、真空チャンバー21内に、ターゲット22およびアース電極23が互いに間隔を隔てて対向配置されている。ターゲット22には、電源24が接続されるとともに、プラズマエミッションモニター25が、ターゲット22に対してプラズマ発光可能に配置されている。なお、電源24には、特に制限されず、パルス電源、直流電源(DC)、交流電源(RF)などが用いられる。
また、アース電極23は、接地されるとともに、その表面に基板26が設置されている。(ここで、基板26は、図3(c)に示す製造途中の回路付サスペンション基板1Aであって、導体パターン4側が、ターゲット22と対向する状態で設置されている。)
ターゲット22には、例えば、クロム、ニッケル、銅、チタン、アルミニウム、タンタル、鉛、亜鉛、ジルコニウム、ガリウム、インジウムおよびこれらの合金などが用いられる。好ましくは、クロムが用いられる。
そして、真空チャンバー21内に、アルゴンなどの不活性ガスを導入ガスとして導入し、電源24から電力を印加して、プラズマエミッションモニター25にて、プラズマの発光強度を一定に保持しながら、ターゲット22を所定時間スパッタリングする。これによって、導体パターン4の上面および側面と、導体パターン4から露出するベース絶縁層3の上面および側面と、ベース絶縁層3から露出する金属支持基板2の上面とに、スパッタリング皮膜が形成される。
なお、このような金属をターゲットとするスパッタリングのスパッタリング条件の一例を下記に示す。
到達真空度:1.33×10-5〜1.33×10-2Pa
導入ガス流量(アルゴン):1.2×10-3〜4×10-33/h
動作圧(導入ガス導入後の真空度):1.33×10-2〜1.33Pa
アース電極温度:10〜100℃
電力:100〜2000W
スパッタリング時間:1秒〜15分
なお、このようなスパッタリングは、より具体的には、直流スパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法あるいはこれらの複合化法などの公知のスパッタリング法が適宜選択される。
次いで、スパッタリング皮膜を、必要に応じて、加熱により酸化するには、特に制限されず、例えば、加熱炉などを用いて、大気中で加熱する。加熱温度は、例えば、50〜400℃、好ましくは、100〜250℃であり、加熱時間は、例えば、1分〜12時間である。これによって、図3(d)に示すように、導体パターン4の上面および側面と、導体パターン4から露出するベース絶縁層3の上面および側面と、ベース絶縁層3から露出する金属支持基板2の上面とに、酸化金属層からなる半導電性層7が形成される。
また、スパッタリング皮膜が、大気暴露下で自然酸化する場合には、特に加熱しなくてもよく、また、そのような場合でも、安定な酸化金属層を形成するために、加熱してもよい。
なお、この酸化金属層は、最表面の酸化度合いが最も高く、その最表面から厚み方向内方へいくに従って、酸化度合いが低下するように酸化されている。
反応性スパッタリングする方法では、上記した図8に示すスパッタリング装置において、真空チャンバー21内に酸素を含む導入ガスを導入する以外は、上記のスパッタリング法と同様の方法が用いられる。
より具体的には、ターゲット22として、上記したスパッタリング皮膜を形成するための金属と同様の金属を用いて、基板26として、導体パターン4側がターゲット22と対向するように、図3(c)に示す製造途中の回路付サスペンション基板1Aを配置する。
そして、真空チャンバー21内に、酸素を必須としてアルゴンや窒素が任意の割合で混合された反応性ガス(例えば、Ar/O2混合ガス、N2/O2混合ガス)を導入ガスとして導入し、電源24から電力を印加して、プラズマエミッションモニター25にて、プラズマの発光強度を一定に保持しながら、ターゲット22を所定時間スパッタリングする。
これによって、図3(d)に示すように、導体パターン4の上面および側面と、導体パターン4から露出するベース絶縁層3の上面および側面と、ベース絶縁層3から露出する金属支持基板2の上面とに、酸化金属層からなる半導電性層7が形成される。なお、この酸化金属層は、厚み方向において均一に酸化されている。
なお、このような反応性スパッタリングのスパッタリング条件の一例を下記に示す。
到達真空度:1.33×10-5〜1.33×10-2Pa
導入ガス流量:Ar/O2混合ガスの場合
Ar:1.2×10-3〜2.4×10-33/h
2 :6×10-5〜30×10-53/h
2 /O2混合ガスの場合
2 :1.2×10-3〜2.4×10-33/h
2 :6×10-5〜30×10-53/h
動作圧(導入ガス導入後の真空度):1.33×10-2〜1.33Pa
アース電極温度:10〜100℃
電力:100〜2000W
スパッタリング時間:3秒〜15分
酸化金属をターゲットとしてスパッタリングする方法では、上記した図8に示すスパッタリング装置において、酸化金属をターゲット22とし、かつ、電源24として交流電源が用いられる以外は、上記のスパッタリング法と同様の方法を用いることができる。ターゲット22となる酸化金属としては、例えば、酸化クロム、酸化ジルコニウム、酸化ケイ素、酸化錫、酸化チタン、酸化マグネシウム、酸化アルミニウムなどの金属酸化物が用いられる。好ましくは、酸化クロムが用いられる。
より具体的には、ターゲット22として、上記した酸化金属を用いて、基板26として、導体パターン4側がターゲット22と対向するように、図3(c)に示す製造途中の回路付サスペンション基板1Aを配置する。
そして、真空チャンバー21内に、アルゴンなどの不活性ガスを導入ガスとして導入し、電源24から電力を印加して、プラズマエミッションモニター25にて、プラズマの発光強度を一定に保持しながら、ターゲット22を所定時間スパッタリングする。これによって、図3(d)に示すように、導体パターン4の上面および側面と、導体パターン4から露出するベース絶縁層3の上面および側面と、ベース絶縁層3から露出する金属支持基板2の上面とに、酸化金属層からなる半導電性層7が形成される。なお、この酸化金属層は、厚み方向において均一に酸化されている。
なお、このような酸化金属をターゲットとするスパッタリングのスパッタリング条件の一例を下記に示す。
到達真空度:1.33×10-5〜1.33×10-2Pa
導入ガス流量(アルゴン):1.2×10-3〜4×10-33/h
動作圧(導入ガス導入後の真空度):1.33×10-2〜1.33Pa
アース電極温度:10〜100℃
電力:RF100〜2000W
スパッタリング時間:1秒〜15分
このようにして形成された半導電性層7は、その厚みが、例えば、0.005〜0.05μm、好ましくは、0.01〜0.02μmの範囲に設定される。半導電性層7の厚みがこの範囲にあると、有効な表面抵抗値を得ることができる。
また、半導電性層7の表面抵抗値は、好ましくは、105〜1011Ω/□の範囲に設定される。半導電性層7の表面抵抗値が105未満であると、実装される電子部品の誤作動を生じる場合がある。また、半導電性層7の表面抵抗値が1011を超えると、静電気破壊を防止することができない場合がある。
次いで、この方法では、図3(e)に示すように、ベース絶縁層3の上面に形成されている半導電性層7の表面に、導体パターン4の上面および側面に形成されている半導電性層7を被覆するカバー絶縁層5を、次のようなパターンとして形成する。
すなわち、このカバー絶縁層5は、導体パターン4の上面に形成されている半導電性層7の表面においては、端子部6に対応して、半導電性層7が露出する開口部8が形成されるように形成する。
また、カバー絶縁層5は、ベース絶縁層3の上面に形成されている半導電性層7の表面においては、ベース絶縁層3の側面に形成されている半導電性層7との連続部分9(すなわち、ベース絶縁層3の側面に形成されている半導電性層7の上端面)にも積層されるように形成する。なお、カバー絶縁層5は、ベース絶縁層3の上面に形成されている半導電性層7の表面において、ベース絶縁層3の側面に形成されている半導電性層7と連続しない部分10では、ベース絶縁層3の上面の端縁まで形成する必要はなく、導体パターン4の側面を被覆できるように形成すればよい。
このようなカバー絶縁層5は、ベース絶縁層3と同様の樹脂フィルムからなり、耐熱性の観点からは、好ましくは、ポリイミド樹脂からなる。カバー絶縁層5の厚みは、例えば、5〜50μm、好ましくは、10〜30μmである。
カバー絶縁層5をパターンとして形成するには、特に制限されず、公知の方法が用いられる。例えば、感光性樹脂(感光性ポリアミック酸樹脂)のワニスを、半導電性層7の全面に塗布し、塗布されたワニスを乾燥して、カバー皮膜を形成する。次いで、カバー皮膜を、フォトマスクを介して露光した後、必要により加熱後、現像によりパターンを形成させ、その後、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させる。
次いで、この方法では、図3(f)に示すように、カバー絶縁層5の開口部8から露出する半導電性層7と、カバー絶縁層5から露出するベース絶縁層3の上面に形成されている半導電性層7と、金属支持基板2の上面に形成されている半導電性層7とを、エッチングにより除去する。
このエッチングでは、エッチングすべき半導電性層7が露出し、それ以外の部分が被覆されるように、エッチングレジストを設けて、エッチングすべき半導電性層7を、エッチング液を用いて除去した後、そのエッチングレジストを剥離により除去する。
エッチング液は、半導電性層7によって適宜選択されるが、例えば、酸化クロム層からなる場合には、フェリシアン化カリウム系、過マンガン酸カリウム系、メタケイ酸ナトリウム系、硝酸第二セリウムアンモン系、塩酸系、硫酸系、硝酸系などのエッチング液が用いられる。
また、このエッチングでは、ベース絶縁層3の側面に形成される半導電性層7が残存するようにエッチングする。ベース絶縁層3の側面に形成される半導電性層7は、その上端が連続部分9を介して、ベース絶縁層3の上面に形成されている半導電性層7に連続し、その下端が、金属支持基板2の上面におけるベース絶縁層3の周縁部と接触している。
そして、このエッチングによって、開口部8から露出する半導電性層7が除去されることにより、開口部8から導体パターン4が露出し、その導体パターン4の露出部分が、端子部6として形成される。
その後、この方法では、図3(g)に示すように、端子部6の表面に、必要に応じて、金属めっき層11を形成した後、金属支持基板2を、化学エッチングによって切り抜いて、ジンバル8を形成するとともに、外形加工することにより、回路付サスペンション基板1Aを得る。
金属めっき層11は、金やニッケルなどの金属からなり、電解めっきや無電解めっきなどのめっきにより形成する。好ましくは、ニッケルおよび金を順次めっきして、ニッケル/金の多層めっき層として形成する。金属めっき層11の厚みは、例えば、0.5〜2μmである。
そして、このようにして得られる回路付サスペンション基板1Aでは、導体パターン4の側面および上面と、ベース絶縁層3の上面および側面とには、半導電性層7が連続して形成されており、また、ベース絶縁層3の側面に形成されている半導電性層7の下端面が、金属支持基板2の上面に接触している。
そのため、金属支持基板2、ベース絶縁層3、カバー絶縁層5および端子部6が、静電気により帯電しても、その静電気を半導電性層7によって除去することができ、実装される電子部品の静電気破壊を効果的に防止することができる。
また、導体パターン4の側面および上面とベース絶縁層3の上面(連続部分9を含む)とに形成されている半導電性層7が、カバー絶縁層5によって被覆されているので、半導電性層7の脱離を防止することができる。そのため、脱離した半導電性層7が異物となって飛散することを防止することができる。
また、図3に示す回路付サスペンション基板1Aの製造方法によれば、上記した回路付サスペンション基板1Aを、簡易かつ効率的に製造することができる。
また、上記した回路付サスペンション基板1Aでは、半導電性層7を、導体パターン4の側面および上面、ベース絶縁層3の上面、および、金属支持基板2に隣接するベース絶縁層3の側面に、連続して形成したが、例えば、図4に示す回路付サスペンション基板1Bのように、半導電性層7を、ベース絶縁層3の上面と、導体パターン4またはカバー絶縁層5との間と、金属支持基板2に隣接するベース絶縁層3の側面とに、連続して形成することもできる。なお、図4において、上記と同様の部材には、同様の符号を付し、その説明を省略する。
すなわち、図4において、この回路付サスペンション基板1Bでは、カバー絶縁層5によって被覆されているベース絶縁層3の上面と、導体パターン4が形成されているベース絶縁層3の上面とには、半導電性層7が、ベース絶縁層3と、導体パターン4またはカバー絶縁層5との間に挟まれるように、連続して形成されている。
また、この半導電性層7は、ベース絶縁層3の側面にも連続して形成されており、より具体的には、ベース絶縁層3の側面を被覆するように、ベース絶縁層3の上面から、ベース絶縁層3から露出する金属支持基板2の上面に向かって連続して延び、その金属支持基板2の上面に接触している。
ベース絶縁層3の側面に形成される半導電性層7は、その表面(ベース絶縁層3に接触している内側面と反対側の外側面)が露出されるとともに、その上端面にはカバー絶縁層5が積層されており、その下端面が金属支持基板2の上面に接触している。
次に、この回路付サスペンション基板1Bの製造方法について、図5を参照して説明する。
この方法では、図5(a)に示すように、まず、上記と同様に、金属支持基板2を用意した後、図5(b)に示すように、金属支持基板2の上面に、ベース絶縁層3を、例えば、金属支持基板2の上面の外周縁部が一部露出するようなパターンとして形成する。
次いで、この方法では、図5(c)に示すように、ベース絶縁層3の上面および側面と、ベース絶縁層3から露出する金属支持基板2の上面とに、半導電性層7を、これら各面にわたって連続して形成する。半導電性層7の形成は、上記と同様の方法が用いられる。
その後、この方法では、図5(d)に示すように、ベース絶縁層3の上面に形成されている半導電性層7の表面に、導体パターン4を形成する。導体パターン4は、上記と同様に、サブトラクティブ法、アディティブ法などの公知のパターンニング法、好ましくは、アディティブ法によって、導体パターン4を、上記した端子部6および配線7が一体的に形成される配線回路パターンとして形成する。
なお、導体パターン4を、アディティブ法によって形成する場合に、半導電性層7を酸化クロム層から形成している場合には、導体薄膜12の形成においては、クロム薄膜を形成せずに、銅薄膜のみを形成する。
次いで、この方法では、図5(e)に示すように、ベース絶縁層3の上面に形成されている半導電性層7の表面に、導体パターン4の上面および側面を被覆するカバー絶縁層5を、次のようなパターンとして形成する。
すなわち、このカバー絶縁層5は、導体パターン4の上面においては、端子部6に対応して、導体パターン4の上面が露出する開口部8が形成されるように形成する。
また、カバー絶縁層5は、ベース絶縁層3の上面に形成されている半導電性層7の表面においては、ベース絶縁層3の側面に形成されている半導電性層7との連続部分9にも積層されるように形成する。なお、カバー絶縁層5は、ベース絶縁層3の上面に形成されている半導電性層7の表面において、ベース絶縁層3の側面に形成されている半導電性層7と連続しない部分10では、ベース絶縁層3の上面の端縁まで形成する必要はなく、導体パターン4の側面を被覆できるように形成すればよい。
なお、カバー絶縁層5の形成は、上記と同様の方法が用いられる。
また、カバー絶縁層5の開口部8から露出する導体パターン4の露出部分が、端子部6として形成される。
次いで、この方法では、図5(f)に示すように、カバー絶縁層5から露出するベース絶縁層3の上面に形成されている半導電性層7と、金属支持基板2の上面に形成されている半導電性層7とを、上記と同様の方法により、エッチングにより除去する。
なお、このエッチングでは、上記と同様に、ベース絶縁層3の側面に形成される半導電性層7が残存するようにエッチングする。ベース絶縁層3の側面に形成される半導電性層7は、その上端が連続部分9を介して、ベース絶縁層3の上面に形成されている半導電性層7に連続し、その下端が、金属支持基板2の上面におけるベース絶縁層3の周縁部と接触している。
その後、この方法では、図5(g)に示すように、上記と同様に、端子部6の表面に、必要に応じて、金属めっき層11を形成した後、金属支持基板2を、化学エッチングによって切り抜いて、ジンバル8を形成するとともに、外形加工することにより、回路付サスペンション基板1Bを得る。
そして、このようにして得られる回路付サスペンション基板1Bでは、カバー絶縁層5によって被覆されているベース絶縁層3の上面と、導体パターン4が形成されているベース絶縁層3の上面とには、半導電性層7が連続して形成されており、また、ベース絶縁層3の側面に形成されている半導電性層7の下端面が、金属支持基板2の上面に接触している。
そのため、金属支持基板2、ベース絶縁層3、カバー絶縁層5および端子部6が、静電気により帯電しても、その静電気を半導電性層7によって除去することができ、実装される電子部品の静電気破壊を効果的に防止することができる。
また、ベース絶縁層3の上面(連続部分9を含む)に形成されている半導電性層7が、導体パターン4およびカバー絶縁層5によって被覆されているので、半導電性層7の脱離を防止することができる。そのため、脱離した半導電性層7が異物となって飛散することを防止することができる。
また、図5に示す回路付サスペンション基板1Bの製造方法によれば、上記した回路付サスペンション基板1Bを、簡易かつ効率的に製造することができる。
また、図6に示す回路付サスペンション基板1Cのように、半導電性層7を、ベース絶縁層3の上面とカバー絶縁層5との間と、金属支持基板2に隣接するベース絶縁層3の側面とに、連続して形成することもできる。なお、図6において、上記と同様の部材には、同様の符号を付し、その説明を省略する。
すなわち、図6において、この回路付サスペンション基板1Cでは、カバー絶縁層5によって被覆されているベース絶縁層3の上面(導体パターン4から露出するベース絶縁層3の上面)には、半導電性層7が、導体パターン4の側面と接触し、ベース絶縁層3とカバー絶縁層5との間に挟まれるように、連続して形成されている。
また、この半導電性層7は、ベース絶縁層3の側面にも連続して形成されており、より具体的には、ベース絶縁層3の側面を被覆するように、ベース絶縁層3の上面から、ベース絶縁層3から露出する金属支持基板2の上面に向かって連続して延び、その金属支持基板2の上面に接触している。
ベース絶縁層3の側面に形成される半導電性層7は、その表面(ベース絶縁層3に接触している内側面と反対側の外側面)が露出されるとともに、その上端面にはカバー絶縁層5が積層されており、その下端面が金属支持基板2の上面に接触している。
次に、この回路付サスペンション基板1Cの製造方法について、図7を参照して説明する。
この方法では、図7(a)に示すように、まず、上記と同様に、金属支持基板2を用意した後、図7(b)に示すように、金属支持基板2の上面に、ベース絶縁層3を、例えば、金属支持基板2の上面の外周縁部が一部露出するようなパターンとして形成する。
次いで、この方法では、図7(c)〜図7(f)に示すように、ベース絶縁層3の上面に、導体パターン4を、アディティブ法により形成する。
すなわち、アディティブ法により導体パターン4を形成するには、図7(c)に示すように、まず、ベース絶縁層3の上面および側面と、ベース絶縁層3から露出する金属支持基板2の上面とに連続して、クロム薄膜12aと銅薄膜12bとが順次積層されてなる導体薄膜12を形成する。
導体薄膜12の形成は、ベース絶縁層3の上面および側面と金属支持基板2の上面とに、連続スパッタリングにより、クロムスパッタリングおよび銅スパッタリングして、クロム薄膜12aと銅薄膜12bとを順次積層する。
なお、クロム薄膜12aの厚みは、例えば、100〜700Å、好ましくは、150〜400Åであり、銅薄膜12bの厚みは、例えば、300〜2000Å、好ましくは、400〜1000Åである。
次いで、図7(d)に示すように、上記した配線回路パターンと逆パターンでめっきレジスト13を形成する。めっきレジスト13は、特に制限されないが、例えば、ドライフィルムレジストを、導体薄膜12の表面に積層した後、露光および現像することにより、配線回路パターンの反転パターンとして形成する。
次いで、図7(e)に示すように、めっきレジスト13から露出する導体薄膜12の表面に、電解めっき、好ましくは、電解銅めっきにより、導体パターン4を、上記した端子部6および配線7が一体的に形成される配線回路パターンとして形成する。
その後、図7(f)に示すように、めっきレジスト13を、例えば、エッチングや剥離により除去する。
次いで、この方法では、図7(g)に示すように、導体パターン4から露出する(導体パターン4が形成されている部分以外の)銅薄膜12bを、クロム薄膜12aが残存するように、エッチングにより除去する。銅薄膜12bのエッチングは、例えば、硝酸水溶液や過酸化水素水などをエッチング液とするウエットエッチングが用いられる。
その後、この方法では、図7(h)に示すように、銅薄膜12bの除去により露出したクロム薄膜12aを、半導電性化処理して、酸化クロム層からなる半導電性層7を形成する。
半導電性化処理は、クロム薄膜12aを、加熱により酸化すればよく、より具体的には、特に制限されず、例えば、上記と同様に、加熱炉などを用いて、大気中で加熱する。加熱温度は、例えば、50〜400℃、好ましくは、100〜250℃であり、加熱時間は、例えば、1分〜12時間である。
これによって、図7(h)に示すように、半導電性層7が、導体パターン4から露出する(導体パターン4が形成されている部分以外の)ベース絶縁層3の上面と、ベース絶縁層3の側面と、ベース絶縁層3から露出する金属支持基板2の上面とに、各面にわたって連続して形成される。
次いで、この方法では、図7(i)に示すように、ベース絶縁層3の上面に形成されている半導電性層7の表面に、導体パターン4の上面および側面を被覆するカバー絶縁層5を、次のようなパターンとして形成する。
すなわち、このカバー絶縁層5は、導体パターン4の上面においては、端子部6に対応して、導体パターン4の上面が露出する開口部8が形成されるように形成する。
また、カバー絶縁層5は、ベース絶縁層3の上面に形成されている半導電性層7の表面においては、ベース絶縁層3の側面に形成されている半導電性層7との連続部分9にも積層されるように形成する。なお、カバー絶縁層5は、ベース絶縁層3の上面に形成されている半導電性層7の表面において、ベース絶縁層3の側面に形成されている半導電性層7と連続しない部分10では、ベース絶縁層3の上面の端縁まで形成する必要はなく、導体パターン4の側面を被覆できるように形成すればよい。
なお、カバー絶縁層5の形成は、上記と同様の方法が用いられる。
また、カバー絶縁層5の開口部8から露出する導体パターン4の露出部分が、端子部6として形成される。
次いで、この方法では、図7(j)に示すように、カバー絶縁層5から露出するベース絶縁層3の上面に形成されている半導電性層7と、金属支持基板2の上面に形成されている半導電性層7とを、上記と同様の方法により、エッチングにより除去する。
なお、このエッチングでは、上記と同様に、ベース絶縁層3の側面に形成される半導電性層7が残存するようにエッチングする。ベース絶縁層3の側面に形成される半導電性層7は、その上端が連続部分9を介して、ベース絶縁層3の上面に形成されている半導電性層7に連続し、その下端が、金属支持基板2の上面におけるベース絶縁層3の周縁部と接触している。
その後、この方法では、図7(k)に示すように、上記と同様に、端子部6の表面に、必要に応じて、金属めっき層11を形成した後、金属支持基板2を、化学エッチングによって切り抜いて、ジンバル8を形成するとともに、外形加工することにより、回路付サスペンション基板1Cを得る。
そして、このようにして得られる回路付サスペンション基板1Cでは、導体パターン4から露出するベース絶縁層3の上面には、半導電性層7が、導体パターン4の側面と接触するように形成されており、また、ベース絶縁層3の側面に形成されている半導電性層7の下端面が、金属支持基板2の上面に接触している。
そのため、金属支持基板2、ベース絶縁層3、カバー絶縁層5および端子部6が、静電気により帯電しても、その静電気を半導電性層7によって除去することができ、実装される電子部品の静電気破壊を効果的に防止することができる。
また、ベース絶縁層3の上面(連続部分9を含む)に形成されている半導電性層7が、カバー絶縁層5によって被覆されているので、半導電性層7の脱離を防止することができる。そのため、脱離した半導電性層7が異物となって飛散することを防止することができる。
また、図7に示す回路付サスペンション基板1Cの製造方法によれば、上記した回路付サスペンション基板1Cを、簡易かつ効率的に製造することができる。
なお、以上の説明では、本発明の配線回路基板を、回路付サスペンション基板1Aを例示して説明したが、本発明の配線回路基板には、金属支持基板が補強層として設けられている、片面フレキシブル配線回路基板、両面フレキシブル配線回路基板、さらには、多層フレキシブル配線回路基板などが含まれる。
以下に実施例を示し、本発明をさらに具体的に説明するが、本発明は、何ら実施例に限定されない。
実施例1
厚み25μmのステンレス箔からなる金属支持基板を用意して(図3(a)参照)、金属支持基板の上面に、感光性ポリアミック酸樹脂のワニスを塗布し、乾燥後、フォトマスクを介して露光した後、加熱し、その後、現像することにより、金属支持基板の上面の外周縁部が一部露出するようなパターンを形成した後、これを加熱硬化させて、厚み10μmのポリイミド樹脂からなるベース絶縁層を形成した(図3(b)参照)。
次いで、このベース絶縁層の上面に、セミアディティブ法によって、厚み10μmの銅からなる導体パターンを、端子部および配線が一体的に形成される配線回路パターンとして形成した(図3(c)参照)。
その後、導体パターンの上面および側面と、導体パターンから露出するベース絶縁層の上面および側面と、ベース絶縁層から露出する金属支持基板の上面とに連続して、クロムをターゲットとするスパッタリングによって、クロム薄膜からなるスパッタリング皮膜を形成した。
なお、スパッタリングは、上記と同様の方法において、下記の条件で実施した。
ターゲット:Cr
到達真空度:1.33×10-3Pa
導入ガス流量(アルゴン):2.0×10-33/h
動作圧:0.16Pa
アース電極温度:20℃
電力:DC180W
スパッタリング時間:4秒
スパッタリング皮膜の厚み:0.01μm
次いで、125℃、12時間、大気中で加熱することにより、クロム薄膜からなるスパッタリング皮膜の表面を酸化して、酸化クロム層からなる酸化金属層を形成した(図3(d)参照)。
なお、酸化金属層が形成されていることはESCAにて確認した。また、この酸化金属層の表面抵抗値を、表面抵抗測定装置(三菱化学(株)製、Hiresta−up MCP−HT450)を用いて、温度25℃、湿度15%で測定したところ、1×109Ω/□であった。
その後、導体パターンの上面および側面、導体パターンから露出するベース絶縁層の上面および側面、および、金属支持基板の上面に、それぞれ形成されている半導電性層の表面に、感光性ポリアミック酸樹脂のワニスを塗布し、乾燥後、フォトマスクを介して露光した後、加熱し、その後、現像し加熱硬化することにより、ベース絶縁層の上面に形成されている半導電性層の表面に、導体パターンの上面および側面に形成されている半導電性層を被覆する厚み5μmのポリイミド樹脂からなるカバー絶縁層を形成した(図3(e)参照)。
このカバー絶縁層は、導体パターンの上面に形成されている半導電性層の表面においては、端子部に対応して、半導電性層が露出する開口部が形成されるように形成した。
また、カバー絶縁層は、ベース絶縁層の上面に形成されている半導電性層の表面においては、ベース絶縁層の側面に形成されている半導電性層との連続部分にも積層されるように形成した。
その後、カバー絶縁層の開口部から露出する半導電性層と、カバー絶縁層から露出するベース絶縁層の上面に形成されている半導電性層と、金属支持基板の上面に形成されている半導電性層とを、エッチングした(図3(f)参照)。
エッチングは、上記以外の部分をエッチングレジストで被覆した後、エッチング液として、フェリシアン化カリウムと水酸化ナトリウムとの混合水溶液を用いて、30℃で3分間ウエットエッチングした。なお、このエッチングでは、ベース絶縁層の側面に形成される半導電性層が残存するようにエッチングした。
その後、端子部の表面に、無電解ニッケルと無電解金めっきとにより、ニッケルおよび金からなる厚み2.0μmの金属めっき層を形成した後、金属支持基板を、化学エッチングによって切り抜いて、ジンバルを形成するとともに、外形加工することにより、回路付サスペンション基板を得た(図3(g)参照)。
得られた回路付サスペンション基板は、導体パターンの側面および上面と、ベース絶縁層の上面および側面とに、半導電性層が連続して形成されており、また、ベース絶縁層の側面に形成されている半導電性層の下端面が、金属支持基板の上面に接触しており、上記した図2に示す回路付サスペンション基板1Aに相当する。
また、得られた回路付サスペンション基板について、端子部の電荷量を、クーロンメーター(春日電器製 NK−1001型)を用いて測定したところ、0nQであった。
実施例2
厚み25μmのステンレス箔からなる金属支持基板を用意して(図7(a)参照)、金属支持基板の上面に、感光性ポリアミック酸樹脂のワニスを塗布し、乾燥後、フォトマスクを介して露光した後、加熱し、その後、現像することにより、金属支持基板の上面の外周縁部が一部露出するようなパターンを形成した後、これを加熱硬化させて、厚み10μmのポリイミド樹脂からなるベース絶縁層を形成した(図7(b)参照)。
その後、ベース絶縁層の上面および側面と、ベース絶縁層から露出する金属支持基板の上面とに連続して、連続スパッタリングにより、クロムスパッタリングおよび銅スパッタリングして、厚み150Åのクロム薄膜と厚み700Åの銅薄膜とを順次積層し、導体薄膜を形成した(図7(c)参照)。
なお、連続スパッタリングは、下記の条件で実施した。
ターゲット:Cr/Cu
到達真空度:1.33×10-3Pa
導入ガス流量(アルゴン):2.0×10-33/h
動作圧:0.16Pa
アース電極温度:20℃
電力:DC180W
スパッタリング時間:4秒
次いで、ドライフィルムレジストから、配線回路パターンと逆パターンでめっきレジストを形成した後(図7(d)参照)、めっきレジストから露出する導体薄膜の表面に、電解銅めっきにより、厚み10μmの導体パターンを、端子部および配線が一体的に形成される配線回路パターンとして形成した(図7(e)参照)。
その後、めっきレジストを剥離により除去した後(図7(f)参照)、導体パターンから露出する銅薄膜を、クロム薄膜が残存するように、エッチングにより除去した(図7(g)参照)。エッチングは、エッチング液として、硝酸水溶液と過酸化水素水との混合水溶液を用いて、30℃で20秒間ウエットエッチングした。
その後、銅薄膜の除去により露出したクロム薄膜を、120℃、12時間、大気中で加熱することにより、クロム薄膜の表面を酸化して、酸化クロム層からなる酸化金属層を形成した(図7(h)参照)。
なお、酸化金属層が形成されていることはESCAにて確認した。また、この酸化金属層の表面抵抗値を、表面抵抗測定装置(三菱化学(株)製、Hiresta−up MCP−HT450)を用いて、温度25℃、湿度15%で測定したところ、1.0×108Ω/□であった。
その後、導体パターンの上面および側面と、導体パターンから露出するベース絶縁層の上面および側面に形成されている半導電性層の表面と、金属支持基板の上面に形成されている半導電性層の表面とに、感光性ポリアミック酸樹脂のワニスを塗布し、乾燥後、フォトマスクを介して露光した後、加熱し、その後、現像し加熱硬化することにより、ベース絶縁層の上面に形成されている半導電性層の表面に、導体パターンの上面および側面を被覆する厚み5μmのポリイミド樹脂からなるカバー絶縁層を形成した(図7(i)参照)。
このカバー絶縁層は、導体パターンの上面においては、端子部に対応して、導体パターンが露出する開口部が形成されるように形成した。
また、カバー絶縁層は、ベース絶縁層の上面に形成されている半導電性層の表面においては、ベース絶縁層の側面に形成されている半導電性層との連続部分にも積層されるように形成した。
その後、カバー絶縁層から露出するベース絶縁層の上面に形成されている半導電性層と、金属支持基板の上面に形成されている半導電性層とを、エッチングした(図7(j)参照)。
エッチングは、上記以外の部分をエッチングレジストで被覆した後、エッチング液として、フェリシアン化カリウムと水酸化ナトリウムとの混合水溶液を用いて、30℃で3分間ウエットエッチングした。なお、このエッチングでは、ベース絶縁層の側面に形成される半導電性層が残存するようにエッチングした。
その後、端子部の表面に、無電解ニッケルと無電解金めっきとにより、ニッケルおよび金からなる厚み2.0μmの金属めっき層を形成した後、金属支持基板を、化学エッチングによって切り抜いて、ジンバルを形成するとともに、外形加工することにより、回路付サスペンション基板を得た(図7(k)参照)。
得られた回路付サスペンション基板は、導体パターンから露出するベース絶縁層の上面には、半導電性層が、導体パターンの側面と接触するように形成されており、また、ベース絶縁層の側面に形成されている半導電性層の下端面が、金属支持基板の上面に接触しており、上記した図6に示す回路付サスペンション基板1Cに相当する。
また、得られた回路付サスペンション基板について、端子部の電荷量を、クーロンメーター(春日電器製 NK−1001型)を用いて測定したところ、0nQであった。
本発明の配線回路基板の一実施形態である回路付サスペンション基板を示す概略平面図である。 図1に示す回路付サスペンション基板の長手方向に沿う部分断面図(回路付サスペンション基板1Aの部分断面図)である。 図2に示す回路付サスペンション基板の製造方法を示す製造工程図であって、(a)は、金属支持基板を用意する工程、(b)は、金属支持基板の上面に、ベース絶縁層をパターンとして形成する工程、(c)は、ベース絶縁層の上面に、導体パターンを形成する工程、(d)は、導体パターンの上面および側面と、導体パターンから露出するベース絶縁層の上面および側面と、ベース絶縁層から露出する金属支持基板の上面とに、半導電性層を形成する工程、(e)は、ベース絶縁層の上面に形成されている半導電性層の表面に、導体パターンの上面および側面に形成されている半導電性層を被覆するカバー絶縁層を、パターンとして形成する工程、(f)は、カバー絶縁層の開口部から露出する半導電性層と、カバー絶縁層から露出するベース絶縁層の上面に形成されている半導電性層と、金属支持基板の上面に形成されている半導電性層とを、エッチングにより除去する工程、(g)は、端子部の表面に、金属めっき層を形成する工程を示す。 図1に示す回路付サスペンション基板の長手方向に沿う部分断面図(回路付サスペンション基板1Bの部分断面図)である。 図4に示す回路付サスペンション基板の製造方法を示す製造工程図であって、(a)は、金属支持基板を用意する工程、(b)は、金属支持基板の上面に、ベース絶縁層をパターンとして形成する工程、(c)は、ベース絶縁層の上面および側面と、ベース絶縁層から露出する金属支持基板の上面とに、半導電性層を形成する工程、(d)は、ベース絶縁層の上面に形成されている半導電性層の表面に、導体パターンを形成する工程、(e)は、ベース絶縁層の上面に形成されている半導電性層の表面に、導体パターンの上面および側面を被覆するカバー絶縁層を、パターンとして形成する工程、(f)は、カバー絶縁層から露出するベース絶縁層の上面に形成されている半導電性層と、金属支持基板の上面に形成されている半導電性層とを、エッチングにより除去する工程、(g)は、端子部の表面に、金属めっき層を形成する工程を示す。 図1に示す回路付サスペンション基板の長手方向に沿う部分断面図(回路付サスペンション基板1Cの部分断面図)である。 図6に示す回路付サスペンション基板の製造方法を示す製造工程図であって、(a)は、金属支持基板を用意する工程、(b)は、金属支持基板の上面に、ベース絶縁層をパターンとして形成する工程、(c)は、ベース絶縁層の上面および側面と、ベース絶縁層から露出する金属支持基板の上面とに、クロム薄膜と銅薄膜とが順次積層されてなる導体薄膜を形成する工程、(d)は、配線回路パターンと逆パターンでめっきレジストを形成する工程、(e)は、めっきレジストから露出する導体薄膜の表面に、導体パターンを形成する工程、(f)は、めっきレジストを除去する工程、(g)は、導体パターンから露出する銅薄膜を、エッチングにより除去する工程、(h)は、クロム薄膜を、半導電性化処理して、酸化クロム層からなる半導電性層を形成する工程、(i)は、ベース絶縁層の上面に形成されている半導電性層の表面に、導体パターンの上面および側面を被覆するカバー絶縁層を、パターンとして形成する工程、(j)は、カバー絶縁層から露出するベース絶縁層の上面に形成されている半導電性層と、金属支持基板の上面に形成されている半導電性層とを、エッチングにより除去する工程、(k)は、端子部の表面に、金属めっき層を形成する工程を示す。 スパッタリング装置の一実施形態を示す概略構成図である。
符号の説明
1A、1B、1C 回路付サスペンション基板
2 金属支持基板
3 ベース絶縁層
4 導体パターン
5 カバー絶縁層
6 端子部
7 半導電性層
12 導体薄膜

Claims (6)

  1. 金属支持基板と、
    前記金属支持基板の上に形成されるベース絶縁層と、
    前記ベース絶縁層の上に形成される導体パターンと、
    前記導体パターンから露出する前記ベース絶縁層の上に形成され、少なくとも一部が前記金属支持基板および前記導体パターンに接触している半導電性層と、
    前記導体パターンを被覆するように、前記ベース絶縁層の上に形成されている半導電性層の上に形成されるカバー絶縁層と、
    前記カバー絶縁層が開口されることにより露出される導体層からなる端子部と
    を備えていることを特徴とする、配線回路基板。
  2. 前記半導電性層は、前記導体パターンの上面および側面を被覆するように、形成されていることを特徴とする、請求項1に記載の配線回路基板。
  3. 前記半導電性層が、酸化金属層であることを特徴とする、請求項1または2に記載の配線回路基板。
  4. 金属支持基板を用意する工程と、
    前記金属支持基板の上面に、ベース絶縁層をパターンで形成する工程と、
    前記ベース絶縁層の上面に、導体パターンを形成する工程と、
    前記導体パターンの上面および側面と、前記導体パターンから露出する前記ベース絶縁層の上面および側面と、前記ベース絶縁層から露出する前記金属支持基板の上面とに、半導電性層を連続して形成する工程と、
    前記ベース絶縁層の上面に形成されている半導電性層と前記ベース絶縁層の側面に形成されている半導電性層との連続部分を含んで、前記ベース絶縁層の上面に形成されている半導電性層の表面に、前記導体パターンの上面および側面に形成されている前記半導電性層を被覆するカバー絶縁層を、前記導体パターンの上面に形成されている前記半導電性層が露出する開口部が形成されるように、形成する工程、
    前記連続部分において前記ベース絶縁層の側面に形成されており、前記金属支持基板の上面に接触する前記半導電性層が残存するように、前記開口部から露出する前記半導電性層と、前記ベース絶縁層の上面に形成され、前記カバー絶縁層から露出する前記半導電性層と、前記金属支持基板の上面に形成されている前記半導電性層とを、除去する工程と
    を備えていることを特徴とする、配線回路基板の製造方法。
  5. 金属支持基板を用意する工程と、
    前記金属支持基板の上面に、ベース絶縁層をパターンで形成する工程と、
    前記ベース絶縁層の上面および側面と、前記ベース絶縁層から露出する前記金属支持基板の上面とに、半導電性層を連続して形成する工程と、
    前記ベース絶縁層の上面に形成されている前記半導電性層の表面に、導体パターンを形成する工程と、
    前記ベース絶縁層の上面に形成されている半導電性層と前記ベース絶縁層の側面に形成されている半導電性層との連続部分を含んで、前記ベース絶縁層の上面に形成されている半導電性層の表面に、前記導体パターンの上面および側面を被覆するカバー絶縁層を、前記導体パターンの上面が露出する開口部が形成されるように、形成する工程、
    前記連続部分において前記ベース絶縁層の側面に形成されており、前記金属支持基板の上面に接触する前記半導電性層が残存するように、前記ベース絶縁層の上面に形成され、前記カバー絶縁層から露出する前記半導電性層と、前記金属支持基板の上面に形成されている前記半導電性層とを、除去する工程と
    を備えていることを特徴とする、配線回路基板の製造方法。
  6. 金属支持基板を用意する工程と、
    前記金属支持基板の上面に、ベース絶縁層をパターンで形成する工程と、
    前記ベース絶縁層の上面および側面と、前記ベース絶縁層から露出する前記金属支持基板の上面とに、導体薄膜を連続して形成する工程と、
    前記ベース絶縁層の上面に形成されている前記導体薄膜の表面に導体パターンを形成する工程と、
    前記導体パターンから露出する前記導体薄膜を、半導電性化処理して、半導電性層を形成する工程と、
    前記ベース絶縁層の上面に形成されている半導電性層と前記ベース絶縁層の側面に形成されている半導電性層との連続部分を含んで、前記ベース絶縁層の上面に形成されている半導電性層の表面に、前記導体パターンの上面および側面を被覆するカバー絶縁層を、前記導体パターンの上面が露出する開口部が形成されるように、形成する工程、
    前記連続部分において前記ベース絶縁層の側面に形成されており、前記金属支持基板の上面に接触する前記半導電性層が残存するように、前記ベース絶縁層の上面に形成され、前記カバー絶縁層から露出する前記半導電性層と、前記金属支持基板の上面に形成されている前記半導電性層とを、除去する工程と
    を備えていることを特徴とする、配線回路基板の製造方法。
JP2005157755A 2005-05-30 2005-05-30 配線回路基板およびその製造方法 Active JP3828918B1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005157755A JP3828918B1 (ja) 2005-05-30 2005-05-30 配線回路基板およびその製造方法
US11/439,307 US7566833B2 (en) 2005-05-30 2006-05-24 Wired circuit board and production method thereof
CN200610084148.3A CN1874651B (zh) 2005-05-30 2006-05-26 布线电路基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005157755A JP3828918B1 (ja) 2005-05-30 2005-05-30 配線回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP3828918B1 JP3828918B1 (ja) 2006-10-04
JP2006332549A true JP2006332549A (ja) 2006-12-07

Family

ID=37214329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005157755A Active JP3828918B1 (ja) 2005-05-30 2005-05-30 配線回路基板およびその製造方法

Country Status (3)

Country Link
US (1) US7566833B2 (ja)
JP (1) JP3828918B1 (ja)
CN (1) CN1874651B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7465884B2 (en) 2006-04-20 2008-12-16 Nitto Denko Corporation Wired circuit board
EP2091309A2 (en) 2008-02-12 2009-08-19 Nitto Denko Corporation Producing Method of Wired Circuit Board
EP2111086A1 (en) 2008-04-18 2009-10-21 Nitto Denko Corporation Method of manufacturing wiring circuit board
JP2009278017A (ja) * 2008-05-16 2009-11-26 Sanko:Kk プリント配線板及びその製造方法
JP2010238778A (ja) * 2009-03-30 2010-10-21 Hitachi Cable Ltd 配線基板の製造方法及び配線基板
US7982136B2 (en) 2007-05-11 2011-07-19 Nitto Denko Corporation Wired circuit board and producing method thereof
US8071886B2 (en) 2006-12-25 2011-12-06 Nitto Denko Corporation Wired circuit board having a semiconductive grounding layer and producing method thereof
US8164002B2 (en) 2006-12-25 2012-04-24 Nitto Denko Corporation Wired circuit board and producing method thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4187757B2 (ja) * 2006-06-22 2008-11-26 日東電工株式会社 配線回路基板
JP2009016610A (ja) * 2007-07-05 2009-01-22 Nitto Denko Corp 配線回路基板およびその製造方法
CN102833950A (zh) * 2012-09-12 2012-12-19 中国电子科技集团公司第二十四研究所 提高导热和过流能力的基板制作方法
EP3168719B1 (en) * 2014-07-10 2019-03-20 Toppan Printing Co., Ltd. Black electrode substrate, production method for black electrode substrate, and display device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2855254B2 (ja) * 1994-07-15 1999-02-10 日本メクトロン株式会社 回路配線を備えた磁気ヘッド用サスペンションの製造法
JPH08153940A (ja) 1994-11-25 1996-06-11 Kanegafuchi Chem Ind Co Ltd フレキシブル回路基板
US6316734B1 (en) * 2000-03-07 2001-11-13 3M Innovative Properties Company Flexible circuits with static discharge protection and process for manufacture
US6459043B1 (en) * 2001-03-29 2002-10-01 3M Innovative Properties Company Flexible circuit with electrostatic damage limiting feature and method of manufacture
US6995954B1 (en) * 2001-07-13 2006-02-07 Magnecomp Corporation ESD protected suspension interconnect
JP3631992B2 (ja) 2001-11-13 2005-03-23 日東電工株式会社 配線回路基板
US6801402B1 (en) * 2002-10-31 2004-10-05 Western Digital Technologies, Inc. ESD-protected head gimbal assembly for use in a disk drive
JP3964822B2 (ja) 2003-05-07 2007-08-22 日東電工株式会社 回路付サスペンション基板の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7465884B2 (en) 2006-04-20 2008-12-16 Nitto Denko Corporation Wired circuit board
US8071886B2 (en) 2006-12-25 2011-12-06 Nitto Denko Corporation Wired circuit board having a semiconductive grounding layer and producing method thereof
US8164002B2 (en) 2006-12-25 2012-04-24 Nitto Denko Corporation Wired circuit board and producing method thereof
US7982136B2 (en) 2007-05-11 2011-07-19 Nitto Denko Corporation Wired circuit board and producing method thereof
EP2091309A2 (en) 2008-02-12 2009-08-19 Nitto Denko Corporation Producing Method of Wired Circuit Board
US8198017B2 (en) 2008-02-12 2012-06-12 Nitto Denko Corporation Producing method of wired circuit board
EP2111086A1 (en) 2008-04-18 2009-10-21 Nitto Denko Corporation Method of manufacturing wiring circuit board
US8017309B2 (en) 2008-04-18 2011-09-13 Nitto Denko Corporation Method of manufacturing wiring circuit board
JP2009278017A (ja) * 2008-05-16 2009-11-26 Sanko:Kk プリント配線板及びその製造方法
JP4705972B2 (ja) * 2008-05-16 2011-06-22 株式会社三興 プリント配線板及びその製造方法
JP2010238778A (ja) * 2009-03-30 2010-10-21 Hitachi Cable Ltd 配線基板の製造方法及び配線基板

Also Published As

Publication number Publication date
US20060269730A1 (en) 2006-11-30
US7566833B2 (en) 2009-07-28
CN1874651B (zh) 2010-04-14
CN1874651A (zh) 2006-12-06
JP3828918B1 (ja) 2006-10-04

Similar Documents

Publication Publication Date Title
JP3828918B1 (ja) 配線回路基板およびその製造方法
JP4790447B2 (ja) 回路付サスペンション基板
JP3964822B2 (ja) 回路付サスペンション基板の製造方法
EP1871152B1 (en) Wired circuit board
EP1865759B1 (en) Wired circuit board
EP1874100B1 (en) Wired circuit board
JP4652179B2 (ja) 配線回路基板
JP2007157836A (ja) 配線回路基板
JP4347776B2 (ja) 配線回路基板
JP2006019522A (ja) 配線回路基板および配線回路基板の製造方法
US7982136B2 (en) Wired circuit board and producing method thereof
JP4845514B2 (ja) 配線回路基板およびその製造方法
JP4629067B2 (ja) 配線回路基板の製造方法
JP4128998B2 (ja) 配線回路基板およびその製造方法
JP2006134421A (ja) 配線回路基板
JP2005135981A (ja) 回路付サスペンション基板の製造方法
JP2008270828A (ja) 配線回路基板
JP2011176034A (ja) フレキシブルプリント基板の製造方法とエッチング処理方法
JP2006135166A (ja) プリント配線板

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060707

R150 Certificate of patent or registration of utility model

Ref document number: 3828918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120714

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120714

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150714

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250