JP2006324297A - インターポーザ、電子デバイスおよびその冷却方法、半導体素子の実装方法 - Google Patents

Abstract

【課題】 半導体素子と基板との熱膨張差を吸収することが可能なインターポーザ、該インターポーザを有する電子デバイスおよびその冷却方法、上記インターポーザを利用した半導体素子の実装方法を提供する。
【解決手段】 電子デバイス１００における基板１と半導体チップ２との間に設けられるインターポーザ３は、多孔質樹脂であるＰＴＦＥを含んで構成され、基板１および半導体チップ２の電極に対応する位置に開孔部３２を有するＰＴＦＥ基板３０と、開孔部３２内に設けられた接続部３１とを備える。
【選択図】 図１

Description

本発明は、インターポーザ、電子デバイスおよびその冷却方法、半導体素子の実装方法に関し、特に、多孔質樹脂を含んで構成されるインターポーザ、該インターポーザを有する電子デバイスおよびその冷却方法、上記インターポーザを利用した半導体素子の実装方法に関する。

フリップチップ接続に用いられるインターポーザが従来から知られている。
たとえば、特開平１０−２９４３３５号公報や特開平１０−２２３５１号公報においては、導電体パターンが表面に形成された液晶ポリマーフィルムからなるインターポーザが開示されている。

また、特開２００４−３１１５７４号公報においては、耐熱性および絶縁性を有する無機材料（たとえば、ガラスなど）からなるインターポーザが開示されている。

ところで、絶縁性の多孔質体に貫通孔を設け、該貫通孔内に金属膜を設ける技術が従来から知られている。このような技術は、たとえば、特開２００４−２４７２１６号公報、特開２００４−２６５８４４号公報および特開２００５−４６９９３号公報などに記載されている。
特開平１０−２９４３３５号公報 特開平１０−２２３５１号公報 特開２００４−３１１５７４号公報 特開２００４−２４７２１６号公報 特開２００４−２６５８４４号公報 特開２００５−４６９９３号公報

しかしながら、液晶ポリマーやガラス基板は、比較的高価な素材であるため、コスト削減を阻害する。また、液晶ポリマーは樹脂としては比較的硬い素材であり、壊れやすいという問題がある。ガラス基板についても、同様に壊れやすいという問題がある。

上記とは異なる観点では、インターポーザを介して接続される基板と半導体素子との熱膨張差が問題になる場合がある。基板と半導体素子との熱膨張係数の差が大きい（たとえば７倍程度）場合に、比較的高弾性率の液晶ポリマーやガラス基板からなるインターポーザではそれらの熱膨張差を吸収することができず、多端子や狭ピッチで実装すると、はんだ接合部においてクラックが発生したり、半導体素子に歪みが生じて性能に影響する場合がある。

本発明は、上記のような問題に鑑みてなされたものであり、本発明の目的は、半導体素子と基板との熱膨張差を吸収することが可能なインターポーザ、該インターポーザを有する電子デバイスおよびその冷却方法、上記インターポーザを利用した半導体素子の実装方法を提供することにある。

本発明に係るインターポーザは、実装基板と該実装基板上に搭載される半導体素子との間に設けられるインターポーザであって、多孔質樹脂を含んで構成され、実装基板および半導体素子の電極に対応する位置に貫通孔を有する本体と、貫通孔内に設けられた金属膜とを備える。

上記構成によれば、半導体素子と実装基板との熱膨張差を吸収することができる。
上記インターポーザにおいて、好ましくは、多孔質樹脂は、ポリテトラフルオロエチレンである。

これにより、耐熱性、耐薬品性、加工性、機械的特性および誘電特性などの点で優れたインターポーザが得られる。

上記インターポーザにおいて、好ましくは、貫通孔の側壁上に、金属膜よりも融点が高く、該金属膜と濡れる他の金属膜が設けられる。

これにより、貫通電極からの金属膜の染み出しを抑制することができる。結果として、狭ピッチにした場合にも、端子間のショートを抑制することができる。また、１貫通電極あたりの通電電流を増大させることが可能になる。

上記インターポーザにおいて、好ましくは、金属膜として、はんだ、インジウムおよびインジウム合金からなる群のうち少なくとも１種を含む素材が用いられる。

これにより、電気的な接合に適した金属膜が得られる。
上記インターポーザにおいて、好ましくは、他の金属膜は、銅、または、銅−ニッケル−金の積層構造を含む。

これにより、電気的な接合に適した側壁コート膜が得られる。
本発明に係る電子デバイスは、実装基板と、実装基板上に搭載される半導体素子と、実装基板と半導体素子との間に設けられる上述したインターポーザとを備える。

上記構成によれば、インターポーザが多孔質樹脂を含むことにより、半導体素子と実装基板との熱膨張差を吸収することができる。結果として、信頼性の高い電子デバイスが得られる。

本発明に係る電子デバイスの冷却方法は、上述した電子デバイスにおけるインターポーザに半導体素子を冷却する冷却媒体を供給するものである。

これにより、半導体素子をその下面からも冷却することが可能になる。結果として、冷却効率が向上する。

本発明に係る半導体素子の実装方法は、実装基板上に実装される半導体素子の実装方法であって、上述したインターポーザを実装基板上に配置する工程と、実装基板との間でインターポーザを介装するように半導体素子を配置する工程と、インターポーザにおける金属膜を溶融することで実装基板と半導体素子とを電気的に接続する工程とを備える。

上記方法によれば、インターポーザが多孔質樹脂を含むことにより、金属膜を溶融する際の半導体素子と実装基板との熱膨張差を吸収することができる。結果として、信頼性の高い電子デバイスが得られる。

上記半導体素子の実装方法は、好ましくは、インターポーザの外周に封止材を設ける工程をさらに備え、封止材は、その一部がインターポーザにおける多孔質樹脂の空隙に入り込むように設けられる。

これにより、多孔質樹脂に封止材が絡んで、インターポーザが強固に固定される。結果として、信頼性の高いパッケージが得られる。

本発明によれば、半導体素子と実装基板との熱膨張差を吸収することができる。

以下に、本発明に基づくインターポーザ、電子デバイスおよびその冷却方法、半導体素子の実装方法の実施の形態について説明する。なお、同一または相当する部分に同一の参照符号を付し、その説明を繰返さない場合がある。

図１は、本発明の１つの実施の形態に係る電子デバイスを示した断面図である。
図１を参照して、本実施の形態に係る電子デバイス１００は、「実装基板」としての基板１と、「半導体素子」としての半導体チップ２と、インターポーザ３と、封止材４とを含んで構成される。

基板１には配線１０が形成されている。また、半導体チップ２は回路（図示せず）を有する。

インターポーザ３は、ＰＴＦＥ（Poly-Tetra-Fluoro-Ethylene）基板３０と、接続部３１と、開孔部３２とを含んで構成される。ここで、ＰＴＦＥは、「多孔質樹脂」である。接続部３１は、「金属膜」により構成され、基板１上に形成される第１部分３１Ａと、開孔部３２内に形成される第２部分３１Ｂと、半導体チップ２上に形成される第３部分３１Ｃとを有する。そして、接続部３１は、配線１０と、半導体チップ２の回路とを電気的に接続する。

ＰＴＦＥ基板３０としては、たとえば、厚み３００μｍの「ポアフロン（登録商標）」を使用することが可能である。これにより、耐熱性、耐薬品性、加工性、機械的特性および誘電特性などの点で優れたインターポーザが得られる。具体的には、たとえば、ＰＴＦＥは軟らかいため、ＰＴＦＥ基板３０を有するインターポーザ３は、曲げられても破損しにくい。また、ＰＴＦＥは比較的安価であるため、コストの面でも有利である。さらに、多孔質ＰＴＦＥは厚み方向のクッション性にも優れるため、高さのばらつきの大きい電極にも対応できる。

また、接続部３１を構成する「金属膜」としては、たとえば、共晶はんだ（３７Ｐｂ−６３Ｓｎなど）、高温はんだ（９５Ｐｂ−５Ｓｎ，９０Ｐｂ−１０Ｓｎなど）、鉛フリーはんだ（９５Ｓｎ−５Ｓｂ，９６．５Ｓｎ−３．５Ａｇ，９６．５Ｓｎ−３Ａｇ−０．５Ｃｕ，４２Ｓｎ−５８Ｂｉなど）や、インジウムまたはインジウム合金（４８Ｓｎ−５２Ｉｎ）を使用することが可能である。また、上記材料を複数組合わせて用いることも可能である。これにより、電気的な接合に適した金属膜が得られる。

上記について要約すると、インターポーザ３は、「多孔質樹脂」としてのＰＴＦＥを含んで構成され、基板１および半導体チップ２の電極に対応する位置に「貫通孔」としての開孔部３２を有する「本体」としてのＰＴＦＥ基板３０と、開孔部３２内に設けられた接続部３１とを備える。

基板１に半導体チップ２を実装する工程は、インターポーザ３を基板１上に配置する工程と、基板１との間でインターポーザ３を介装するように半導体チップ２を配置する工程と、インターポーザ３における接続部３１を構成する「金属膜」を溶融することで基板１と半導体チップ２とを電気的に接続する工程と、インターポーザ３の外周に封止材４を設ける工程とを備える。なお、封止材４を省略する場合もある。

「金属膜」を溶融させるための加熱工程により、基板１および半導体チップ２が膨張する。ここで、基板１の線膨張係数（たとえば、ガラスエポキシ樹脂の場合２０ｐｐｍ／℃程度）と半導体チップ２の線膨張係数（たとえば、シリコンの場合３ｐｐｍ／℃程度）との差が大きい場合、その熱膨張差によって、接続部３１の硬化後に内部応力が生じ、接続部３１周辺でクラックが発生したり、半導体チップ２に歪みが生じたりすることが懸念される。

これに対し、本実施の形態に係る電子デバイス１００においては、上記のように、インターポーザ３が比較的低弾性率の「多孔質樹脂」であるＰＴＦＥを含むことにより、基板１と半導体チップ２との熱膨張差を吸収することができる。結果として、信頼性の高い電子デバイスが得られる。

図２は、図１に示されるインターポーザ３を矢印Ａの方向からみた図である。
図２を参照して、インターポーザ３には、縦方向（図２おける上下方向）および横方向（図２における左右方向）にそれぞれ並ぶように複数の開孔部３２が形成されている。ここで、複数の開孔部３２のピッチは、たとえば０．５ｍｍ程度であり、該開孔部３２の径は、たとえば０．３ｍｍ程度である。そして、開孔部３２は、ＰＴＦＥ基板３０の外周部分３３を避けて形成されている。図１に示すように、インターポーザの外周には封止材４が設けられる。この封止材４は、「多孔質樹脂基板」であるＰＴＦＥ基板３０の外周部分３３の空隙に入り込むように形成される。これにより、ＰＴＦＥ基板３０に封止材４が絡んで、インターポーザ３が強固に固定される。結果として、信頼性の高いパッケージが得られる。

なお、場合によっては、ＰＴＦＥ基板３０に代えて、上記「多孔質樹脂」として、テトラフルオロエチレン／ヘキサフルオロプロピレン共重合体（ＦＥＰ）、テトラフルオロエチレン／パーフルオロアルキルビニルエーテル共重合体（ＰＦＡ）、ポリフッ化ビニリデン（ＰＶＤＦ）、ポリフッ化ビニリデン共重合体、エチレン／テトラフルオロエチレン共重合体（ＥＴＦＥ樹脂）、ポリイミド（ＰＩ）、ポリアミドイミド（ＰＡＩ）、ポリアミド（ＰＡ）、変性ポリフェニレンエーテル（ｍＰＰＥ）、ポリフェニレンスルフィド（ＰＰＳ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＵ）、ポリエーテルスルホン（ＰＥＳ）、パリレン樹脂などを用いることも考えられる。

図３は、インターポーザ３に用いられるＰＴＦＥの構造を示したＳＥＭ写真である。そして、図４は、図３に示されるＰＴＦＥの構造を模式的に示した図である。

図３，図４を参照して、多孔質ＰＴＦＥは、ノード部３４と、非常に細い多数のフィブリル部３５とからなる微細構造（「微細繊維状組織」ともいう）を有している。ノード部３４は、フィブリル部３５によって互いに連結される。多孔質ＰＴＦＥでは、この微細構造が多孔質構造を形成している。

図５は、インターポーザ３を示した断面図である。図５を参照して、インターポーザ３においては、「貫通孔」としての開孔部３２の側壁上に、「金属膜」としての接続部３１と濡れる「他の金属膜」としての側壁コート３２Ａが設けられる。ここで、側壁コート３２Ａを構成する「他の金属膜」の融点は、接続部３１を構成する「金属膜」の融点よりも高い。したがって、「金属膜」を溶融させて基板１の配線１０と半導体チップ２の回路とを電気的に接続する際に、開孔部３２からＰＴＦＥ基板３０の空隙に向けて「金属膜」が染み出すことを抑制することができる。結果として、端子間のピッチを狭くした場合にも、該端子間のショートを抑制することができる。また、開孔部３２内に「金属膜」を多く残留させることができるので、１貫通電極あたりの通電電流を増大させることが可能になる。なお、側壁コート３２Ａは、接続部３１と同様に、基板１と半導体チップ２とを電気的に接続する機能を果たす。

側壁コート３２Ａとしては、たとえば、銅、または、銅−ニッケル−金の積層構造を含む素材が用いられる。

図６〜図１０は、多孔質樹脂材料に開孔部を設ける工程における各ステップを示した図である。そして、図１１〜図１３は、上記開孔部に金属膜を設ける工程における各ステップを示した図であり、図１１は、図１０に続くステップを示した図である。

図６，図７を参照して、ＰＴＦＥ基板３０の両面に、マスク層としてのＰＴＦＥ基板３０Ａを積層して、３層構成の積層体３００を形成する。マスク層となるＰＴＦＥ基板３０Ａとしては、ＰＴＦＥ基板３０と同じものを用いてもよいし、異なるものを用いてもよい。通常は、同じＰＴＦＥ基板を３枚用いて積層体３００を形成する。

次に、積層体３００の各多孔質構造内に、化学反応により固形物を形成し得る化合物を含有する液体または溶液を含浸させる。この化合物としては、たとえば、可溶性ポリマー、熱または光により重合反応してポリマーを形成する重合性モノマー、パラフィンなどが使用可能である。重合性モノマーとしては、たとえば、メチルメタクリレートなどの単官能のアクリレートまたはメタクリレートが使用可能である。なお、重合性モノマーには、光重合開始剤または熱重合開始剤を添加する。

図８を参照して、含浸させた液体または溶液中の化合物を化学反応させて固形物を形成する。たとえば、重合性モノマーを光重合または熱重合して常温で固体のポリマー（たとえば、ＰＭＭＡ：ポリメタクリル酸メチル）を形成する。これにより、積層体３００の３層のすべてがポリマーにより充填される。

図９を参照して、各多孔質構造内に固形物を有する積層体の主表面から裏面を貫く複数の開孔部３２をドリル加工により形成する。図１０を参照して、開孔部３２が形成された積層体３００から、溶剤を用いて固形物を溶解させ、各多孔質構造内から除去する。そして、ドリル加工でのバリや屑による孔封鎖を除去するため、積層体３００にエッチングを施す。

なお、上記の開孔部形成ステップに代えて、レーザ加工法や放射光加工法を用いることも可能である。この場合、３層構造の積層体の状態（図７に示す状態）のままで、開孔部３２を形成する部分にのみ光を当ててＰＴＦＥを分解することで孔あけ加工を行なう。

図１１を参照して、図１０に示される状態から、積層体３００の各開孔部３２の壁面を含む表面に、側壁コート３２Ａを付着させる。側壁コート３２Ａは、金属イオンの還元反応を促進する触媒（めっき触媒）としても機能する。この際、両面に配置されたＰＴＦＥ基板３０Ａは、マスク層として機能し、ＰＴＦＥ基板３０の両面に触媒が付着するのを防いでいる。

図１２を参照して、側壁コート３２Ａが形成された積層体３００に対し、へら３２０を用いてはんだペーストなどの低融点金属３１０をキャスティングする。そして、積層体３００をリフロー炉に入れて（たとえば、高温はんだの場合は、３００℃の温度で１分程度）、キャスティングされた低融点金属をＰＴＦＥ基板３００に馴染ませる。なお。このリフロー工程については、省略することも可能である。また、図１２に示されるキャスティング工程に代えて、図１３に示すように、積層体３００にはんだめっきを施すことにより、開孔部３２内に低融点金属３１０を充填してもよい。図１２または図１３に示される状態から、マスク層としてのＰＴＦＥ基板３０Ａを剥がすことで、図５に示すように、開孔部３２内にのみ接続部３１（低融点金属３１０）が充填されたＰＴＦＥ基板３０が得られる。

図１４は、インターポーザ３の変形例を示した断面図である。そして、図１５〜図１７は、本変形例に係る多孔質樹脂材料の開孔部に金属膜を設ける工程における各ステップを示す図である。なお、図１５は、図１０に続くステップを示した図である。

図１４〜図１７を参照して、本変形例に係るインターポーザ３においては、開孔部３２の内壁に側壁コートが形成されていない。すなわち、図１０に示すステップの後、開孔部３２の内壁に側壁コートが形成されていない状態（図１５に示す状態）で、開孔部３２内に低融点金属３１０を供給する。

低融点金属３１０は、図１６に示すように、へら３２０を用いたキャスティングにより供給されてもよいし、図１７に示すように、積層体３００にはんだめっきを施すことにより供給されてもよい。図１６または図１７に示される状態から、マスク層としてのＰＴＦＥ基板３０Ａを剥がすことで、図１４に示すように、開孔部３２内にのみ接続部３１（低融点金属３１０）が充填されたＰＴＦＥ基板３０が得られる。このように、開孔部３２の内壁に側壁コートが設けられていなくても、開孔部３２間のピッチ（端子間ピッチ）が比較的広ければ（たとえば１ｍｍ以上程度）、特に問題は生じない。

図１８は、本実施の形態に係る電子デバイス１００の冷却方法を説明する図である。
図１８を参照して、本実施の形態に係る電子デバイス１００の冷却方法は、半導体チップ２を冷却する冷却媒体を（図中矢印のように）インターポーザ３に供給するものである。ここで、冷却媒体は気体であってもよいし液体であってもよい。具体的には、たとえば、空気、水、代替フロンなどが使用可能である。

上記のようにすることで、半導体チップ２をその下面からも冷却することが可能になる。結果として、冷却効率が向上する。なお、この冷却方法の適用範囲は、必ずしも図１８に示すような構造（半導体チップ２がスタックされた構造）に限定されず、半導体チップ２がスタックされていない構造に対して適用することも可能である。また、この冷却は、典型的には、接続部３１を構成する「金属膜」を溶融させる際に行なわれるが、電子デバイス１００の完成後、実際に電子デバイス１００を動作させる際に行なわれてもよい。

以上、本発明の実施の形態について説明したが、今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。

本発明の１つの実施の形態に係る電子デバイスを示した断面図である。 図１に示されるインターポーザを矢印Ａの方向からみた図である。 多孔質樹脂の構造を示したＳＥＭ写真である。 図３に示される多孔質樹脂の構造を模式的に示した図である。 本発明の１つの実施の形態に係るインターポーザを示した断面図である。 多孔質樹脂材料に開孔部を設ける工程における第１ステップを示した図である。 多孔質樹脂材料に開孔部を設ける工程における第２ステップを示した図である。 多孔質樹脂材料に開孔部を設ける工程における第３ステップを示した図である。 多孔質樹脂材料に開孔部を設ける工程における第４ステップを示した図である。 多孔質樹脂材料に開孔部を設ける工程における第５ステップを示した図である。 図５に示されるインターポーザの作製工程における第１ステップを示す図であり、図１０に示されるステップに続くステップである。 図５に示されるインターポーザの作製工程における第２ステップを示す図である。 図５に示されるインターポーザの作製工程における第２ステップの変形例を示す図である。 本発明の１つの実施の形態に係るインターポーザの変形例を示した断面図である。 図１４に示されるインターポーザの作製工程における第１ステップを示す図であり、図１０に示されるステップに続くステップである。 図１４に示されるインターポーザの作製工程における第２ステップを示す図である。 図１４に示されるインターポーザの作製工程における第２ステップの変形例を示す図である。 本発明の１つの実施の形態に係る電子デバイスの冷却方法を説明する図である。

符号の説明

１ 基板、２ 半導体チップ、３ インターポーザ、４ 封止材、１０ 配線、３０，３０Ａ ＰＴＦＥ基板、３１ 接続部、３１Ａ 第１部分、３１Ｂ 第２部分、３１Ｃ 第３部分、３２ 開孔部、３２Ａ 側壁コート、３３ 外周部分、３４ ノード部、３５ フィブリル部、１００ 電子デバイス、３００ 積層体、３１０ 低融点金属、３２０ へら。

Claims (9)

1. 実装基板と該実装基板上に搭載される半導体素子との間に設けられるインターポーザであって、
   多孔質樹脂を含んで構成され、前記実装基板および前記半導体素子の電極に対応する位置に貫通孔を有する本体と、
   前記貫通孔内に設けられた金属膜とを備えた、インターポーザ。
2. 前記多孔質樹脂は、ポリテトラフルオロエチレンである、請求項１に記載のインターポーザ。
3. 前記貫通孔の側壁上に、前記金属膜よりも融点が高く、該前記金属膜と濡れる他の金属膜が設けられた、請求項１または請求項２に記載のインターポーザ。
4. 前記金属膜は、はんだ、インジウムおよびインジウム合金からなる群のうち少なくとも１種を含む、請求項１から請求項３のいずれかに記載のインターポーザ。
5. 前記他の金属膜は、銅、または、銅−ニッケル−金の積層構造を含む、請求項３または請求項４に記載のインターポーザ。
6. 実装基板と、
   前記実装基板上に搭載される半導体素子と、
   前記実装基板と前記半導体素子との間に設けられる、請求項１から請求項５のいずれかに記載のインターポーザとを備えた、電子デバイス。
7. 請求項６に記載の電子デバイスにおける前記インターポーザに前記半導体素子を冷却する冷却媒体を供給する、電子デバイスの冷却方法。
8. 実装基板上に実装される半導体素子の実装方法であって、
   請求項１から請求項５のいずれかに記載のインターポーザを前記実装基板上に配置する工程と、
   前記実装基板との間で前記インターポーザを介装するように前記半導体素子を配置する工程と、
   前記インターポーザにおける前記金属膜を溶融することで前記実装基板と前記半導体素子とを電気的に接続する工程とを備えた、半導体素子の実装方法。
9. 前記インターポーザの外周に封止材を設ける工程をさらに備え、
   前記封止材は、その一部が前記インターポーザにおける前記多孔質樹脂の空隙に入り込むように設けられる、請求項８に記載の半導体素子の実装方法。