JP2006303423A - 電界効果トランジスタ - Google Patents
電界効果トランジスタ Download PDFInfo
- Publication number
- JP2006303423A JP2006303423A JP2005353600A JP2005353600A JP2006303423A JP 2006303423 A JP2006303423 A JP 2006303423A JP 2005353600 A JP2005353600 A JP 2005353600A JP 2005353600 A JP2005353600 A JP 2005353600A JP 2006303423 A JP2006303423 A JP 2006303423A
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- organic semiconductor
- field effect
- organic
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】 ゲート絶縁部、有機半導体部、並びにソース電極及びドレイン電極とを含有する電界効果トランジスタであって、70℃でゲート絶縁部中の電界強度が100±5MV/mになるような電圧をゲートに5.0±0.1時間印加したときの、スレショルド電圧の変化が5V以内であることを特徴とする電界効果トランジスタ。
【選択図】なし
Description
しかしながら、有機半導体を用いた素子は、無機半導体の素子と比較して、一般に駆動安定性が悪いことが知られている。駆動安定性の一項目としては、スレッショルド電圧のシフトが挙げられる。これは、スレッショルド電圧が、ゲート電圧の印加によるストレスにより変化することである。無機半導体材料の場合、スレッショルド電圧のシフトが3V以内で有れば、電界効果トランジスタの代表的な用途である表示材料の寿命内で実用性の面で許容範囲とされている。しかしながら、半導体にペンタセンやポリフルオレン系のポリマーといった有機材料を用いた電界効果トランジスタでは、スレッショルド電圧のシフトが大きく実用上問題があった(非特許文献1〜3)。
Journal of Applied Physics 2003年,93巻,p.347-354 Physical Review B,2003年,68巻,085316 Applied Physics Letters,79巻,No.8,p.1124−1126
このようなことから、長期間のゲート電圧の印加(ストレス)によるスレッショルド電圧のシフトの小さな有機電界効果トランジスタが求められていた。従って、本発明は、有機半導体部を有し、且つ、該有機半導体部の駆動安定性を高くすることにより、駆動による特性変化の小さな電界効果トランジスタを提供することを目的とする。
即ち、本発明の要旨は、ゲート絶縁部、有機半導体部、並びにソース電極及びドレイン電極とを含有する電界効果トランジスタであって、70℃でゲート絶縁部中の電界強度が
100±5MV/mになるような電圧をゲートに5.0±0.1時間印加したときの、スレショルド電圧の変化が5V以内であることを特徴とする、電界効果トランジスタに存する。
本発明の電界効果トランジスタは、少なくとも、ゲート絶縁部、有機半導体部、並びにソース電極及びドレイン電極とを含有する。好ましくは、更に、支持基板、及びゲート電極を有する。更に好ましくは、支持基板上に、ゲート絶縁部により隔離されたゲート電極及び有機半導体部と、該有機半導体部に接して設けられたソース電極及びドレイン電極とを有するものである。電界効果トランジスタは、ゲート電極に電圧が印加されると、ソース電極とドレイン電極との間の有機半導体部とゲート絶縁部の界面には電流の流路(チャネル)が形成され、この構成により、ゲート電極から印加する入力電圧によってソース電極とドレイン電極との間を流れる電流を制御する機構となっているものである。
本発明の電界効果トランジスタは、70℃でゲート絶縁部中の電界強度が100±5MV/mになるような電圧をゲートに5.0±0.1時間印加した時の、スレショルド電圧の変化が5V以内であることを特徴とする。
ゲート絶縁部中の電界強度が100±5MV/mになるような電圧をゲートに印可するとは、ソース電極とドレイン電極間に印加する電圧をゲート絶縁膜の膜厚で割って求められる電界強度(単位V/m)が(100±5)×106となる事を意味する。印加時間は
、5.0±0.1時間であるが、印加中のスレッショルド電圧の変化をモニターする為に、50秒以上印加した後に1秒以内でFET特性を調べる事は許容である。
スレショルド電圧は、電界効果トランジスタの電流電圧特性から求めることができる。例えば、電荷効果トランジスタの飽和領域のドレイン電流は、次の式(1)で与えられる。
動度、Vgはゲート電圧、Vtはスレッショルド電圧である。)
上記式より、飽和領域でのドレイン電流の平方根とゲート電圧に対してプロットして、直線部分の傾きから移動度が、直線部分を外挿したドレイン電流=0の切片の電圧がスレッショルド電圧として求めることができる。また、一定のゲート絶縁膜でのドレイン電流は、電極の形状(W,L)や絶縁膜の静電容量(Ci)が変化しなければ、移動度μとスレッショルド電圧Vtで決まる。移動度μが変化しない事が確認されれば、ドレイン電流の変化はスレッショルド電圧の変化に還元できる。
電圧印加によるドレイン電流の変化が小さいのが望ましいのであるが、これはスレショルド電圧の変化が5V以内、好ましくは4V以下、さらに好ましくは3V以下が望ましい。
スレショルド電圧のシフトの原因は十分に明らかになってはいないが、半導体中のトラップ準位の形成等が考えられており、一般に温度を上げると大きくなる傾向がある。たとえば、アモルファスシリコンを半導体部に用いたトランジスタでは、スレショルド電圧のシフトは次の実験式で表わされる(TFT/LCD Liquid-Crystal Displays Addressed by Thin-Film Transistors,1996年,p67,T.Tsukada著、Gordon and Breach Science Publishers)。
一般に、室温でのスレショルド電圧のシフトが3V以内ならば、表示素子の寿命から考えて、実用上許容範囲とされている。スレショルド電圧のシフトは、トランジスタ特性が変化して外部の駆動回路の許容範囲を超えてしまうと、所望のディスプレイの動作ができなくなってしまう。従って、スレショルド電圧シフトは小さいほうが好ましいのであるが、特に3V以内であれば、ゲート電圧設定が小さくでき、それに伴い消費電力が小さくなり、それに伴い駆動回路用ICのプロセス/設計を低耐圧のものが用いることができ低コストになる効果が顕著であり、実用上非常に有利になる。
通常ディスプレイを駆動する際には、50MV/m程度の電場になるような電圧が印加される。つまり式2で、70℃でゲート絶縁部中の電界強度が100MV/mになったものでは、室温駆動の場合のスレショルド電圧シフトの10倍程度の加速になると見積もられる。
また、ディスプレイの縦方向のライン数分の1(XGAでは768線なので1/768)しか印加されないので、ディスプレイの寿命を20,000時間とすると、実際にゲート電圧が印加されている時間は26時間程度になる。
液晶ディスプレイでは、交流駆動しているので、ゲート電圧は逆極性の電圧も印加されその場合は逆方向のスレショルド電圧シフトが起こる為、全スレショルド電圧の変化は相殺されて、一つの極性の電圧の印加によるシフトよりも小さくなる事が期待される。しかしながら、有機ELや電気泳動型のディスプレイ等、逆極性が印加されない駆動方法もあるため、本発明に記載されているような、一つの極性の電圧の印加によるスレショルド電圧シフトが小さいことが望ましい有機トランジスタである。
スレショルド電圧の変化を大きくさせる要因としては、半導体部に存在する深いトラップが考えられる。深いトラップに捕獲された電荷は、動けない電荷となり、これがスレショルド電圧の変化を大きくさせる。0.01cm2/Vs以上の比較的高い移動度を有する通常の有機半導体膜は、単結晶である場合以外は、多結晶体や秩序構造を有するポリマー構造体である事が多い。有機物の単結晶は非常に作製しにくく扱いにくい為に実用的でないので除外して考える。深いトラップの原因となるのは、不純物によるもの、粒子間の接続点付近に存在するもの、粒子内の構造欠陥によるもの等が挙げられる。従って、塗布で形成される有機半導体の電圧ストレスによって起因されるスレショルド電圧の変化を小さくするには、次の方法があげられる。
不純物由来の深いトラップを少なくするために純度の高い有機材料を使用する。95wt%以上の純度が好ましく、さらに好ましくは97wt%以上である。
(2)結晶粒の大きさを大きくして、粒子の接続点を少なくする。
例えば、結晶粒が大きくなる有機半導体材料を選択する、または、結晶粒が大きくなるような製膜条件を選択する事により、粒子の接続点そのものを少なくする。
(3)結晶粒子間に存在するトラップを制御する。
例えば、適切なオーバーコート処理を行うことにより、粒子間のトラップを浅くしたり、なくす事が考えられる。オーバーコート処理をすると、オーバーコート剤が粒子間のすきまを通して、有機トランジスタの電気的特性に関係する、半導体膜の絶縁膜近傍であるチャネル形成領域まで到達し、粒子間に存在するトラップ部分に直接作用し、そのトラップを浅くしたり、なくす事ができる。半導体材料により組み合わせるべき適切な材料を選ぶ必要がある。
これは、有機ポリマー絶縁膜の上に有機半導体を製膜する際に、ポリマーと有機半導体の間の濡れ性や接着性が、無機酸化物等の無機絶縁膜材料と有機半導体の間のそれよりも良好なことから、トラップの少ない有機半導体膜が形成されるためと考えられる。ただし、ポリマー材料の極性の低いもの、吸水率の低いもののが好ましい。
(5)トランジスタをエージング処理する。
深いトラップが、構造欠陥によるものである場合、エージング処理により材料構造を十分に緩和させることによって、そのトラップを減少させることができる。このエージング処理には、長時間放置する、加熱する事に加え、実際に電流を流して電荷の存在する状態に長時間置いておく事も有効である。
これらの手法は、材料によって有効性が異なり、これらを組み合わせることによって所望の特性を得ることができる事が多い。出来るだけ多くの項目を組み合わせることが望ましいのであるが、そのための手間(コスト)や素子を作製するための他のプロセスとの兼ね合いから、適切なものを選ぶことも可能である。
<支持基板>
本発明の電界効果トランジスタにおいて、支持基板としては、従来の電界効果トランジスタに用いられているものを用いることができる。
を形成した基板等の無機材料と有機材料との併用も含めて2種以上を組み合わせて用いることもできる。尚、有機ポリマーとしては、例えば、ポリエステル、ポリカーボネート、ポリイミド、ポリアミド、ポリエーテルスルフォン、エポキシ樹脂、ポリベンゾオキサゾール、ポリベンゾチアゾール、ポリパラバン酸、ポリシルセスキオキサン、及びポリオレフィン等が挙げられる。中でも、ポリエチレンテレフタレート等のポリエステル、ポリカーボネート、ポリイミド、ポリアミド、ポリベンゾオキサゾール、ポリベンゾチアゾール、ポリパラバン酸等の縮合系ポリマーや、ポリビニルフェノール等の架橋体が耐熱性や耐溶剤性の点から好ましい。ポリエステル、ポリカーボネート、ポリイミド、ポリベンゾオキサゾールが更に好ましく、ポリエチレンテレフタレート等のポリエステル、又はポリイミドが特に好ましい。尚、これらの有機ポリマーは、必要に応じて、充填材、添加剤等を含んでいてもよい。
本発明の電界効果トランジスタにおいて、ゲート電極の材料としては、従来の電界効果トランジスタに用いられている導電性材料を用いることができる。例えば、白金、金、アルミニウム、クロム、ニッケル、銅、チタン、マグネシウム、カルシウム、バリウム、ナトリウム等の金属;InO2 、SnO2 、ITO等の導電性金属酸化物;ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子;又は、それらに塩酸、硫酸、スルホン酸等の酸、PF5 、AsF5 、FeCl3 等のルイス酸、沃素等のハロゲン原子、ナトリウム、カリウム等の金属原子等のドーパントを添加したもの;さらに、カーボンブラック、グラファイト粉、金属微粒子等がバインダーに分散された導電性複合材料等が挙げられる。
ライエッチング等のエッチングを組み合わせたフォトリソグラフィー法、インクジェット印刷、スクリーン印刷、オフセット印刷、凸版印刷等の印刷法、マイクロコンタクトプリンティング法等のソフトリソグラフィーの手法、及びこれらの手法を複数組み合わせた手法等が挙げられる。又、レーザーや電子線等のエネルギー線を照射して材料を除去したり、材料の導電性を変化させることにより、直接パターンを形成することも可能である。
ソース電極は、配線を通じて外部から電流が流入する電極であり、ドレイン電極は、配線を通じて外部に電流を送り出す電極であり、後述する有機半導体部に接して設けられており、本発明の電界効果トランジスタにおいて、ソース電極及びドレイン電極の材料としては、従来の電界効果トランジスタに用いられている導電性材料を用いることができ、例えば、前記ゲート電極の材料として挙げたと同様の材料が挙げられる。
本発明の電界効果トランジスタにおいて、ゲート絶縁部は、ソース電極及びドレイン電極とゲート電極のオーバーラッピング領域、並びにゲート電極上のチャネル領域が電気的絶縁領域として維持する機能を有するものである。尚、ここで、電気的絶縁とは、電気伝導度が10-9S/cm以下のことを言う。
ゲート絶縁部材料の中でも、特に好ましいのが有機材料であり、さらに好ましくは高分子材料である。高分子材料とは通常数平均分子量5000以上、好ましくは1万以上のものである。高分子材料の中でも、耐溶剤性や耐熱性に優れた、ポリイミド材料やスチレンが好ましく、さらに好ましくは吸水性の小さなフッ素原子を含むポリイミド材料がさらに望ましい。
ゲート絶縁部材料は、ゲート絶縁部としての脆性や膜強度等の面から、有機材料を5重量%以上含むのが好ましく、15重量%以上含むのが更に好ましく、50重量%以上含むのが特に好ましく、90重量%以上含むのが最も好ましい。有機材料と無機材料の混合物も用いられ、例えば、上記酸化物や窒化物、強誘電性酸化物等の粒子を分散させた上記有機ポリマー等が挙げられる。
絶縁部の吸水率は低い方が好ましく、好ましくは1mg/cm3以下、さらに好ましく
は0.65mg/cm3以下である。吸水率が高すぎると有機半導体と組み合わせた場合
、オンオフ比が低かったり、高い移動度得られないような問題点がある。
尚、支持基板を溶解しない溶剤に可溶で、且つ、後述する有機半導体部の形成時の溶剤に侵食されない耐溶剤性を有するものが好ましい。
これまでは、主に半導体に由来するスレッショルド電圧変化に着目し、絶縁膜に由来する半導体のトラップの制御について説明してきた。スレッショルド電圧変化は、半導体材料に関係するものに加え、絶縁膜のみが原因で引き起こされるものがある。これは、絶縁膜内の誘電特性や電荷分布の変化によるものである。ゲート電極に長時間電圧が印加されると、長時間のうちには絶縁膜内の双極子(例えばポリマー中に含まれる極性基等)の向きが変化したり、あるいは、絶縁膜内に含まれる易動性のイオンが移動して内部の電化分布が変化したりすることによって、スレッショルド電圧変化が引き起こされる。組み合わされる絶縁膜の特性は、先に挙げた特性に加えて、不純物イオンの濃度が十分低いこと(例えば10ppm以下)、絶縁膜が室温付近で十分に硬いこと(軟化点やガラス転移温度が室温より十分に高いこと)、が望ましい。
本発明の電界効果トランジスタにおいて、有機半導体部は特に限定はないが、好ましくは移動度が0.01cm2 /(V・s)以上、好ましくは0.1cm2 /(V・s)以上
である。
さらに好ましくは、移動度が1.0cm2 /(V・s)以上である。
Id = 〔WCi /(2L)〕μ(Vg−Vt )2 (3)
〔式(1)中、Ci はゲート絶縁部の単位面積当たりの静電容量、Lはソース電極とドレイン電極間の間隔(チャネル長さ)、Wはチャネル幅、Vg はゲート電圧、Vt はスレショルド電圧である。〕
に基づき、異なるVg に対するId の変化を測定し、Id 1/2 とVg とをプロットしたグラフにおける傾きとして求められる。
al Paper(DP)の3種の表示デバイスにおける、表示ピクセルの駆動電圧(Von)に対する表示ピクセルに印加される電圧(V)の比(V/Von)の値が十分に高い値
、具体的には0.99以上でないと表示デバイスを駆動することができないことが知られている。
Id = Cpx・∂V/∂t= μ(W/L)Ci (Von−V)(Vg −Vt )
〔式中、Cpxは表示ピクセルの容量、Vは表示ピクセルに時刻tにおいて印加されている電圧、μは移動度、Wはチャネル幅、Lはチャネル長さ、Ci はゲート絶縁部の静電容量、Vg はゲート絶縁部への印加電圧、Vt は有機半導体部のスレショルド電圧である。〕
から、
∂V/(Von−V)=μ(W/L)(Ci /Cpx)(Vg−Vt )∂t
が導かれ、これを積分すると、
∫〔1/(Von−V)〕dV=∫μ(W/L)(Ci /Cpx)(Vg −Vt )dt
となり、ここで、t= 0においてV= 0となる条件から積分定数が定まり、結果として、
V=Von〔1−exp(−t/τ)〕となる。 (4)
尚、式(4)において、
τ=1/〔μ(W/L)(Ci /Cpx)(Vg −Vt )〕である。
本発明において、有機半導体部の移動度を1.0cm2 /(V・s)以上とする方法について説明する。移動度を低下させる要因としては、多結晶中で結晶粒子間に存在する浅いトラップが考えられる。浅いトラップは、先に説明した深いトラップと同様の原因で生じるが、その深さが浅いために熱的に逃れることが可能で、電荷の輸送に影響するために移動度に影響する。すなわち、浅いトラップに捕獲された電荷は、それから逃れるのに時間がかかり、移動度が遅くなる。さらに、電極と半導体の界面の障壁が大きくて半導体から十分な電流が流せないと、見かけの移動度が低くなってしまう事も見られるので、電極の材料、形状等も適切に選択する必要がある。
不純物由来の浅いトラップを少なくするために純度の高い有機材料を使用する。このましくは95wt%以上、さらに好ましくは97wt%以上である。
(2)結晶粒の大きさを大きくして、粒子の接続点を少なくする。
例えば、結晶粒が大きくなる有機半導体材料を選択する、結晶粒が大きくなるような製膜条件を選択する事により、粒子の接続点そのものを少なくする事が考えられる。結晶粒子間に存在するトラップを制御する。
(3)ボトムゲート構造の素子において、絶縁膜に有機ポリマーを使用して、その上に有機半導体を形成する。
これは、有機ポリマー絶縁膜の上に有機半導体を製膜する際に、ポリマーと有機半導体の間の濡れ性や接着性が、無機酸化物等の無機絶縁膜材料と有機半導体の間のそれよりも良好なことから、トラップの少ない有機半導体膜が形成されるためと考えられる。ただし、ポリマー材料の極性の低いもの、吸水率の低いもののが好ましい。絶縁膜に有機ポリマーを使用する。
電極と半導体の間の電荷の注入がスムーズになるような電極を組み合わせる。例えば、正孔の注入には仕事関数が大きい金や白金、ITO等の材料選択する。また、電極の形状に
盛り上がったエッジ部(バリ)が無いように、フォトリソグラフィーでもバリの出やすいリフトオフよりも金属のエッチングでのパターンニングが望ましい。
これらの中でもフタロシアニン、ナフタロシアニン、ポルフィリン、ベンゾポルフィリン、アザポルフィリン、チアポルフィリン、オキサポルフィリン、混乱ポルフィリン等に代表される環状アザアヌレン化合物が好ましい。
これらの中でも、フタロシアニン、パーフルオロフタロシアニン、テトラベンゾポルフィリン及びその銅や亜鉛等の金属塩等の大環状化合物が好ましく、特に好ましくは下記一般式で表され金属配位ポルフィリン化合物が好ましい。
このような前駆体を塗布するための溶媒は、特に制限は無いが、ヘキサン、ヘプタン、オクタン、イソオクタン、ノナン、デカン等の脂肪族炭化水素類;トルエン、ベンゼン、キシレン、クロロベンゼン、テトラリン、アニソール等の芳香族炭化水素類;メタノール、エタノール、プロパノール、ブタノール等の低級アルコール類;アセトン、メチルエチルケトン、シクロペンタノン、シクロヘキサノン等のケトン類;酢酸エチル、酢酸ブチル、乳酸メチル、安息香酸エチル等のエステル類;ピリジン、キノリン等の含窒素有機溶媒類;クロロホルム、塩化メチレン、ジクロロエタン、トリクロロエタン、トリクロロエチレン等のハロゲン化炭化水素類;エチルエーテル、テトラヒドロフラン、ジオキサン、ジメトキシエタン等のエーテル類;ジメチルホルムアミド、ジメチルアセトアミド等のアミド類の溶媒などが挙げられる。この中でも、安全性や取り扱いやすさ、各種塗布法との組み合わせの容易さの面から、芳香族炭化水素類、ケトン類、エステル類が好ましい。
また、沸点や粘度等の物性を調整する為に、2種以上の溶媒を混合して用いる事も可能である。
(a)70℃でゲート絶縁部中の電界強度が100±5MV/mになるような電圧をゲ
ートに5.0±0.1時間印加した時の、スレショルド電圧の変化が5V以内である。
(b)有機半導体部が有機半導体溶液を用いて形成され、且つ、該有機半導体部の移動度が1.0cm2 /(V・s)以上である。
駆動によるスレッショルド電圧変化小さく、かつ移動度が大きければ、デバイスの設計
に余裕が出るので好ましい。すなわち、小さな(ゲート幅の狭い)トランジスタで、スレッショルド電圧変化の補正回路も不要あるいは、単純なものになるためである。さらに有機ELのような電圧駆動型の素子を駆動する場合には、大きな電流を流すことに加え、アクティブマトリクス液晶ディスプレイのトランジスタと異なりいつもゲートに電圧が印加されている素子にも有利に利用できることになるため、特に好ましい。また、ディスプレイだけでなく、ドライバ回路に用いるためには、(a)と(b)を共に満たすものが好ましい。ドライバ回路にはディスプレイよりも早い応答性と高い安定性が必要であるからである。
片方しか満たさなくても、トランジスタの構造(ゲート幅や長さ)の設計に余裕を持たせることにより、実用に供するものを得る事ができる場合もあるが、トランジスタ部分が大きくなる事は開口率の低減や短寿命化、あるいは周辺ドライブ回路の高コスト化を引き起こすことになり、不利になる。
(a)(b)をともに満たす電界効果トランジスタを得るためには、次のような手段が挙げられる。
・高純度の半導体材料を用いる。好ましくは、純度95wt%以上、さらに好ましくは97wt%以上の半導体材料を用いる。
・大きな結晶粒ができる、あるいは高次の秩序構造を形成することのできる半導体材料を選択する。
・適切なポリマー絶縁膜を用いる。
・適切なオーバーコートを組み合わせる。
・エージング処理を行う。
さらに好ましくは、次の方法を用いる。
・前駆体の膜を変換して結晶性の低分子半導体膜を得る材料を用いる。
・半導体材料にアザアヌレン化合物を用いる。
・エッチングによりパターンニングした金属電極を用いる。
本発明の電界効果トランジスタの基本的な構造を図面に基づいて説明すると、図1(A)〜(D)は、各々、本発明の電界効果トランジスタにおける横型電界効果トランジスタ(「FET」と称されている。)の実施例を示す縦断面図である。図1(A)〜(D)において、本発明の電界効果トランジスタは、支持基板1上に、ゲート絶縁部3と、該ゲート絶縁部3により隔離されたゲート電極2及び有機半導体部4と、該有機半導体部4に接して設けられたソース電極5及びドレイン電極6とを有している。その構造は特に限定されず、代表的には、図1(A)に示されるボトムゲート・ボトムコンタクト型、図1(B)に示されるボトムゲート・トップコンタクト型、図1(C)に示されるトップゲート・ボトムコンタクト型、及び図1(D)に示されるトップゲート・トップコンタクト型等が挙げられる。
2により誘起される電場に垂直方向であるのに対して、SITでは、ソース電極5とドレイン電極6がその間に有機半導体部4を挟んで支持基板1上に縦列に配置され、その間の有機半導体部4中にゲート絶縁部3(図示せず)により絶縁されたゲート電極2が網目状、縞状、或いは格子状等に所定の間隔を保って配置されており、電流の流れる方向はゲート電極2により誘起される電場に平行方向である点で、前述のFETとは異なる。
光の透過率の小さいパターン(所謂、ブラックマトリクス)を形成することもできる。
本発明において、スレショルド電圧の変化が5V以内の電界効果トランジスタを作成するには、電圧印加(エージング)処理を行うのが好ましい。この処理は、電界効果トランジスタの各部を形成した後に行われるこので、電界効果トランジスタを実際に加えられる電圧ストレスに近い条件で電圧を印加して長時間処理することで行える。処理温度、印加電圧、処理時間等の処理条件は用いる半導体材料、ゲート絶縁膜材料や層構成によるが、温度は高いほうが処理時間が短くなり、20℃以上、好ましくは40℃以上、さらに好ましくは50℃以上で処理するのが望ましい。高温では素子の劣化の懸念があるため、150℃以下、好ましくは100℃以下が望ましい。また、処理時間は、無機絶縁膜では、2時間以上、好ましくは10時間以上、さらに好ましくは50時間以上が望ましく、ポリマー絶縁膜では1分以上行うことが望ましい。
エージング処理によるメカニズムは不明であるが、スレショルド電圧シフトが不可逆に変化する成分と可逆に変化する成分があり、エージングによりこの不可逆に変化する成分を十分に小さくすることが、高い駆動安定性を得るのに有効である為と考えられる。このエージングの際には、ゲートとドレイン電圧をどちらも印加して、ドレイン電流を流してエージングするのが好ましい。理由は定かではないが、流す電流によりスレショルド電圧を不安定化を引き起こす部分(例えばトラップ等)が除去される効果があると推定される。
本発明の電界効果トランジスタのOn/Off比は、800以上を有するのが好ましく、1,000以上を有するのが特に好ましい。
電界効果トランジスタはアクティブマトリクス駆動の表示素子に用いられ、液晶ディスプレイ、ポリマー分散型液晶ディスプレイ、電気泳動型ディスプレイ、トナーディスプレイ、有機ELディスプレイ、無機ELディスプレイ、発光ダイオードディスプレイ等を挙げることができ、その画素スイッチとして用いられる。
S.Ito,N.Ochi,T.Murashima,H.Uno,N.Ono,Heterocycles,vol.52,399(2000)に記載の方法に準じて、下記ルートでビシクロポルフィリンから銅ビシクロポルフィリン錯体を合成した。即ち、下記構造のビシクロポルフィリン92.8mg(0.16mmol)と酢酸銅(II)2水和物313.6mg(1.6mmol)をクロロホルム150mL/メタノール15mLの混合液に溶解し、約1時間攪拌した。アルミナTLC(展開溶媒クロロホルム/ヘキサン=1/1)により、原料は消失して新規化合物が生成しているのが確認されたので、水を加えて反応を停止し、そのまま水で洗浄し、有機層を分離した。更に飽和食塩水で洗浄した後、無水硫酸ナトリウムにより乾燥した。乾燥剤を濾紙により濾過した後に溶媒を留去し、アルミナゲルによりクロマトグラフィー(展開溶媒クロロホルム/ヘキサン=1/1)を行い、目的物のみを含むフラクションのみを集めて濃縮した。濃縮の途中でメタノールを加え、更に濃縮を続けると目的物の沈殿が生成した。これを、濾紙を用いて濾別し、真空乾燥した。こうして得られたビシクロポルフィリン銅錯体の収量は76.5mg、収率は75%であった。
ITOガラス板(豊和産業社製、2.5cm×2.5cm)上にフォトレジスト(日本ゼオン社)ZPN1100を用いてパターニングを行い、次いで1wt%の塩化鉄(II)を溶解させた1規定
の塩化水素水溶液で不用のITOをエッチングした後、基板洗浄を施してゲート電極を作製
した。
下記構造のフッ素化ポリイミドをシクロヘキサノンに10wt%濃度になるように溶解させ
、溶液を調整した。次いで、0.2umのPTFEフィルターで加圧濾過を行った。この溶液をITOガラス基板上に1600rpmの回転数でスピンコートを行い、180℃で乾燥を行いポリイミドからなるゲート絶縁層を形成した。膜厚計(Tencor社製「Alpha−Step500」)で測定した膜厚は3,100Åであった。
このようにして得られた電界効果トランジスタ素子を、70℃で、ゲート電圧Vg=−30V、ソースVs及びドレイン電圧Vdを0Vとしてゲート電圧のストレスをかけた。この間、ゲート絶縁部中の電界強度は、Vg/ゲート部の膜厚より算出でき、97MV/mであった。60秒毎に1秒間のみドレイン電圧Vd=−60Vを印加してドレイン電流Idを測定して、そのIdの値からスレショルド電圧Vtを求めた。この測定を5時間繰り返して、その間のIdの変化から、Vtの変化を測定した。その結果、この測定の間に変化したVtは2.8Vであり、非常に良好な駆動安定性を示すことが分かる。
Id = 〔WCi /(2L)〕μ(Vg −Vt )2 (1)
又、ソース電極とドレイン電極間に印加された電圧Vd を−30Vに固定し、ソース電極とゲート電極に印加される電圧Vg を、−50V、+30Vにした時のソース電極とドレイン電極間に流れる電流Id (−50V)、Id (+30V)をそれぞれ測定し、これらの比Id (−50V)/Id (+30V)によってOn/Off比を算出した。
結果、この電界効果トランジスタの移動度μは1.19cm2 /(V・s)であった。スレショルド電圧Vtは17.8V、On/Off比は1.45×102であった。
表面に厚み300nmの酸化被膜をゲート絶縁部として形成したN型のシリコン支持基板(Sbドープ、抵抗率0.02Ωcm以下、住友金属工業社製)の酸化被膜の全面に、真空蒸着により厚み10nmのクロム及び厚み100nmの金をこの順序で成膜し、エッチングにより、ソース電極、ドレイン電極以外の部分の金膜を除去することにより、長さ(L)10μm、幅(W)500μmのチャネルを有するように、ソース電極及びドレイン電極を形成した。又、この電極と異なる位置の酸化被膜の一部を弗酸/弗化アンモニウム液でエッチングし、むき出しになった部分のシリコン支持基板上に厚み100nmで金を蒸着し、これをゲート電極への接点とした。
この後で、次の表に示すような条件でエージング処理を行った。
実施例2でベンゾポルフィリン銅錯体の製膜の代わりに、ペンタセン(東京化成製)を昇華精製したものを真空蒸着により100nmの膜厚で蒸着し、電界効果トランジスタを作製した。その後実施例1と同様にスレショルド電圧シフトの測定を行ったところ、15.1Vであり、駆動安定性に欠けた。
実施例2で、長時間のエージング処理を行う前にスレショルド電圧シフトの測定を行ったところ、5.9Vであり、駆動安定性に欠けた。
(比較例3)
実施例2で、ポリスチレンのオーバーコートをしない素子のスレショルド電圧シフトの測定を行ったところ、12.6Vであり、駆動安定性に欠けた。
上記実施例、比較例の結果を下表にまとめて示す。
2ゲート電極
3ゲート絶縁部
4有機半導体部
5ソース電極
6ドレイン電極
Claims (9)
- ゲート絶縁部、有機半導体部、並びにソース電極及びドレイン電極とを含有する電界効果トランジスタであって、70℃でゲート絶縁部中の電界強度が100±5MV/mになるような電圧をゲートに5.0±0.1時間印加したときの、スレショルド電圧の変化が5V以内であることを特徴とする電界効果トランジスタ。
- 有機半導体部が有機半導体溶液を用いて形成され、且つ、該有機半導体部の移動度が1.0cm2 /(V・s)以上であることを特徴とする請求項1に記載の電界効果トランジスタ。
- 有機半導体部に、環状アザアヌレン化合物を含む請求項1又は2に記載の電界効果トランジスタ。
- 有機半導体部に、ポルフィリン系またはフタロシアニン系化合物を含む請求項1又は2に記載の電界効果トランジスタ。
- 有機半導体部に、有機半導体前駆体から変換した有機半導体を含む請求項1〜4いずれか一項に記載の電界効果トランジスタ。
- オーバーコート層を有する請求項1〜5いずれか一項に記載の電界効果トランジスタ。
- ゲート絶縁部に高分子材料を含む請求項1〜6のいずれか一項に記載の電界効果トランジスタ。
- ゲート電極に電場を印加する処理を行う請求項1及び3〜7のいずれか一項に記載の電界効果トランジスタの製造方法。
- 請求項1〜8のいずれか一項に記載の電界効果トランジスタを用いた表示素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005353600A JP2006303423A (ja) | 2005-03-25 | 2005-12-07 | 電界効果トランジスタ |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005089935 | 2005-03-25 | ||
JP2005353600A JP2006303423A (ja) | 2005-03-25 | 2005-12-07 | 電界効果トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006303423A true JP2006303423A (ja) | 2006-11-02 |
Family
ID=37471305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005353600A Pending JP2006303423A (ja) | 2005-03-25 | 2005-12-07 | 電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006303423A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008159666A (ja) * | 2006-12-21 | 2008-07-10 | Konica Minolta Holdings Inc | 有機電子デバイス、有機薄膜トランジスタ、及びその製造方法 |
JP2009200085A (ja) * | 2008-02-19 | 2009-09-03 | Sony Corp | 半導体装置および有機半導体薄膜 |
JP2010153126A (ja) * | 2008-12-24 | 2010-07-08 | Kyocera Corp | 有機elディスプレイの製造方法 |
WO2010095526A1 (ja) * | 2009-02-20 | 2010-08-26 | 国立大学法人東京大学 | 有機電界効果トランジスタにおけるしきい値電圧の制御方法 |
WO2010095527A1 (ja) * | 2009-02-20 | 2010-08-26 | 国立大学法人東京大学 | 有機半導体素子の作製法 |
JP2011249787A (ja) * | 2010-04-28 | 2011-12-08 | Semiconductor Energy Lab Co Ltd | トランジスタの測定方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0448735A (ja) * | 1990-06-15 | 1992-02-18 | Hitachi Ltd | 薄膜トランジスタの特性安定化手法 |
JP2003502874A (ja) * | 1999-06-21 | 2003-01-21 | ケンブリッジ ユニバーシティ テクニカル サービシズ リミティド | 有機tft用の配列されたポリマー |
WO2003016599A1 (fr) * | 2001-08-09 | 2003-02-27 | Asahi Kasei Kabushiki Kaisha | Element a semi-conducteur organique |
JP2003304014A (ja) * | 2002-04-08 | 2003-10-24 | Mitsubishi Chemicals Corp | 有機電子デバイス及びその作製方法 |
JP2004118132A (ja) * | 2002-09-30 | 2004-04-15 | Hitachi Ltd | 直流電流駆動表示装置 |
JP2004256532A (ja) * | 2003-02-05 | 2004-09-16 | Asahi Kasei Corp | ポリアセン化合物及びその合成方法 |
JP2004273677A (ja) * | 2003-03-07 | 2004-09-30 | Konica Minolta Holdings Inc | 有機薄膜トランジスタ素子及びその製造方法 |
JP2004349319A (ja) * | 2003-05-20 | 2004-12-09 | Canon Inc | 電界効果型有機トランジスタ |
JP2005289054A (ja) * | 2004-03-11 | 2005-10-20 | Canon Inc | 基板、導電性基板、微細構造基板、有機電界効果型トランジスタおよびそれらの製造方法 |
JP2006165533A (ja) * | 2004-11-11 | 2006-06-22 | Mitsubishi Chemicals Corp | 電界効果トランジスタ |
-
2005
- 2005-12-07 JP JP2005353600A patent/JP2006303423A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0448735A (ja) * | 1990-06-15 | 1992-02-18 | Hitachi Ltd | 薄膜トランジスタの特性安定化手法 |
JP2003502874A (ja) * | 1999-06-21 | 2003-01-21 | ケンブリッジ ユニバーシティ テクニカル サービシズ リミティド | 有機tft用の配列されたポリマー |
WO2003016599A1 (fr) * | 2001-08-09 | 2003-02-27 | Asahi Kasei Kabushiki Kaisha | Element a semi-conducteur organique |
JP2003304014A (ja) * | 2002-04-08 | 2003-10-24 | Mitsubishi Chemicals Corp | 有機電子デバイス及びその作製方法 |
JP2004118132A (ja) * | 2002-09-30 | 2004-04-15 | Hitachi Ltd | 直流電流駆動表示装置 |
JP2004256532A (ja) * | 2003-02-05 | 2004-09-16 | Asahi Kasei Corp | ポリアセン化合物及びその合成方法 |
JP2004273677A (ja) * | 2003-03-07 | 2004-09-30 | Konica Minolta Holdings Inc | 有機薄膜トランジスタ素子及びその製造方法 |
JP2004349319A (ja) * | 2003-05-20 | 2004-12-09 | Canon Inc | 電界効果型有機トランジスタ |
JP2005289054A (ja) * | 2004-03-11 | 2005-10-20 | Canon Inc | 基板、導電性基板、微細構造基板、有機電界効果型トランジスタおよびそれらの製造方法 |
JP2006165533A (ja) * | 2004-11-11 | 2006-06-22 | Mitsubishi Chemicals Corp | 電界効果トランジスタ |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008159666A (ja) * | 2006-12-21 | 2008-07-10 | Konica Minolta Holdings Inc | 有機電子デバイス、有機薄膜トランジスタ、及びその製造方法 |
JP2009200085A (ja) * | 2008-02-19 | 2009-09-03 | Sony Corp | 半導体装置および有機半導体薄膜 |
JP2010153126A (ja) * | 2008-12-24 | 2010-07-08 | Kyocera Corp | 有機elディスプレイの製造方法 |
WO2010095526A1 (ja) * | 2009-02-20 | 2010-08-26 | 国立大学法人東京大学 | 有機電界効果トランジスタにおけるしきい値電圧の制御方法 |
WO2010095527A1 (ja) * | 2009-02-20 | 2010-08-26 | 国立大学法人東京大学 | 有機半導体素子の作製法 |
JP2011249787A (ja) * | 2010-04-28 | 2011-12-08 | Semiconductor Energy Lab Co Ltd | トランジスタの測定方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101192615B1 (ko) | 전계 효과 트랜지스터 | |
CN106663736B (zh) | 可光图案化组合物、经图案化的高介电薄膜电介质及相关装置 | |
US8304283B2 (en) | Method for producing organic electronic device including converting a precursor for a semiconductor layer | |
JP5477978B2 (ja) | 電界効果トランジスタ | |
JP2005328030A (ja) | 半導体デバイス作製用インク、及びそれを用いた半導体デバイスの作製方法 | |
JP2003304014A (ja) | 有機電子デバイス及びその作製方法 | |
JP2003304014A5 (ja) | ||
JP2007266285A (ja) | 電界効果トランジスタ | |
JP2006165533A (ja) | 電界効果トランジスタ | |
JP2006303423A (ja) | 電界効果トランジスタ | |
JP2008103656A (ja) | 有機薄膜トランジスタ | |
JP2005072569A (ja) | 有機電界効果トランジスタ | |
JP2004235298A (ja) | 有機半導体素子及びその製造方法 | |
JP2008226959A (ja) | 有機電界効果トランジスタの製造方法、及び、有機電界効果トランジスタ | |
JP5913108B2 (ja) | 有機半導体材料及び電界効果トランジスタ並びにその製造方法 | |
JP2007266411A (ja) | 電界効果トランジスタ | |
JP5613948B2 (ja) | 有機半導体微粒子材料、有機半導体薄膜、有機半導体膜形成用分散液および有機半導体薄膜の製造方法 | |
JP2005322895A (ja) | 有機電子デバイスの製造方法及び有機電子デバイス | |
JP4961660B2 (ja) | 銅ポルフィリン化合物を用いた電界効果トランジスタ | |
JP5023630B2 (ja) | 有機半導体素子の製造方法 | |
JP5025124B2 (ja) | 有機半導体装置及びその製造方法並びに表示装置 | |
JP4506228B2 (ja) | 有機電界効果トランジスタ、表示素子及び電子ペーパー | |
JP2005158765A (ja) | 電界効果型有機トランジスタおよびその製造方法 | |
JP2006060169A (ja) | 電界効果型トランジスタ及びその製造方法 | |
JP2006339473A (ja) | 有機半導体層の形成方法、有機半導体構造物及び有機半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080819 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120104 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120424 |