JP2006301917A - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JP2006301917A JP2006301917A JP2005122232A JP2005122232A JP2006301917A JP 2006301917 A JP2006301917 A JP 2006301917A JP 2005122232 A JP2005122232 A JP 2005122232A JP 2005122232 A JP2005122232 A JP 2005122232A JP 2006301917 A JP2006301917 A JP 2006301917A
- Authority
- JP
- Japan
- Prior art keywords
- information
- memory
- ram module
- memory test
- spd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【課題】 同じサイズながらバンク構成などの仕様が異なるメモリモジュールに交換したり、同一メモリモジュールを装着し直したりする際にもメモリテストを実施できる情報処理装置を提供する。
【解決手段】 起動時に、装着されるRAMモジュールのメモリテストを実施する情報処理装置において、起動時にRAMモジュールに前回起動時と比べて変化があるか否かが判断され、当該判断結果に基づいてRAMモジュールのメモリテストの実行が制御される。
【選択図】 図1
【解決手段】 起動時に、装着されるRAMモジュールのメモリテストを実施する情報処理装置において、起動時にRAMモジュールに前回起動時と比べて変化があるか否かが判断され、当該判断結果に基づいてRAMモジュールのメモリテストの実行が制御される。
【選択図】 図1
Description
本発明は情報処理装置における主記憶装置のテスト方法に関する。
従来の情報処理装置においては、起動時の主記憶装置のテストは以下の3つの様態の何れかで実施されている。第1の様態では、毎起動時に全領域のテストが実施される。第2の様態では、起動時にはテストはまったく実施されない。第3の様態では、起動時に検出されたメモリのサイズが前回起動時と変化した場合にテストが実施される。
特開昭61−259355号公報
しかしながら、上述の第2の様態では、ユーザが情報処理装置の主記憶装置であるメモリモジュールを増設した場合には、起動後のシステム稼動中にエラーが発生する可能性がある。一方、第1の様態では、主記憶装置の容量がメモリテストに長時間を要する場合には、情報処理装置の起動が毎回遅くなるので使い勝手が損なわれる。
第3の様態は、第1の様態および第2の様態の中間的な方式と言える。つまり、第3の様態では、起動時に検出されたメモリのサイズが、前回起動時のメモリモジュールのサイズと変化した場合にのみメモリテストが実施される。それゆえに、例えば、同じサイズの別のメモリモジュールと換装した場合、またはメモリモジュールを一旦取り外して再度装着し直した(メモリモジュールが脱着される)場合などは、その後のシステム起動時にメモリテストは実行されない。
それゆえに、第3の様態においては、サイズは同じであっても、バンク構成などの仕様が異なるメモリモジュールが装着された際の相性問題や、メモリモジュール装着時の接触不良などを検出することが不可能であることが、システム稼動中のエラー等を誘因する。つまり、起動時にメモリモジュール関連のエラーを検出できないので、システム稼動中にエラーが発生する場合には、そのエラーがメモリモジュールに起因するものなのか、使用しているソフトウェアによる障害なのか、もしくは情報処理装置の他の故障によるものなのかを、ユーザが判断することが困難である。結果、ユーザの業務効率性は低下し、情報処理装置メーカーのサポートコストも上昇する。
よって、本発明は、同じサイズながらバンク構成などの仕様が異なるメモリモジュールをメモリスロットに装着した場合や、同一メモリモジュールを装着し直した際にもメモリテストを実施でき、ユーザの使い勝手を損なうことなくシステムが安定的に稼動できる情報処理装置を提供することを目的とする。
上記課題を解決するために、本発明に係る 起動時に、装着されるRAMモジュールのメモリテストを実施する情報処理装置、起動時に、前記RAMモジュールに前回起動時と比べて変化があるか否かを判断するRAMモジュール変動検出手段と、
前記RAMモジュール変動検出手段による判断結果に基づいて、前記RAMモジュールのメモリテストの実行を制御するメモリテスト制御手段とを備える。
前記RAMモジュール変動検出手段による判断結果に基づいて、前記RAMモジュールのメモリテストの実行を制御するメモリテスト制御手段とを備える。
本発明に係る情報処理装置は、上記構成を有し、メモリモジュールのサイジング情報の変化時のみメモリのテストを実施する従来の方法に比較して、同じサイズながらバンク構成などの仕様が異なるメモリモジュールをメモリスロットに装着した場合や、同一メモリモジュールを装着し直した際にもメモリテストを実施でき、ユーザの使い勝手を損なうことなくシステムの安定稼動を実現できる。
(第1の実施の形態)
図1および図2を参照して、本発明の第1の実施の形態に係る情報処理装置について説明する。図1に示すように、本実施の形態に係る情報処理装置100aは、CPU1、制御器2、RAMスロット3、RAMモジュール4、および不揮発性メモリ5を含む。制御器2は、メモリや周辺機器をコントロールする。RAMモジュール4は、RAMスロット3に装着される。
図1および図2を参照して、本発明の第1の実施の形態に係る情報処理装置について説明する。図1に示すように、本実施の形態に係る情報処理装置100aは、CPU1、制御器2、RAMスロット3、RAMモジュール4、および不揮発性メモリ5を含む。制御器2は、メモリや周辺機器をコントロールする。RAMモジュール4は、RAMスロット3に装着される。
RAMモジュール4には、SPD(Serial Presence Detect)情報Ispdが格納されている。そして、不揮発性メモリ5は、システムに別途用意されており、そのSPD情報格納領域51には、前回起動時のSPD情報Ispdが格納される。なお、SPD情報格納領域51に格納されているSPD情報Ispdを、前SPD情報Ispd(P)と表現し、今回の起動時に検出されるSPD情報Ispdを現SPD情報Ispd(C)と表現する。
図2に示すフローチャートを参照して、情報処理装置100aの起動時の処理について説明する。情報処理装置100aは起動すると、先ず、
ステップS2において、情報処理装置100aは、RAMスロット3に装着されたRAMモジュール4上に存在する現SPD情報Ispd(C)と、不揮発性メモリ5内に割り当てられたSPD情報格納領域51に格納されている前SPD情報Ispd(P)とが同一であるか否かを判断する。
ステップS2において、情報処理装置100aは、RAMスロット3に装着されたRAMモジュール4上に存在する現SPD情報Ispd(C)と、不揮発性メモリ5内に割り当てられたSPD情報格納領域51に格納されている前SPD情報Ispd(P)とが同一であるか否かを判断する。
現SPD情報Ispd(C)と前SPD情報Ispd(P)が同一でない場合は、Noと判断、制御は次のステップS4に進む。これは、前回起動時のRAMモジュール4の構成と、現在システムに装着されたRAMモジュール4の構成が変化したことが検出されたことを示している。
よって、ステップS4において、SPD情報Ispd(C)をSPD情報格納領域51に転送することを指示するSPD情報転送フラグFspdがONにされる。そして、制御は、次のステップS6に進む。
ステップS6において、メモリテストが実行される。これは、ステップS11でRAMモジュール4の構成が変化しているとの検出を受けての処理である。なお、本ステップにおいてメモリテストが実行されるためには、上述のステップS4における処理を経ることが必須である。この意味から、SPD情報転送フラグFspdは、本ステップにおけるメモリテストを許可或いは実行を指示するフラグでもある。そして、制御は次のステップS10に進む。
一方、上述のステップS2においてYes、つまり前回起動時のRAMモジュール4の構成と、現在システムに装着されたRAMモジュール4の構成とが同一であること検出された場合には、制御はステップS8に進む。
ステップS8において、SPD情報転送フラグFspdがOFFにされる。そして、制御はステップS10に進む。
ステップS10においては、システムの初期化が開始される。システムの初期化にはメモリの初期化も含まれており、メモリの初期化処理の後に、制御は次のステップS12に進む。
ステップS12において、SPD情報転送フラグFspdがONか否かが判断される。ONの場合は、Yesと判断されて、制御はステップS14に進む。
ステップS14において、次回起動時のチェックために、不揮発性メモリ5に格納されている前SPD情報Ispd(P)が現SPD情報Ispd(C)で置き換えられる。そして、制御が終了する。
一方、上述のステップS12において、SPD情報転送フラグFspdがOFFでないと判断される場合、制御はステップS14をスキップして終了する。
上述のように、ステップS16において、メモリテストを実行する代わりに、ユーザに情報処理装置に装着されているRAMモジュールの構成が変更されている旨の警告メッセージを表示してメモリテストを促し、実際にテストするかどうかをユーザが選択できるように構成してもよい。
(第2の実施の形態)
図3および図4を参照して、本実施の第2の実施の形態に係る情報処理装置について説明する。図3に示すように、情報処理装置100bは、図1に示した情報処理装置100aにいて、RAMモジュール装着検出センサ6が追加されると共に、不揮発性メモリ5がメモリ装着情報保持レジスタ7に置き換えられている。RAMモジュール装着検出センサ6は、RAMモジュール4がRAMスロット3に装着されたことを検出して、メモリ装着情報Imを生成する。具体的には、RAMモジュール装着検出センサ6は、ユーザがRAMモジュール4をRAMスロット3に対して脱着する動作を検出すると、メモリ装着情報ImのレベルをHighからLowに変化させる。
図3および図4を参照して、本実施の第2の実施の形態に係る情報処理装置について説明する。図3に示すように、情報処理装置100bは、図1に示した情報処理装置100aにいて、RAMモジュール装着検出センサ6が追加されると共に、不揮発性メモリ5がメモリ装着情報保持レジスタ7に置き換えられている。RAMモジュール装着検出センサ6は、RAMモジュール4がRAMスロット3に装着されたことを検出して、メモリ装着情報Imを生成する。具体的には、RAMモジュール装着検出センサ6は、ユーザがRAMモジュール4をRAMスロット3に対して脱着する動作を検出すると、メモリ装着情報ImのレベルをHighからLowに変化させる。
メモリ装着情報保持レジスタ7は、RAMモジュール装着検出センサ6から出力されるメモリ装着情報Imを保持する。なお、メモリ装着情報保持レジスタ7は、コイン電池などの独立した電源により、情報処理装置100bの電源状態に関わらず、情報を保持できるように構成されている。つまり、メモリ装着情報保持レジスタ7に保持されるメモリ装着情報Imは、制御器2によってクリアされるまではシステムの電源状態に関わらず不変である。
図4に示すフローチャートを参照して、情報処理装置100bにおける起動時の処理例について説明する。情報処理装置100bは起動すると、先ず、
ステップS12において、メモリ装着情報保持レジスタ7に保持されているメモリ装着情報ImのレベルがLowであるいか否かが判断される。Lowの場合、Yesと判断されて、制御は次のステップS14に進む。
ステップS12において、メモリ装着情報保持レジスタ7に保持されているメモリ装着情報ImのレベルがLowであるいか否かが判断される。Lowの場合、Yesと判断されて、制御は次のステップS14に進む。
ステップS14において、次回起動時のメモリ装着チェックのために、制御器2によって、メモリ装着情報保持レジスタ7に保持されるメモリ装着情報ImのレベルをLowからHighに変更する。そして、制御は、次のステップS16に進む。
ステップS16において、メモリテストが実行される。なお、本ステップにおけるメモリテストは、上述のステップS6において実行されるメモリテストと基本的に同じである。そして、制御は次のステップS20に進む。
一方、上述のステップS12においてNo、つまりメモリ装着情報ImがLowではないと判断される場合、制御は上述のステップS14およびS16をスキップして、ステップS20に進む。
ステップS20においては、状鬱のステップS10におけるのと同様に、システムの初期化が行われる。そして、制御は、終了する。
なお、上述のように、ステップS16においてメモリテストを実行する代わりに、ユーザに対して、情報処理装置100bに装着されているRAMモジュール4の構成が変更されている旨の警告メッセージを表示してメモリテストを促し、実際にテストするかどうかをユーザが選択できるように構成してもよい。
本発明に係る情報処理装置は、メモリモジュールが変更されるコンピュータに代表される電子機器に適用できる。
100a、100b 情報処理装置
1 CPU
2 制御器
3 RAMスロット
4 RAMモジュール
Ispd(C) 現SPD情報
Ispd(P) 前SPD情報
5 不揮発性メモリ
6 RAMモジュール装着検出センサ
7 メモリ装着情報保持レジスタ
1 CPU
2 制御器
3 RAMスロット
4 RAMモジュール
Ispd(C) 現SPD情報
Ispd(P) 前SPD情報
5 不揮発性メモリ
6 RAMモジュール装着検出センサ
7 メモリ装着情報保持レジスタ
Claims (13)
- 起動時に、装着されるRAMモジュールのメモリテストを実施する情報処理装置であって、
起動時に、前記RAMモジュールに前回起動時と比べて変化があるか否かを判断するRAMモジュール変動検出手段と、
前記RAMモジュール変動検出手段による判断結果に基づいて、前記RAMモジュールのメモリテストの実行を制御するメモリテスト制御手段とを備える情報処理装置。 - 前記RAMモジュール変動検出手段は、
起動時に、前記RAMモジュールのSPD情報を現SPD情報として検出するSPD情報検出手段と、
前記検出された現SPD情報を前SPD情報として保持するSPD情報保持手段と、
前記現SPD情報と、前記前SPD情報とを比較するSPD情報比較手段とを含み、
前記メモリテスト制御手段は、前記SPD情報比較手段による比較結果に基づいて、前記RAMモジュールのメモリテストの実行を制御することを特徴とする、請求項1に記載の情報処理装置。 - 前記現SPD情報と前記前SPD情報が同一である場合には、前記メモリテスト制御手段は前記RAMモジュールのメモリテストの実行を禁止することを特徴とする、請求項2に記載の情報処理装置。
- 前記現SPD情報と前記前SPD情報が異なる場合には、前記メモリテスト制御手段は前記RAMモジュールのメモリテストの必要性を提示することを特徴とする、請求項2に記載の情報処理装置。
- 前記現SPD情報と前記前SPD情報が異なる場合には、前記メモリテスト制御手段は前記RAMモジュールのメモリテストの実行を許可することを特徴とする、請求項2に記載の情報処理装置。
- 前記メモリテストの実行後に、前記SPD情報保持手段に保持されている前SPD情報は、前記検出された現SPD情報で置き換えられることを特徴とする、請求項5に記載の情報処理装置。
- 前記SPD情報保持手段は、不揮発性メモリで構成されることを特徴とする、請求項2に記載の情報処理装置。
- 前記RAMモジュール変動検出手段は、
前記RAMモジュールが装着されか否かを検出してメモリ装着情報を生成するRAMモジュール装着検出手段と、
前記メモリ装着情報を保持するメモリ装着情報保持手段とを含み、
前記メモリテスト制御手段は、前記メモリ装着情報保持手段に保持されているメモリ装着情報に基づいて、前記RAMモジュールのメモリテストの実行を制御することを特徴とする、請求項1に記載の情報処理装置。 - 前記メモリ装着情報が、前記RAMモジュールが装着されなかったことを示す場合には、前記メモリテスト制御手段は前記RAMモジュールのメモリテストの実行を禁止することを特徴とする、請求項8に記載の情報処理装置。
- 前記メモリ装着情報が、前記RAMモジュールが装着されたことを示す場合には、前記メモリテスト制御手段は前記RAMモジュールのメモリテストの必要性を提示することを特徴とする、請求項8に記載の情報処理装置。
- 前記メモリ装着情報が、前記RAMモジュールが装着されたことを示す場合には、前記メモリテスト制御手段は前記RAMモジュールのメモリテストの実行を許可することを特徴とする、請求項8に記載の情報処理装置。
- 前記メモリテストの実行後に、前記メモリ装着情報保持手段に保持されているメモリ装着情報は前記RAMモジュールが装着されなかったことを示すように変更されることを特徴とする、請求項11に記載の情報処理装置。
- 前記メモリ装着情報保持手段は、不揮発性メモリで構成されることを特徴とする、請求項8に記載の情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005122232A JP2006301917A (ja) | 2005-04-20 | 2005-04-20 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005122232A JP2006301917A (ja) | 2005-04-20 | 2005-04-20 | 情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006301917A true JP2006301917A (ja) | 2006-11-02 |
Family
ID=37470133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005122232A Pending JP2006301917A (ja) | 2005-04-20 | 2005-04-20 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006301917A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011175577A (ja) * | 2010-02-25 | 2011-09-08 | Nec Computertechno Ltd | コンピュータシステム、メモリ初期化方法、及びプログラム |
-
2005
- 2005-04-20 JP JP2005122232A patent/JP2006301917A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011175577A (ja) * | 2010-02-25 | 2011-09-08 | Nec Computertechno Ltd | コンピュータシステム、メモリ初期化方法、及びプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101018373B1 (ko) | 컴퓨터 장치, 프로세서 진단 방법 및 프로세서 진단 제어 프로그램을 저장하는 기억 매체 | |
JP2010086364A (ja) | 情報処理装置、動作状態監視装置および方法 | |
JP5293062B2 (ja) | コンピュータ装置、メモリ診断方法、及びメモリ診断制御プログラム | |
JP4896225B2 (ja) | 情報処理端末及び改ざん検証方法 | |
JP2005135407A (ja) | 電圧マージニングを使用してコンピュータシステムのコンポーネントをテストするシステムおよび方法 | |
JP4886558B2 (ja) | 情報処理装置 | |
US20050033952A1 (en) | Dynamic scheduling of diagnostic tests to be performed during a system boot process | |
JP2011008460A (ja) | ダンプ出力制御装置、ダンプ出力制御プログラム、ダンプ出力制御方法 | |
JP2018194336A (ja) | 異常検知装置および異常検知方法 | |
JP2011163842A (ja) | 半導体装置、及びその診断方法 | |
JP2006301917A (ja) | 情報処理装置 | |
CN110096393A (zh) | 一种服务器可信度量方法 | |
CN112667317A (zh) | 一种异常耗时检测方法、装置、电子设备及存储介质 | |
KR20080022889A (ko) | 임베디드 시스템에서 디버깅 파일 생성 방법 및 장치 | |
JP2009098869A (ja) | 情報処理装置 | |
JP2005149503A (ja) | Dmaを使用してメモリをテストするためのシステムおよび方法 | |
CN112817645A (zh) | 一种bios启动方法、装置、设备及可读存储介质 | |
JP2009187474A (ja) | 半導体装置、携帯可能な電子装置、自己診断方法、自己診断プログラム | |
JP2008077378A (ja) | 起動診断方式、起動診断方法およびプログラム | |
JP2019175221A (ja) | 制御装置およびそのデータ書き込み方法 | |
JP2978820B2 (ja) | 情報処理装置起動方式 | |
US20090219560A1 (en) | Image forming apparatus, hardware self-diagnosing method, and hardware self-diagnosing program | |
JP2017102887A (ja) | 情報処理装置、起動方法および起動プログラム | |
JP6697102B1 (ja) | 情報処理装置、情報処理装置の制御方法、及び、情報処理装置の制御プログラム | |
JP2019053414A (ja) | 情報処理装置 |