JP2006293748A - 情報処理装置 - Google Patents

Abstract

【課題】 情報処理モジュールのインターフェースにおいて、ｎバイトアライメントされている場合に、ｎバイトアライメント制約により扱うことの出来ないポジションからデータが開始されているとき、一旦ｎバイトアライメントされた領域に入力データをコピーしモジュールへの転送を開始しなければならなかった。
【解決手段】情報処理モジュールの入力インターフェースにスキップビット数を設定できるようにすることで、先頭アドレスに対して設定されたスキップビット数分を読み飛ばしてから、処理を開始することできるため、ｎビットアライメントされていない領域からも正しく入力データを与えることができる。
【選択図】 図１

Description

本発明は、データ転送を転送する際のデータアライメント方式に係わる情報処理装置に関する。

コピー、プリント、画像通信等の機能を一体化させたマルチファンクション機では、常に高速化が求められている。その場合ネックとなる画像処理等を行う情報処理モジュールの最適化のためデータのインターフェースをｎバイトアライメントし、ｎバイトを一度に転送することで、データの転送レートを高め処理速度を向上させている。このような技術は、マイクロコンピュータの分野においても利用されている（例えば、特許文献１参照。）。

しかしながら、画像情報の中には、情報処理モジュールで必要としないヘッダ情報等が付加されているケースがある。

したがって、このｎバイトアライメントの制限により、記憶装置などに格納されている画像情報のうち情報処理モジュールが必要としているデータの先頭データが前記ｎバイトのデータ長の倍数にない可能性があり、そのままでは転送することが出来ない。

そこで、一旦ｎバイトアライメントされた別の領域に転送したいデータ部分のみをコピーし、コピー元のアドレスから転送を開始していた。
特開平５−１９７５４６号公報

従来の方法では、必要なデータ部分を一旦別の領域にコピーするため、コピーのための時間が必要になってしまいｎバイトアライメントにした効果が得られない。また、コピーのために余分な記憶領域を確保しておかなくてはならないため、効率的にメモリをシェアできなくなる可能性が生じてしまう。

本発明は、以上の点に着目して成されたもので、一旦別領域にデータをコピーする時間を短縮できるのと同時に、コピーのためのメモリを確保しなくてよくなるため、効率的にメモリを使用できる情報処理装置を提供することを目的とする。

情報処理を行なう情報処理モジュールと、情報処理を行なう前の入力情報を格納している格納手段と、格納手段から情報処理モジュールへ前記入力情報をＤＭＡ転送するＤＭＡコントローラと、ＤＭＡ転送の際に１度の転送には所定の転送データ長を必要とする情報処理装置において、前記情報処理モジュールは、ＤＭＡ転送された所定の転送データ長を持つ入力データから、所定サイズ分をスキップして、有効データとするスキップ機能を有することで、不必要なデータを読み飛ばさしてから情報処理が可能となる。

したがって、一旦別領域にデータをコピーする時間を短縮できるのと同時に、コピーのためのメモリを確保しなくてよくなるため、効率的にメモリを使用できる。

本発明によれば、情報処理を行なっている符合／復号モジュールの入力インターフェース部にスキップビット処理を設けたことで、ｎビットアライメント処理が行なわれていないデータからも正しく入力データを与えることが出来る。

また、入力データの先頭に１度だけビットスキップをチェックするものであり、すでに存在する情報処理モジュールのコア部分に対して、修正を加えることなく変更可能であるため、現状の情報処理モジュールの信頼度を保持することができる。

以下本発明を実施するための最良の形態を、実施例により詳しく説明する。

図１は、装置の概要を示したものである。

１０５はメモリ制御部であり、画像処理系のＢＵＳ２０２，コンピュータ系のＢＵＳ２０１とそれぞれ接続し、メインメモリ１０６に対するデータの書き込み、読み出しのためのデータ転送制御を行なう。

符合／復号処理部１０７は符号／復号を行なうための情報処理装置であり、所定の規格に準拠した画像データの圧縮／伸張処理を実行する処理部である。

１１０はＤＭＡコントローラであり、メモリ制御部１０５と協働して、接続される種々のデバイスとメインメモリ１０６との間のデータ授受に関し、ＤＭＡ制御するための所定のアドレス情報を生成、設定する。

たとえば、読み取り処理部１０８で得られた画像データをメインメモリ１０６上に展開するための書き込みアドレス情報をＤＭＡチャネル１１０に応じて生成し、メインメモリ１０６上に転送することで画像データをメインメモリ１０６上に展開することができる。通常そのままではメモリ効率が悪いため、展開された画像データをさらに符合／復号処理部１０７に入力するためＤＭＡ符号／復号処理用入力側チャネル１１０を使用し、圧縮のための符号化を行なうため、１０７符合／復号処理部に転送を開始する。符合／復号処理部１０７では、読み取り処理部１０８から与えられた各種パラメータを参考に圧縮処理を行い、順次ＤＭＡ符号／復号用出力側チャネル１１０を用いて、圧縮データを再びメインメモリ１０６に格納し、保存しておくことが出来る。

プリント要求がある場合は、メインメモリ１０６に格納している圧縮データを、符号／復号用のＤＭＡ入力チャネル１１０を介して、符合／復号処理部１０７に転送を開始する。符合／復号処理部１０７で処理された圧縮データは伸張され、伸張された画像データは転送先のアドレスをメインメモリ１０６上の記録処理専用エリアを指定することで、記録専用エリアに画像データが展開さる。展開された画像データはＤＭＡ記録用入力側チャネル１１０を使用し記録処理部へ画像データが転送される。記録処理部では画像データを記録機器に合った解像度変換等の変換を行い、画像データを記録機器へ出力することができる。

ＤＭＡ部１１０は、接続されるモジュールに応じてモジュールへのデータ入力用のチャネルと、モジュールで処理されたデータを出力するための出力用チャネルを持っている。

図２は、特に本発明の情報処理装置である符号／復号装置を示したものである。符号／復号装置は、入力される画像データを情報に基づき、圧縮／伸張処理を行い再び画像データをメインメモリ１０６に転送するため、入力側チャネル３０１と出力側チャネル３０２を有している。

このとき、符号／復号処理部１０７にデータをＤＭＡ転送する際、データバス２０２の転送幅分のデータ長（４バイト分）にデータのアライメントをあわせる必要がある。

しかしながら、メインメモリ１０６に保存される画像データの先頭アドレスは、必ずしも４バイトの境界に無い場合が存在する。例えは通信制御部１０２からメインメモリ１０６に入力された画像データには、画像データの中にヘッダ情報が付加されているため、有効なデータ部が４バイト境界とは別の位置から始まっていることがある。

図３は、途中から有効なデータがある例を示したものである。

この例ではアドレス＄００１０００４の１９ビット目から有効なデータに切り替わっている。

図４は、本情報処理装置（符号／復号処理部）の転送フローを示したものであり、これを使用して図３の例で示すような画像データを処理する流れを説明する。

Ｒ１０１は入力側ＤＭＡチャネル１を設定している。

図５はＤＭＡチャネル１の設定フローである。Ｒ２０１でＤＭＡチャネル１にはメインメモリ１０６上の画像データ格納場所を示す先頭アドレスを１１０ＤＭＡコントローラに指示している。この場合ＤＭＡコントローラに指示するアドレスは有効画像データが存在する先頭アドレスを指示する必要があるため、アドレス＄００１０００４を指示する。Ｒ２０２では転送の終了トリガを得るため４バイトを１単位とした転送回数を指示する。この場合有効データが存在するのはアドレス＄００１０４００であるため、開始アドレスと終了アドレスの差分から、転送回数２５５（＄００１０４００−＄００１０００４／４）を指示する。

Ｒ１０２では出力側ＤＭＡチャネル２を設定する。図６はＤＭＡチャネル２の設定フローである。Ｒ３０１はメインメモリ１０６上の格納先アドレスを指定する。また格納先アドレスは４バイトアライメントの制約から、４の倍数になる先頭アドレス位置を指定しなければならない。Ｒ３０２では、転送終了回数を指定するが、データの復号時は最終ラインの復号化が終了するまでわからないため、最大回数６５５３５回を指示する。

Ｒ１０３は符号／復号処モジュールを設定している。図７は符号／復号処理モジュールの設定フローである。Ｒ４０１は符号／復号化のための各種パラメータを指示している。Ｒ４０２はＤＭＡ転送が開始された際、スキップするビットを示す。図３の例では、先頭アドレス＄００１０００４に対し、スキップビット１８を指示することでアドレス＄００１０００４から＄００１０００６のビット３までを無効データとし、アドレス＄００１０００６のビット４から処理を開始するように指示することができる。

Ｒ１０４符号／復号モジュール、Ｒ１０５ＤＭＡチャネル２、Ｒ１０６ＤＭＡチャネル１の順で起動を行なう。

ＤＭＡチャネル１から１回目の転送により４バイトの元データが符号／復号モジュールに送られると、Ｒ４０２で設定したスキップビット数分のデータを読み飛ばすため、前記のとおりアドレス＄００１０００６のビット４を先頭としたデータから符号／復号処理が開始される。同時にＤＭＡチャネル２から処理済みのデータを４バイト単位でＤＭＡチャネル２で指定したメインメモリ上のアドレスに転送を行なう。

Ｒ１０７では最終アドレスまで、符号／復号処理が終了した場合、Ｒ１０８でＤＭＡチャネル２、Ｒ１０９ＤＭＡチャネル１、Ｒ１１０符号／復号モジュールの順で停止処理を行い全ての処理を終了する。

装置の概要を示した図である。 本発明の情報処理装置である符号／復号装置を示した図である。 途中から有効なデータがある例を示した図である。 本情報処理装置（符号／復号処理部）の転送フローである。 ＤＭＡチャネル１の設定フローである。 ＤＭＡチャネル２の設定フローである。 符号／復号処理モジュールの設定フローである。

符号の説明

１０１ ＣＰＵ
１０２ 通信制御
１０３ ＭＯＤＥＭ
１０４ 表示制御
１０５ メモリ制御部
１０６ メインメモリ
１０７ 符合／復号処理部
１０８ 読み取り処理部
１０９ 記録処理部
１１０ ＤＭＡ部
２０１ コンピュータ系のＢＵＳ
２０２ 画像処理系のＢＵＳ

Claims (3)

1. 情報処理を行なう情報処理モジュールと、情報処理を行なう前の入力情報を格納している格納手段と、格納手段から情報処理モジュールへ前記入力情報をＤＭＡ転送するＤＭＡコントローラと、ＤＭＡ転送の際に１度の転送には所定の転送データ長を必要とする情報処理装置において、
   前記情報処理モジュールは、ＤＭＡ転送された所定の転送データ長を持つ入力データから、所定サイズ分をスキップして、有効データとするスキップ機能を有することを特徴とする情報処理装置。
2. 請求項１記載の情報処理装置において、スキップするサイズはビット単位で指定できることを特徴とする情報処理装置。
3. 請求項２の格納手段に格納される情報は画像情報であることを特徴とする情報処理装置。

Images