JP4983251B2 - 印刷装置 - Google Patents

Description

本発明は、例えば写真と文書を含む等の階調値が異なる印刷データの印刷処理を行う印刷装置に関する。

今日、プリンタ装置等の印刷装置が広く使用され、例えばＬＡＮ（ローカルエリアネットワーク）等のネットワークに印刷装置を接続し、パーソナルコンピュータ（ＰＣ）等のホスト機器から供給される印刷データに従った印刷処理が行われている。

このような印刷装置において、印刷データに自然画と文字が１ページ中に混在する場合がある。特許文献１に係る発明はこの場合、例えば第１の解像度の１ページ分の画像データをメモリ形成し、第２の解像度の１ページ分の画像データをメモリに形成する。そして、第１の解像度で感光体上に潜像を形成し、現像し、中間転写体へ転写し、その後第２の解像度で感光体上に潜像を形成し、現像し、第１の解像度の画像上の中間転写体へ転写し、最後に中間転写体の画像を用紙に転写し、定着処理を行う。
特開平０７−２７３９９４号公報

しかしながら、上記特許文献１の場合、感光体への潜像形成、現像等を第１の解像度と第２の解像度で２回の処理を行う必要があり、印刷処理に時間を要する。また、第１の解像度と第２の解像度で、各々１ページ分のメモリを必要とし、大きなメモリ容量を必要とする。

そこで、本発明は上記問題に鑑みてなされたものであり、多値データである写真画像等の印字品質を維持しつつメモリ容量が大きくなることがない印刷装置を提供するものである。

上記課題は第１の発明によれば、２値又は多値の階調データを含む印刷データが入力する入力手段と、複数ライン分の印刷データをバンドとして区分し、各バンド毎に２値又は多値の階調データを記憶する記憶手段と、前記２値又は多値の階調データが同一バンド内に含まれるとき、該同一バンド内の２値のデータを前記多値データに順次変換し、該変換後のデータを前記記憶手段に記憶する変換手段と、少なくとも前記バンドの先頭アドレスと該バンドの容量のバンド情報を記憶する制御テーブルと、前記制御テーブルに記憶された情報に基づいて前記記憶手段に記憶されたバンド内の印刷データを読み出し、印刷処理を行う印刷処理手段とを有する印刷装置を提供することによって達成できる。

また、第２の発明によれば、前記制御テーブルには、前記バンド情報毎にフラグ情報が設定され、前記制御テーブルには次のバンド情報に対応するフラグ情報のアドレスが記憶されており、該次のバンド情報に対応するフラグ情報のアドレスを読み出し、順次記憶手段から印刷データを読み出する印刷装置を提供することによって達成できる。

また、第３の発明によれば、前記変換手段は、前記２値又は多値の階調データが同一バンド内に含まれるとき、該同一バンド内の２値のデータ及び多値のデータを読み出し、両データを合成処理して前記印刷処理手段に供給する印刷装置を提供することによって達成できる。

また、第４の発明によれば、前記２値データは文書データであり、前記多値データは写真画像データである印刷装置を提供することによって達成できる。

本発明によれば、２値データの一部に多値の印刷データが含まれる場合、頁全部を当該多値の描画データに変換する必要がなく、多値テータを含むバンド内の２値のみを多値の階調データに変換すればよく、記憶手段のメモリ容量を小さくすることができる。

以下、本発明の実施の形態を図面に基づいて説明する。
（実施形態１）

図１は、本発明の実施形態１を説明する印刷装置の構成図である。
同図において、本実施形態の印刷装置１はパーソナルコンピュータ（ＰＣ）等のホスト機器２に接続され、ホスト機器２から印刷データが供給される。印刷装置１はインターフェイスコントローラ（Ｉ／Ｆコントローラ）３及びエンジン部４で構成され、Ｉ／Ｆコントローラ３には操作パネル５が接続されている。

Ｉ／Ｆコントローラ３は操作パネル５から操作信号を受信し、ホスト機器２から供給された印刷データに基づいて描画データを作成する。また、エンジン部４は、ヘッドコントローラ６、エンジンコントローラ７、モータ８、及び高圧ユニット９で構成されている。
ヘッドコントローラ６はＩ／Ｆコントローラ３から供給される印刷データを対応するＬＥＤヘッドＹ、Ｍ、Ｃ、Ｋに出力する。また、ＬＥＤヘッドＹ、Ｍ、Ｃ、Ｋへの印刷制御はヘッドコントローラ６によって行われる。また、エンジンコントローラ７はモータ８の駆動制御、及び高圧ユニット９の高圧制御等を行う。

図２は上記Ｉ／Ｆコントローラ３の回路ブロック図である。Ｉ／Ｆコントローラ３はＣＰＵ１０、ＳＤＲＡＭ１１、フラッシュメモリ１２、ハードディスク（ＨＤＤ）１３等で構成され、フラッシュメモリ１２及びハードディスク（ＨＤＤ）１３には制御プログラムが記憶されている。また、ＣＰＵ１０は上記ハードディスク（ＨＤＤ）１３等に記憶された制御プログラムに従って、本例の印刷装置１の制御を行う。

また、Ｉ／Ｆコントローラ３はＬＡＮ１６を介して前述のホスト機器２と接続され、又ＵＳＢボード１７を介して他のホスト機器に接続されている。また、シリアルバスを介して前述の操作パネル５に接続され、ＰＣＩバス及びＡＳＩＣ（application specific integrated circuit）１５を介して前述のエンジン部４に接続されている。

図３は上記Ｉ／Ｆコントローラ（ＲＩＰ）３とエンジン部４間の接続構成を説明する図である。同図において、Ｍ Tone numberbit0,1,2,3はマゼンタのビデオデータを示し、４bit１６階調のデータで構成されている。同様に、ＣTone numberbit0,1,2,3はシアンのビデオデータを示し、４bit１６階調のデータで構成されている。以下、イエロー、ブラックについても同様の構成であり、これらのデータはＩ／Ｆコントローラ３からヘッドコントローラ６に供給される。

また、エンジン部４から、各色の水平同期信号（Horizontal sync M、Horizontal sync C、Horizontal sync Y、Horizontal sync K）がＩ／Ｆコントローラ３に供給され、また後述する垂直同期信号（Vertical sync M、Vertical sync C、Vertical sync Y、Vertical sync KがＩ／Ｆコントローラ３に供給される。

次に、図４はI／Ｆコントローラ３のＳＤＲＡＭ１１内の描画メモリ上のデータとエンジン部４へのビデオデータ及びＬＥＤ発光時間との関係を示す。上記図３に示した様に、本例でのビデオデータは各色４bit（４本の信号線）で転送される。この構成は１６階調データを転送するためであり、２値或いは４値の場合も常に４bit（４本の信号線）が使用される。

例えば、写真画像等の１６値（４bit）の場合、同図(ａ)の右端に示すようにメモリ上１ドットに相当するデータは４bitであり、エンジン部４へのデータも同じ４bitとなる。一方、文書データ等の２値の場合には、メモリ上の１ドットに相当するデータは１bitであるが、エンジン部４へのデータは４bitであり、図示するようにメモリ上のデータが０の場合はエンジン部４へのデータも０（ｈｅｘ）＝0000(bin）、メモリ上のデータが１の場合はエンジン部４へのデータはＦ（ｈｅｘ）＝１１１１（ｂｉｎ）に変換処理される。このデータ変換については後述する。

尚、本例では詳述しないが、４値の場合においても同図に示す変換処理を行うことができる。

一方、ＬＥＤ発光時間については、全発光時間を１６等分してエンジン部４へのデータが０の場合には全発光時間で常に消灯とし、エンジン部４へのデータが１の場合は、１６分の２の時間ＬＥＤを発光する。また、エンジン部４へのデータが２の場合は１６分の３の時間ＬＥＤが発光し、同様に３の場合は１６分の４、４の場合は１６分の５となり、Ｆの場合は全期間発光する。

尚、エンジン部４へのデータ１が発光時間１６分の１に対応しない理由は、ＬＥＤの立ち上がり特性を考慮するものである。

以上の構成において、以下に本例の処理動作を説明する。
先ず、本例で使用する印刷データの例を図５に示す。同図に示すように、用紙２０に印刷した場合、文字の印字領域２１と写真の印刷領域２２を有する印刷データを本例では使用する。具体的には図６に示す描画状態である。

すなわち、用紙の情報３分の１は文字の部分であり、２値で描画される部分である。写真部分を含む用紙の中程３分の１位の部分は１６値で描画される部分である。ここで、写真部分を含む用紙３分の１位の部分は１６値としたが、ここにも、２値の文字部分が含まれている。この部分について２種類の処理方法を図７と図８に分けて説明する。

図７は、上記図６内の１６値の部分を拡大したものであり、１ラインの中で文字（２値）の領域と写真（１６値）の領域を分け、それぞれ別のバンドとして扱う。すなわち、バンドを細かい単位で扱うことにより、２値及び１６値を見かけ上混在させている。但し、この場合、バンドの数が増えることにより、制御テーブルも大きくなり、その分のメモリ消費は増える。

そこで、図８に示すように設定する。すなわち、文字の部分は同図（ａ）に示すようにほぼ１ページ分のメモリ領域を使用し、文字データのみを描画する。

一方、写真の部分は同図（ｂ）に示すように先の文字のメモリとは別に確保したメモリに写真のみを描画する。この描画は、写真画像に適した１６値である。１６値の場合は、２値の場合の４倍のメモリを必要とするが、本例では、写真画像はページ内の一部であり、１ページ分のメモリ容量を必要とするわけではない。

本例では、印刷処理に先立ち、先の図８に示した描画メモリを構成する必要がある。そこで、図８（ａ）の太い点線で示した部分を同図（ｂ）の太い点線で示した部分にコピーする。但し、同図（ａ）は２値であり、同図（ｂ）は１６値なので、２値／１６値変換を行う。１バイトのデータを例にとると、図９に示す変換を行う。

以下、上記変換処理を図１０に示すフローチャートに従って説明する。尚、同図に示すフローチャートでは、Ｓ，Ｄ，Ｈ，Ｖ，Ａ，Ｂの変数を使用する。

先ず、Ｓにはソースアドレス：SRCADDRの値をセットする（ステップ（以下、Ｓで示す）１）。このソースアドレスは、各バンドの先頭アドレスを示し、例えば図８（ａ）に示すＡ１、Ａ２、Ａ３、・・・のアドレスである。

また、Ｄはデスティネーションアドレス：DESTADDRの値を示し、図８（ｂ）に示すＤ１、Ｄ２、Ｄ３、・・・のアドレスである。また、Ｈは横方向のカウンタを示し、Ｖは縦方向のカウンタを示す。尚、Ｈ及びＶは初期時０である。

次に、レジスタＡにＳ（SRCADDR）で示されるメモリの内容をロードし、レジスタＢは０に初期化する（Ｓ２）。具体的には、この時レジスタＡに図８（ａ）に示すアドレスＡ１の最初の２値データが書き込まれる。

次に、上記処理によって書き込まれた２値データが「１」であるか否か判断する（Ｓ３）。例えば、前述の図９の８ビットの２値データの場合、最初の２値データは「０」であり（Ｓ３がＮ）、レジスタＢの対応する値を「０」のままとする。尚、最初の２値データが「１」の場合には（Ｓ３がＹ）、レジスタＢの対応する値を「Ｆ」（１１１１）に変換する（Ｓ４）。

次に、レジスタＡに次の２値データを書き込む。具体的には、レジスタＡに図８（ａ）に示すアドレスＡ１の隣の２値データが書き込む。そして、上記と同様、書き込まれた２値データが「１」であるか否か判断する（Ｓ５）。この場合、前述の図９の８ビットの２値データの例では次も「０」であり（Ｓ５がＮ）、レジスタＢの対応する値を「０」のままとする。尚、この２値データが「１」の場合には（Ｓ５がＹ）、レジスタＢの対応する値を「Ｆ」（１１１１）に変換する（Ｓ６）。

以下、同様にして、２値データを順次レジスタＡに書き込み、２値データが１であるか否か判断を行い、２値データが「０」であれば、レジスタＢの対応する値を「０」のままとし、「１」であればレジスタＢの対応する値を「Ｆ」（１１１１）に変換する（Ｓ７〜Ｓ１８）。例えば、図９の８ビットの２値データの例では、０００Ｆ０Ｆ０Ｆに変換される。

その後、Ｈの値を＋１し、レジスタＢの変換データをＤ（DESTADDR）に書き込み（Ｓ１９）、Ｈの値は１バンド終了するまで同じ処理を行う（Ｓ２〜Ｓ２１）。そして、１バンドの上記処理が完了すると、Ｖの値を＋１し、Ｖの値が写真画像のデータが含まれる領域全てについて同じ変換処理を繰り返す（Ｓ２〜Ｓ２５）。

以上の処理が完了すると、２値データから１６値データへの変換処理が完了する。尚、この間、図８（ｂ）に示す写真部分の１６値データの処理をバイパスするため、写真画像の水平方向の幅（ＲＳＩＺＥ）を読み飛ばす（Ｓ２５）。

以上の処理によって、ＳＤＲＡＭ１１には１頁の中に２値データと１６値データの両方が含まれる描画データが記録される。したがって、従来のように１頁の中に写真画像等の１６値データが一部でも含まれる場合、当該１頁のデータを１６値データに変換する必要がない。

図１１は上記のように作成された１頁の描画データを記録するＳＤＲＡＭ１１内の描画メモリのエリアの構成を示す図であり、描画メモリと共に描画メモリの管理を行うディスクリプタテーブルの構成を説明する図である。

描画メモリは先に説明したとおり、用紙を横方向に短冊形に切ったバンド状の概念を持つものである。また、ディスクリプタテーブル１１ａはフラグ（FLAG）、ＤＭＡアドレス（DMAADDR）、ＤＭＡカウンタ（DMACNT）、ネクストテーブルアドレス（NEXTTBLADDR）を１組とし、これを複数（描画メモリのバンドの数分）連結した構成である。フラグ（FLAG）の詳細は、後述する図１２に示す。

ＤＭＡアドレス（DMAADDR）は、描画メモリの各バンドの先頭アドレスを示し、具体的には図１１に示す矢印のアドレスを示す。また、ＤＭＡカウンタ（DMACNT）には、バンドのメモリ容量がセットされる。さらに、ネクストテーブルアドレス（NEXTTBLADDR）には、ディスクリプタテーブル１１ａの次のFLAGの書かれたアドレスがセットされる。尚、上記フラグ（FLAG）、ＤＭＡアドレス（DMAADDR）、ＤＭＡカウンタ（DMACNT）、ネクストテーブルアドレス（NEXTTBLADDR）は連続している必要があるが、次のブロックのFLAGのアドレスは連続している必要はない。

上記設定動作を描画メモリのバンド数分行い、１つの繋がりのあるディスクリプタテーブル１１ａが作成される。尚、カラープリンタの場合、同図の描画メモリとディスクリプタテーブル１１ａが、Ｙ、Ｍ、Ｃ、Ｋの４セット設定される。

尚、図１２（ａ）は上記フラグの構成を示す図である。このフラグは、基本的にソフトウェアがライト処理を行い、ハードウェア(ASIC）がリード処理を行う。また、同図のＤ０に示すEmpty／Fillは、対応するバンドメモリに描画が完了しているか否かを示す。ソフトウェアは描画処理を完了すると、このbitを１＝Fillに設定する。また、同図のＤ１に示すEndは、対応するバンドメモリが有るか無いかを示す。対応するバンドメモリが無い場合、このbitを１に設定する。

さらに、同図のＤ３に示すThrough／Compは、対応するバンドメモリの内容が、圧縮データか非圧縮データかを示す。バンドメモリに圧縮後のデータが格納されている場合、１をセットする。また、同図のＤ５及びＤ６に示すReso１，Reso０の２bitは、対応するバンドの階調を表す。図１２（ｂ）には上記２ビットの論理テーブルが示され、２値(1bit／pixel)、４値(２bit／pixel)、１６値(4bit／pixel）の３種類の何れかが選択される。
次に、上記のように描画メモリに記憶された階調値の異なる２値及び多値の階調データを記録した情報に基づいて印刷処理を行う場合を説明する。

図１３は前述のＡＳＩＣ（application specific integrated circuit）１５の構成を示す。ＡＳＩＣ１５はＰＣＩバスコントローラ部３０、ディスクリプタテーブル・フラグ情報部３１、ディスクリプタテーブル・アクセスコントローラ３２、ビデオデータアクセスコントローラ３３、ディスクリプタテーブル用アドレスカウンタ３４、描画メモリアクセス用アドレスカウンタ３５、描画メモリリードアクセス数用カウンタ３６で構成され、ＰＣＩバスコントローラ部３０を除く上記構成はマゼンダ（Ｍ）に関する回路であり、シアン（Ｃ）、イエロー（Ｙ）、ブラック（Ｋ）についても同じ構成の回路３７〜３９が設けられている。

尚、上記ディスクリプタテーブル用アドレスカウンタ３４には前述のネクストテーブルアドレス（NEXTTBLADDR）が書き込まれ、描画メモリアクセス用アドレスカウンタ３５にはＤＭＡアドレス（DMAADDR）が書き込まれ、描画メモリリードアクセス数用カウンタ３６にはＤＭＡカウンタ（DMACNT）のカウント値が書き込まれる。

また、前述のＳＤＲＡＭ１１に描画されたデータはＣＰＵ１０の制御、及び各色に対応するセレクタ４０Ｍ〜４０Ｋによる選択処理に従って、対応するＦＩＦＯ４１Ｍ〜４１Ｋに格納される。尚、セレクタ４０Ｍ〜４０ＫはＳＤＲＡＭ１１に描画されたデータとディスクリプタテーブル１１ａのフラグ情報の何れかを選択してＦＩＦＯ４１Ｍ〜４１Ｋに出力する。また、ビデオデータアクセスコントローラ３３の制御に従って、ビデオデータは伸長変換部４２Ｍ〜４２Ｋに出力され、更に対応するビデオ転送制御回路４３Ｍ〜４３Ｋに供給される。

図１４は上記ＰＣＩバスコントローラ部３０の具体的な構成を示す図である。ＰＣＩバスコントローラ部３０は、バースト用カウンタ４５、ＰＣＩバスコントローラ４６、イニシエータアクセスアービタ４７で構成されている。尚、ＰＣＩバスコントローラ４６とイニシエータアクセスアービタ４７間の信号の授受については、以下の処理動作の説明において述べる。

先ず、ディスクリプタテーブル・アクセスコントローラ３２の制御シーケンスを説明する。図１５はこの処理を説明する図である。ディスクリプタテーブル・アクセスコントローラ３２はビデオ転送が開始されるまで待機状態を保持し（ステップ（以下、ＳＴで示す）１）、ビデオ転送が開始されると、先ず前述のＰＣＩバスコントローラ３０に対して、ディスクリプタテーブル１１ａとして割り当てられている描画メモリのリードアクセスを依頼する（ＳＴ１がＹＥＳ、ＳＴ２）。具体的には、イニシエータアクセスアービタ４７に対して「Mｄｔ‐ｒｅｑ」信号を出力する。

次に、ＰＣＩバスコントローラ３０からアクセス許可、即ち「Mｄｔ‐ａｃｋ」がアクテイブになるまでそのままの状態で待機する（ＳＴ３がＮＯ）。その後、ＰＣＩバスコントローラ３０からアクセス許可が出力されると（ＳＴ３がＹＥＳ、「Mｄｔ‐ａｃｋ」がアクテイブ）、イニシエータアクセスアービタ４７はアクセスした第１ワード目のデータ、即ちディスクリプタテーブル１１ａのフラグ情報をラッチする（ＳＴ４）。すなわち、図１３に示すディスクリプタテーブル・フラグ情報部３１にフラグ情報がラッチされる。

次に、このフラグ情報を解析し、前述のFｉｌｌのフラグがアクテイブでない場合、当該フラグに関連する情報は無効と看做して新しいディスクリプタテーブル１１ａのアクセスをイニシエータアクセスアービタ４７に依頼する（ＳＴ５がＮＯ、ＳＴ１）。一方、Fｉｌｌのフラグがアクテイブであり、更にフラグ情報がEｎｄでなければ（ＳＴ５がＹＥＳ、ＳＴ６がＹＥＳ）、当該フラグに対応する以下の情報は有効であると判断し、第２ワード目以降のデータをラッチする（ＳＴ７〜ＳＴ９）。

すなわち、第２ワード目から順に、バンドの先頭メモリアドレス、バンドの転送バイト数、次のディスクリプタテーブル１１ａの先頭メモリアドレスとしてネクストテーブルアドレスをラッチする。その後、前述のディスクリプタテーブル・アクセスコントローラ３２は、アクセスを終了し（ＳＴ１０）、ビデオデータアクセスコントローラ３３のアクセス処理が開始されるのを待つ（ＳＴＰ１１）。

一方、図１６はビデオデータアクセスコントローラ３３の制御シーケンスを示す図であり、先ずディスクリプタテーブル・アクセスコントローラ３２の処理が前述の処理（ＳＴ１０）に達するまで待機する（ステップ（以下、ＳＴＰで示す）０、ＳＴＰ１がＮＯ）。

その後、ディスクリプタテーブル・アクセスコントローラ３２の処理が前述の処理（ＳＴ１０）に達すると（ＳＴＰ１がＹＥＳ）、ビデオデータアクセスコントローラ３３はメモリアクセスを開始し、次のディスクリプタテーブル１１ａの内容を得るため、イニシエータアクセスアービタ４７に対して出力する「Ｍｖｄ‐ｒｅｑ」信号をアクテイブにする。

すなわち、バンドの先頭アドレス（前述のＤＭＡアドレス（DMAADDR））をアドレスカウンタにロードし、バンドの転送バイト数（前述のＤＭＡカウンタ（DMACNT））をアクセス数用カウンタにロードし、ディスクリプタテーブル１１ａにメモリアクセス開始を知らせるため、処理（ＳＴＰ２）に移行する。

次に、ＦＩＦＯ４１（４１Ｍ〜４１Ｋを代表して４１で示す）にデータを書き込むための準備として、ＦＩＦＯ４１の空き領域を確認する（ＳＴＰ３、ＳＴＰ４）。ここで、ＦＩＦＯ４１に空き領域がなければ、後段のビデオ転送制御回路４３がデータを転送することによりＦＩＦＯ４１に空き領域ができるまで待機する（ＳＴＰ４がＮＯ）。

次に、後段の伸長回路やビデオ転送制御回路のため、これからリードするバンドのデータの階調、圧縮の有無、バイト数の情報をＦＩＦＯ４１に書き込む。それらの情報は、前述のディスクリプタテーブル・アクセスコントローラ３２が既に用意しており、ＦＩＦＯ４１の入力をセレクタ４０によりＰＣＩバスからバンドのフラグ情報に切り替え、ＦＩＦＯ４１に書き込む（ＳＴＰ５）。

次に、再びＦＩＦＯ４１の空き領域を確認する。そして、ＦＩＦＯ４１に空き領域がなければ、ＦＩＦＯ４１に空き領域ができるまで待機する（ＳＴＰ６、ＳＴＰ７がＮＯ）。
次に、イニシエータアクセスアービタ４７にビデオデータのリードアクセスを依頼する。すなわち、イニシエータアクセスアービタ４７に出力する「Mｖｄ‐ｒｅｑ」信号をアクテイブにする（ＳＴＰ８）。そして、ＰＣＩバスコントローラ３０からアクセス許可、即ち「Mｖｄ‐ａｃｋ」がアクテイブになるまで待機する（ＳＴＰ９）。

その後、ＰＣＩバスコントローラ３０からアクセス許可が出力されると、即ち「Mｖｄ‐ａｃｋ」がアクテイブになると、アドレスカウンタを＋４バイト（ＰＣＩバスで１ワード分）して、描画メモリアクセス用アドレスカウンタ３５を−４バイトし、ＰＣＩバスコントローラ３０がアクセスして得られたデータをＦＩＦＯ４１に書き込む（ＳＴＰ９がＹＥＳ、ＳＴＰ１０）。

その後、上記処理（ＳＴＰ６〜ＳＴＰ１０）を、描画メモリアクセス用アドレスカウンタ３５がゼロになるまで繰り返す（ＳＴＰ１１がＮＯ）。この処理により、ディスクリプタテーブル１１ａから得たバンドの転送バイト数の分だけのデータを、ＦＩＦＯ４１に書き込むことができる。

その後、描画メモリアクセス用アドレスカウンタ３５のカウント処理が完了すと、アクセス処理を終了する（ＳＴＰ１１がＹＥＳ、ＳＴＰ１２）。
図１７は前述のＰＣＩバスコントローラ４６の制御シーケンスであり、ディスクリプタテーブル・アクセスコントローラ３２、及びビデオデータアクセスコントローラ３３が前述の制御を行う際の対応する処理を示す。

先ず、ＰＣＩバスコントローラ４６はイニシエータアクセスアービタ４７が待機状態のステートから移行するまでは待機しており（ステップ（以下、Ｗで示す）０、Ｗ１）、イニシエータアクセスアービタ４７が動作を開始すると（Ｗ１がＹＥＳ）、ＰＣＩバスに出力しているREQ#をアクテイブにして、ＰＣＩバスのアクセス使用権の獲得を要求をする（Ｗ２）。

そして、GＮＴ#がアクテイブになりＰＣＩバスのアクセス使用権を獲得すると（Ｗ３がＹＥＳ）、FRAME#をアクテイブにすると共に、イニシエータアクセスアービタ４７で選ばれたアドレスをADバスに出力する。また、イニシエータアクセスアービタ４７で選ばれたカウント値が「１６」以上なるとバーストカウント数を１６にセットする。尚、それ未満であればイニシエータアクセスアービタ４７で選ばれたカウント値をバースト用カウンタ４５にセットする。但し、ディスクリプタテーブル１１ａのアクセスの場合は、バースト長を４にセットする。

次に、TRDY#がアクテイブになる前にSTOP#がアクテイブになるとリトライ要求であり（Ｗ５がＹＥＳ）、処理（Ｗ２）に戻り、再びＰＣＩバスの獲得から再開する。また、TRDY#がアクテイブになると（Ｗ６）、バーストカウンタがゼロになるまでデータを取得するため、アクセスを要求してきたコントローラに対してAｃkを出力、バーストアクセスを終了したら、再び待機状態に戻る（Ｗ７〜Ｗ９）。

図１８はイニシエータアクセスアービタ４７の制御シーケンスである。イニシエータアクセスアービタ４７は、ＰＣＩバスコントローラ４６が待機状態の時、各色のディスクリプタテーブル・アクセスコントローラ３２、又はビデオデータアクセスコントローラ３３からの要求信号（例えば、Mdt‐ｒｅｑ, Mvｄ‐ｒｅｑ）に応じて、どの要求に応えるかを決定する。また、決定した結果は前述のようにAｃｔｉｖｅとしてレジスタに保存する。このAｃｔｉｖｅの出力状態において、アドレスカウンタとアクセス数用カウンタをセレクトするものである。

また、ＰＣＩバスコントーラのAｃｋ出力も、このAｃｔｉｖｅの出力状態に応じて、出力される。ところで、要求信号の識別順序を常に同一にしてしまうと、優先度に差がついてしまい、転送が間に合わない色が生じてしまう可能性がある。そこで、同図に示すように、前回実行した色と内容（ディスクリプタテーブルであるのかビデオデータであるのか）がAｃｔｉｖｅとしてレジスタで記憶されているので、そのレジスタ内容に従って前回実行した色については、優先順位が下がるように判断することにより、優先度が回転するように制御している(ステップＶ１〜Ｖ３０)。

これら一連の動作により、ディスクリプタテーブル１１ａの内容に従って、描画メモリを順次リードし、各色別にＦＩＦＯ４１にデータを一時保管することができる。ＦＩＦＯ４１に保管されたデータは、エンジン部からの垂直同期信号および水平同期信号に従って、前述の図１３に示すビデオ転送制御回路４３が、順次ＦＩＦＯ４１からデータを読み出し、エンジン部にビデオデータとして転送する。

次に、図１９は前述の伸長変換部４２の回路構成図である。伸長変換部４２は伸長回路５０、セレクタ５１、階調変換回路５２、バイト数用カウンタ５３、フラグ情報用Ｆ／Ｆ５４、一時保管バッファ５５等で構成されている。伸長回路５０からのデータ読み出し指示により、ＦＩＦＯ４１のデータがリードされ、伸長回路５０は必要に応じて圧縮されたデータを伸長し、セレクタ５１を介して階調変換回路５２に出力する。伸長回路５０は階調情報に従ってエンジンに合わせたビット幅に変換し、それを設定されたバイト数の分だけ繰り返す。尚、フラグ情報用Ｆ／Ｆ５４には前述のフラグ情報が書き込まれる。

図２０は、上記伸長変換部４２の制御シーケンスを示す。先ず、最初にＦＩＦＯ４１をリードするに当たりＦＩＦＯ４１にデータが保管されたか監視する（ステップ（以下、Ｕで示す）０、Ｕ１）。ここで、ＦＩＦＯ４１にデータが保管されると、最初のデータはフラグ情報であり、この情報をフラグ情報用Ｆ／Ｆ５４にラッチする（Ｕ２）。

次に、フラグ情報によりデータが圧縮されているかどうか判断し（Ｕ３）、データが圧縮されている場合（Ｕ３がＹＥＳ）、ＦＩＦＯ４１からデータをリードしてバイト数カウンタ５３をダウンカウントし（Ｕ４）、伸長回路５０によりデータを伸長して、後述する階調変換を行ない、一時保管バッファ５５にデータを格納する（Ｕ５）。その後、上記処理をバイト数カウンタ５３がゼロになるまで処理を繰り返す（Ｕ６がＹＥＳ）。

一方、データが圧縮されていなければ、ＦＩＦＯ４１からデータをリードし、バイト数カウンタ５３をダウンカウントし（Ｕ７）、ＦＩＦＯ４１からリードしたデータをそのまま階調変換し、一時保管バッファ５５にデータを格納する（Ｕ８）。その後、上記処理をバイト数カウンタがゼロになるまで処理を繰り返す（Ｕ９がＹＥＳ）。

次に、階調変換回路５２の処理を説明する。本例において、印字ヘッドは１６階調の表現が可能な４ビットのビデオ信号を要求している。描画データが２値だった場合、データのビット幅は１ビットであり、図２１（ａ）に示す論理に従って変換処理を行う。同様に、描画データが４値である場合、データのビット幅は２ビットであり、図２１（ｂ）に示す論理に従って変換処理を行う。

上記図２１の説明では、１又は２ビットのデータを４ビットに変換する説明としたが、実際には３２ビット幅のＰＣＩバスを経由して入力データを用意するので、ビット位置も選択する必要がある。そこで、図２２に示すように１データごとにカウントアップするカウンタと階調情報（Ｒｅｓｏ1，Ｒｅｓｏ０）も入力し、図２３に示すようなデコード処理を行うことにより、３２ビット幅のデータを４ビットのビデオ信号に変換する。

最後に、図２４に示す処理に従って、本例の全体動作の流れを説明する。先ず、ディスクリプタテーブル・アクセスコントローラ３２が、予めセットされた（ASO）最初のバンドのディスクリプタの先頭アドレスから始まるデータ（最初のバンドのフラグ情報、描画メモリの先頭のアドレス、バイト数、次のディスクリプタテーブル１１ａの先頭の（アドレス）を、ＰＣＩバスアクセスコントローラを介して入手する(AS1）。

次に、ビデオデータアクセスコントローラ３３は、先ず最初のバンドのフラグ情報をＦＩＦＯ４１にライトする(AS2）。そして、最初のバンドの内容に従い、描画メモリの最初のバンドの先頭アドレスから、ＰＣＩバスアクセスコントローラ３０を介してデータを入手してＦＩＦＯ４１にライトする(AS3）。

ＦＩＦＯ４１の空きは常に監視されており、ＦＩＦＯ４１に保存されたデータ容量が一定量以上になると、書き込みを中断し、ビデオ転送制御回路４３からエンジン部にデータが転送することによりＦＩＦＯ４１に空きが生じたら、再びＦＩＦＯ４１へのライト処理を再開する(AS4）。

一方、ＦＩＦＯ４１にデータが書き込まれたら、伸長変換部４２はＦＩＦＯ４１からデータをリードし、フラグ情報に従って、ＦＩＦＯ４１のデータを伸長し、階調変換を実施する(AS5）。更にそのデータは、ビデオ転送制御回路４３により、シフトやマスク等の処理が実行され、エンジン部にビデオデータとして転送される(AS6）。

また、ビデオデータアクセスコントローラ３３が動作を開始したら、ディスクリプタテーブル・アクセスコントローラ３２は、２番目のバンドのディスクリプタテーブル１１ａの先頭アドレスから始まるデータ（２番目のバンドのフラグ情報、描画メモリの先頭のアドレス、バイト数、３番目のディスクリプタテーブル１１ａの先頭のアドレス）を、ＰＣＩバスアクセスコントローラ３０を介して入手する（AS7）。

ビデオデータアクセスコントローラ３３による、最初のバンドの描画データのＦＩＦＯ４１への書き込みは、ディスクリプタテーブル１１ａにて設定されたバイト数分だけ繰り返し実行する(AS8）。

最初のバンドの描画データのＦＩＦＯ４１への書き込みが終了したら、引継２番目のバンドについても同様に、ビデオデータアクセスコントローラ３３は、先ずフラグ情報をＦＩＦＯ４１にライトし（AS９）、ディスクリプタテーブル１１ａにて、設定されたバイト数分だけ繰り返し実行する(AS10〜AS13）。

ディスクリプタテーブル１１ａをアクセスしたときのフラグ情報にて、ＥＮＤフラグを検出したら、ディスクリプタテーブルアクセスコントローラは動作を終了 する（AS17）。また、ビデオデータアクセスコントローラ３３も、ディスクリプタテーブル１１ａにて設定された最後のバンド数分のＦＩＦＯ４１へのライトを行ったら動作を終了する(AS14〜AS18）。

伸長変換部４２も、最後のバンドのＦＩＦＯ４１のデータについて、データが無くなるまで、フラグ情報に従った伸長及び階調の変換を行い、そのデータをビデオ転送制御回路４３がエンジン部へビデオデータとして最後のデータまで転送することにより、動作を終了する。

以上のように、本例によれば項全体を１６値でメモリに描画する場合に比べ、例えば文字情報は２値で描画でき、メモリ容量を小さくすることができ、装置のコストダウンを図ることができる。

また、頁全体を１６値で描画する場合に比べ、文字情報は２値で描画処理するので、印刷処理を高速に行うことができる。
尚、本例では描画メモリのデータの入手経路をＰＣＩバス経由としたが、データが入手できれば、どのようなデータバスを使用しても良い。

（実施形態２）

次に、本発明の実施形態２について説明する。尚、本例において、実施形態１と同じ構成部分には同一番号を付し、構成上の説明を省略する。

図２５は本例で説明する印刷データを示し、文字と写真が混在した印刷データ例である。前述の実施形態１においては、１，２，６，７番目のバンドを２値で、３〜５番目のバンドを１６値で描画メモリを作成し、４番目のバンドに存在する文字データについては、１６値に変換してから写真のデータと共に、４番目のバンドとして描画メモリに保管していた。しかし、本例においては、図２５に示すように描画メモリに保管する。

図２６は本例のメモリ構成を具体的に示す図であり、ディスクリプタテーブル１１ａと描画メモリの関係を説明する図である。描画メモリの１つのバンドの先頭アドレス及びそのバンドの大きさを示すカウント数については、文字用と写真用としてそれぞれ２個ずつ設定する構成である。文字だけ、写真だけのバンドの場合には、他方の描画メモリを示すアドレス値や大きさは無効であるが、それは後述するフラグにて見分ける。

同図では、４番目のバンドに文字と画像の両方が存在するので、４番目のバンドについては描画メモリＡと描画メモリＢの両方に存在している。また、３番目、５番目のバンドについては文字のデータが存在しないので、描画メモリＡには３番目、５番目のバンドが存在しなく、同様に１，２，６，７番目のバンドについては写真のデータが存在しないので、描画メモリＢには１，２，６，７番目のバンドが存在しない。

図２７は本例の回路構成を示す図であり、前述の図１３に対応する図である。したがって、図１３で使用する構成については同じ符号を使用して説明する。本例の回路も前述と同様、ＰＣＩバスコントローラ部３０、ディスクリプタテーブル・フラグ情報部３１、ディスクリプタテーブル・アクセスコントローラ３２、ビデオデータアクセスコントローラ３３、ディスクリプタテーブル用アドレスカウンタ３４、描画メモリアクセス用アドレスカウンタ３５、描画メモリリードアクセス数用カウンタ３６で構成されている。但し、本例においては、ビデオデータアクセスコントローラ３３、描画メモリリードアクセス用アドレスカウンタ３５、描画メモリリードアクセス数用カウンタ３６、ＦＩＦＯ４１がそれぞれＡとＢの２個ずつの構成である。

さらに、ＦＩＦＯ−Ａ、ＦＩＦＯ−Ｂは出力を論理和されてからビデオ転送制御回路へと接続している。以下の説明では、Ａを文字（２値）用、Ｂを写真（１６値）用として使用する。

また、図２８はＰＣＩバスコントローラ部の具体的な構成を示す図であり、前述の図１４に対応する図である。上記のようにビデオデータアクセスコントローラ３３、描画メモリリードアクセス用アドレスカウンタ３５、描画メモリリードアクセス数用カウンタ３６がそれぞれ２倍になっているので、対応する入出力が２倍になっている。イニシエータアクセスアービタ４７から出力する優先度を示す信号（Ａｃｔｉｖｅ）も、識別可能なビット数の分だけ増加している。即ち、図１４では８種類であり３ビットであるが、図２８では１２種類であり４ビットとしている。

本例は文字と写真が混在する印刷データに対して、前述のように描画メモリを大きく２つに分類し、一方を文字用の２値データ専用の格納エリアとし、他方を写真用の多値（１６値）専用の格納エリアに分けてメモリ上に描画する。以下、具体的に説明する。

図２９はディスクリプタテーブル・アクセスコントローラ３２の制御シーケンスを示す。前述のように、ディスクリプタテーブル・アクセスコントローラ３２はビデオ転送が開始されるまで待機状態であり（ＳＴ０、ＳＴ１がＮ）、ビデオ転送が開始されると、先ず前述のＰＣＩバスコントローラ３０に対して、ディスクリプタテーブルとして割り当てられている描画メモリのリードアクセスを依頼する（ＳＴ１がＹＥＳ、ＳＴ２）。

次に、ＰＣＩバスコントローラ３０からアクセス許可、即ち「Mｄｔ‐ａｃｋ」がアクテイブになるまで待機し（ＳＴ３がＮＯ）、ＰＣＩバスコントローラ３０からアクセス許可が出力されると（ＳＴ３がＹＥＳ、「Mｄｔ‐ａｃｋ」がアクテイブ）、イニシエータアクセスアービタ４７はアクセスした第１ワード目のデータ、即ちディスクリプタテーブル１１ａのフラグ情報をラッチする（ＳＴ４）。
次に、このフラグ情報を解析し、Fｉｌｌのフラグがアクテイブであり、更にフラグ情報がEｎｄでなければ（ＳＴ５がＹＥＳ、ＳＴ６がＹＥＳ）、当該フラグに対応する以下の情報は有効であると判断し、第２ワード目以降のデータをラッチする（ＳＴ７〜ＳＴ１１）。

すなわち、第２ワード目から順に、バンドの先頭メモリアドレス、バンドの転送バイト数、次のディスクリプタテーブル１１ａの先頭メモリアドレスとしてネクストテーブルアドレス、更に本例では１６進のバンドの先頭メモリアドレス、及びバンドの転送バイト数、更に次の１６進の先頭ネクストテーブルアドレスもラッチする。その後、前述のディスクリプタテーブル・アクセスコントローラ３２は、アクセスを終了し（ＳＴ１２）、ビデオデータアクセスコントローラ３３のアクセス処理が開始されるのを待つ（ＳＴＰ１３）。

一方、図３０はビデオデータアクセスコントローラ３３Ａ、３３Ｂの制御シーケンスを示す図であり、前述の図１６との相違点は、処理（ＳＴＰ０）の時、Ｒｅｓｏ１、０が「１１」かどうかを判断させ、「１１」の時には、そのバンドは無効と判断して、次のバンドまで待機している点である。したがって、以下の処理は前述の処理と同じであり、説明を省略する。

尚、図３１（ａ）、（ｂ）は実施形態２におけるディスクリプタテーブル１１ａのフラグを説明する図である。前述の図１２（ａ）、（ｂ）と比較すると、Ｒｅｓｏ１，Ｒｅｓｏ０が、文字用のＲｅｓｏ１−Ａ、Ｒｅｓｏ０−Ａ、写真用のＲｅｓｏ１−Ｂ、Ｒｅｓｏ０−Ｂの２つになり、更に該当する描画メモリが存在しないことを示す意味合い（Ｒｅｓｏ１，Ｒｅｓｏ０＝１，１）を追加している。また該当するバンドのデータが圧縮か非圧縮かを示すビット(Through／Comp)も描画メモリＡ用とＢ用の２つを用意している。

以上のように、本例によれば２値で作成された文字の画像と多値（例えば１６値）で作成された写真の画像を別々にメモリ上に持ち、合成印刷することができるので、２値のデータを１６値に変換するなどのソフトによる操作の必要が無くなり、その分の時間が短くなり全体の処理が高速化されるという効果がある。

実施形態１を説明する印刷装置の構成図である。 Ｉ／Ｆコントローラの回路ブロック図である。 Ｉ／Ｆコントローラ（ＲＩＰ）とエンジン部間の接続構成を説明する図である。 I／ＦコントローラのＳＤＲＡＭ内の描画メモリ上のデータとエンジン部へのビデオデータ及びＬＥＤ発光時間との関係を示す図である。 印刷データの例を示す図である。 より詳細に印刷データの例を示す図である 図６内の１６値の部分を拡大した図である。 （ａ）は文字の部分のメモリ領域を示す図であり、（ｂ）は写真の部分のメモリ領域を示す図である。 １バイトのデータの変換例を示す図である。 変換処理を説明するフローチャートである。 １頁の描画データを記録するＳＤＲＡＭ内の描画メモリのエリアの構成を示す図である。 （ａ）はフラグの構成を示す図であり、（ｂ）は２ビットの論理テーブルの例を示す図である。 ＡＳＩＣの構成を示す図である。 ＰＣＩバスコントローラ部の具体的な構成を示す図である。 ディスクリプタテーブル・アクセスコントローラの制御シーケンスを示す図である。 ビデオデータアクセスコントローラの制御シーケンスを示す図である。 ＰＣＩバスアクセスコントローラの制御シーケンスを示す図である。 イニシエータアクセスアービタの制御シーケンスを示す図である。 伸長部の回路構成図である。 伸長部の制御シーケンスを示す図である。 （ａ）は２ビットのデータの変換処理の論理情報を示す図であり、（ｂ）は４ビットのデータの変換処理の論理情報を示す図である。 １データごとにカウントアップするカウンタと階調情報（Ｒｅｓｏ1，Ｒｅｓｏ０）の入力を示す図である。 ３２ビット幅のデータを４ビットのビデオ信号に変換する例を説明する図である。 各コントローラの動作の流れを説明する図である。 実施形態２で説明する印刷データを示し、文字と写真が混在した印刷データ例を示す図である。 実施形態２におけるメモリ構成を具体的に示す図である。 実施形態２における回路構成を示す図である。 ＰＣＩバスコントローラ部の具体的な構成を示す図である。 ディスクリプタテーブル・アクセスコントローラ３２の制御シーケンスを示す図である。 ビデオデータアクセスコントローラ３３Ａ、３３Ｂの制御シーケンスを示す図である。 （ａ）、（ｂ）は、実施形態２におけるディスクリプタテーブルのフラグを説明する図である。

符号の説明

１・・・印刷装置
２・・・ホスト機器
３・・・インターフェイスコントローラ
４・・・エンジン部
５・・・操作パネル
６・・・ヘッドコントローラ
７・・・エンジンコントローラ
８・・・モータ
９・・・高圧ユニット
１０・・ＣＰＵ
１１・・ＳＤＲＡＭ
１１ａ・・ディスクリプタテーブル
１２・・フラッシュメモリ
１３・・ハードディスク（ＨＤＤ）
１５・・ＡＳＩＣ
１６・・ＬＡＮ
１７・・ＵＳＢボード
３０・・ＰＣＩバスコントローラ
３１・・ディスクリプタテーブル・フラグ情報処理部
３２・・ディスクリプタテーブル・アクセスコントローラ
３３・・ビデオデータアクセスコントローラ
３４・・ディスクリプタテーブル用アドレスカウンタ
３５・・描画メモリアクセス用アドレスカウンタ
３６・・描画メモリリードアクセス数用カウンタ
３７、３８、３９・・回路
４０Ｍ〜４０Ｋ・・セレクタ
４１Ｍ〜４１Ｋ・・ＦＩＦＯ
４２Ｍ〜４２Ｋ・・伸長変換部
４５・・バースト用カウンタ
４６・・ＰＣＩバスコントローラ
４７Ｍ〜４７Ｋ・・イニシエータアクセスアービタ
５０・・伸長回路
５１・・セレクタ
５５・・一時保管バッファ

Claims (4)

1. ２値又は多値の階調データを含む印刷データが入力する入力手段と、
   複数ライン分の印刷データをバンドとして区分し、各バンド毎に２値又は多値の階調データを記憶する記憶手段と、
   前記２値又は多値の階調データが同一バンド内に含まれるとき、該同一バンド内の２値のデータを前記多値データに変換し、該変換後のデータを前記記憶手段に記憶する変換手段と、
   少なくとも前記バンドの先頭アドレスと該バンドの容量のバンド情報を記憶する制御テーブルと、
   前記制御テーブルに記憶された情報に基づいて前記記憶手段に記憶されたバンド内の印刷データを読み出し、印刷処理を行う印刷処理手段と、
   を有することを特徴とする印刷装置。
2. 前記制御テーブルには、前記バンド情報毎にフラグ情報が設定され、前記制御テーブルには次のバンド情報に対応するフラグ情報のアドレスが記憶されており、該次のバンド情報に対応するフラグ情報のアドレスを読み出し、順次前記記憶手段から印刷データを読み出すことを特徴とする請求項１記載の印刷装置。
3. 前記変換手段は、前記２値又は多値の階調データが同一バンド内に含まれるとき、該同一バンド内の２値データ及び多値データを読み出し、両データを合成処理して前記印刷処理手段に供給することを特徴とする請求項１、又は２記載の印刷装置。
4. 前記２値データは文書データであり、前記多値データは写真画像データであることを特徴とする請求項１、２、又は３記載の印刷装置。

Images