JP2006278848A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006278848A JP2006278848A JP2005097472A JP2005097472A JP2006278848A JP 2006278848 A JP2006278848 A JP 2006278848A JP 2005097472 A JP2005097472 A JP 2005097472A JP 2005097472 A JP2005097472 A JP 2005097472A JP 2006278848 A JP2006278848 A JP 2006278848A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gate
- peripheral circuit
- transistor
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】浮遊ゲートをもち制御ゲートを備えていないメモリトランジスタ及び選択トランジスタからなる不揮発性メモリセルと周辺回路トランジスタを備えた半導体装置において、メモリトランジスタの電荷保持特性を向上させる。
【解決手段】半導体基板２上メモリゲート酸化膜１５とメモリゲート酸化膜１５上に形成された浮遊ゲート１７をもつメモリトランジスタと、半導体基板２上に形成された選択ゲート酸化膜１１と選択ゲート酸化膜１１上に形成された選択ゲート１３をもち、メモリトランジスタに直列に接続されている選択トランジスタを備えた不揮発性メモリセルと、半導体基板２上に形成された周辺回路ゲート酸化膜２３と周辺回路ゲート酸化膜２３上に形成された周辺回路ゲート２５をもつ周辺回路トランジスタを備え、浮遊ゲート１５のポリシリコン内の不純物濃度は周辺回路ゲート２５のポリシリコン内の不純物濃度よりも薄くなっている。
【選択図】図１
【解決手段】半導体基板２上メモリゲート酸化膜１５とメモリゲート酸化膜１５上に形成された浮遊ゲート１７をもつメモリトランジスタと、半導体基板２上に形成された選択ゲート酸化膜１１と選択ゲート酸化膜１１上に形成された選択ゲート１３をもち、メモリトランジスタに直列に接続されている選択トランジスタを備えた不揮発性メモリセルと、半導体基板２上に形成された周辺回路ゲート酸化膜２３と周辺回路ゲート酸化膜２３上に形成された周辺回路ゲート２５をもつ周辺回路トランジスタを備え、浮遊ゲート１５のポリシリコン内の不純物濃度は周辺回路ゲート２５のポリシリコン内の不純物濃度よりも薄くなっている。
【選択図】図１
Description
本発明は、浮遊ゲートをもつ不揮発性メモリセルと、ロジック回路などの周辺回路を備えた半導体装置に関するものである。このような半導体装置は、例えば分割抵抗回路や電圧検出回路、定電圧発生回路などを備えた半導体装置に適用される。
ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）と称される不揮発性メモリの種類としては、使用ゲート数で大きく分けて、１層ゲート型と２層ゲート型の２種類がある。１層ゲート型としては、例えば特許文献１や特許文献２に記載の技術があり、２層ゲート型としては例えば特許文献３に記載の技術がある。
図３９に従来例として１層ゲート型の不揮発性メモリの平面図を示す。
Ｐ型の半導体基板（Ｐ基板）１０１に、Ｎ型拡散層１０３，１０５，１０７と、Ｎ型拡散層からなる制御ゲート１０９が形成されている。Ｎ型拡散層１０３と１０５は間隔をもって形成され、Ｎ型拡散層１０５と１０７は間隔をもって形成されている。
Ｎ型拡散層１０３と１０５の間の領域を含むＰ基板１０１上に、Ｎ型拡散層１０３及び１０５と一部重複して、ゲート酸化膜（図示は省略）を介して、ポリシリコン膜からなる選択ゲート１１１が形成されている。
Ｐ型の半導体基板（Ｐ基板）１０１に、Ｎ型拡散層１０３，１０５，１０７と、Ｎ型拡散層からなる制御ゲート１０９が形成されている。Ｎ型拡散層１０３と１０５は間隔をもって形成され、Ｎ型拡散層１０５と１０７は間隔をもって形成されている。
Ｎ型拡散層１０３と１０５の間の領域を含むＰ基板１０１上に、Ｎ型拡散層１０３及び１０５と一部重複して、ゲート酸化膜（図示は省略）を介して、ポリシリコン膜からなる選択ゲート１１１が形成されている。
Ｎ型拡散層１０５と１０７の間の領域を含むＰ基板１０１上及び制御ゲート１０９上に連続して、シリコン酸化膜（図示は省略）を介してポリシリコン膜からなる浮遊ゲート１１３が形成されている。Ｎ型拡散層１０５及び１０７付近の領域では浮遊ゲート１１３はメモリゲート酸化膜を介してＮ型拡散層１０５及び１０７と一部重複して配置されている。
この１層ゲート型の不揮発性メモリの書込み、すなわち浮遊ゲート１１３への電子の注入を行なう場合、Ｎ型拡散層１０３を０Ｖ（ボルト）、Ｎ型拡散層１０７を所定の電位Ｖｐｐに設定し、制御ゲート１０９と選択ゲート１１１に所定の電位Ｖｐｐを印加することによって行なわれる。これにより、Ｎ型拡散層１０３，１０５及び選択ゲート１１１により構成されるトランジスタがオンし、電子がＮ型拡散層１０５からメモリゲート酸化膜を介して浮遊ゲート１１３に注入される。
この１層ゲート型の不揮発性メモリの消去、すなわち浮遊ゲート１１３から電子の放出を行なう場合、制御ゲート１０９を０Ｖ、Ｎ型拡散層１０７をオープンに設定し、Ｎ型拡散層１０３と選択ゲート１１１に所定の電位Ｖｐｐを印加することによって行なわれる。これにより、Ｎ型拡散層１０３，１０５及び選択ゲート１１１により構成されるトランジスタがオンし、トンネル効果によって浮遊ゲート１１３に注入されている電子がメモリゲート酸化膜を介してＮ型拡散層１０５に引き抜かれる。
図４０に従来例として２層ゲート型の不揮発性メモリの断面図を示す。
Ｐ基板１０１にＮ型拡散層１１７と１１９が間隔をもって形成されている。Ｎ型拡散層１１７と１１９の間のＰ基板１０１上に、Ｎ型拡散層１１７及び１１９と一部重複して、メモリゲート酸化膜１２１を介して、ポリシリコン膜からなる浮遊ゲート１２３が形成されている。浮遊ゲート１２３上に、シリコン酸化膜１２５を介して、ポリシリコン膜からなる制御ゲート１２７が形成されている。
Ｐ基板１０１にＮ型拡散層１１７と１１９が間隔をもって形成されている。Ｎ型拡散層１１７と１１９の間のＰ基板１０１上に、Ｎ型拡散層１１７及び１１９と一部重複して、メモリゲート酸化膜１２１を介して、ポリシリコン膜からなる浮遊ゲート１２３が形成されている。浮遊ゲート１２３上に、シリコン酸化膜１２５を介して、ポリシリコン膜からなる制御ゲート１２７が形成されている。
この２層ゲート型の不揮発性メモリの書込み、すなわち浮遊ゲート１２３への電子の注入を行なう場合、Ｎ型拡散層１１９を０Ｖ、Ｎ型拡散層１１７を所定の電位Ｖｐｐに設定し、制御ゲート１２７に所定の電位Ｖｐｐを印加することによって行なわれる。これにより、電子がＮ型拡散層１１９からメモリゲート酸化膜１２１を介して浮遊ゲート１２３に注入される。
この２層ゲート型の不揮発性メモリの消去、すなわち浮遊ゲート１２３から電子の放出を行なう場合、制御ゲート１２７を０Ｖ、Ｎ型拡散層１１７をオープンに設定し、Ｎ型拡散層１１９に所定の電位Ｖｐｐを印加することによって行なわれる。これにより、トンネル効果によって浮遊ゲート１２３に注入されている電子がメモリゲート酸化膜１２１を介してＮ型拡散層１１９に引き抜かれる。
また、不揮発性メモリセルとして、制御ゲートを備えていないものが知られている（例えば、特許文献４及び特許文献５を参照。）。
図４１に制御ゲートを備えていない不揮発性メモリの（Ａ）平面図及び（Ｂ）断面図を示す。図３９、図４０と同じ機能を果たす部分には同じ符号を付す。
図４１に制御ゲートを備えていない不揮発性メモリの（Ａ）平面図及び（Ｂ）断面図を示す。図３９、図４０と同じ機能を果たす部分には同じ符号を付す。
Ｐ基板１０１に、Ｎ型拡散層１０３，１０５，１０７が形成されている。Ｎ型拡散層１０３と１０５は間隔をもって形成され、Ｎ型拡散層１０５と１０７は間隔をもって形成されている。
Ｎ型拡散層１０３と１０５の間の領域を含むＰ基板１０１上に、Ｎ型拡散層１０３及び１０５と一部重複して、ゲート酸化膜１２９を介して、ポリシリコン膜からなる選択ゲート１１１が形成されて、選択トランジスタが形成されている。
Ｎ型拡散層１０５と１０７の間の領域を含むＰ基板１０１上に、メモリゲート酸化膜１２１を介してポリシリコン膜からなる浮遊ゲート１２３が形成されて、メモリトランジスタが形成されている。Ｎ型拡散層１０５及び１０７付近の領域では浮遊ゲート１２３はメモリゲート酸化膜を介してＮ型拡散層１０５及び１０７と一部重複して配置されている。
Ｎ型拡散層１０３と１０５の間の領域を含むＰ基板１０１上に、Ｎ型拡散層１０３及び１０５と一部重複して、ゲート酸化膜１２９を介して、ポリシリコン膜からなる選択ゲート１１１が形成されて、選択トランジスタが形成されている。
Ｎ型拡散層１０５と１０７の間の領域を含むＰ基板１０１上に、メモリゲート酸化膜１２１を介してポリシリコン膜からなる浮遊ゲート１２３が形成されて、メモリトランジスタが形成されている。Ｎ型拡散層１０５及び１０７付近の領域では浮遊ゲート１２３はメモリゲート酸化膜を介してＮ型拡散層１０５及び１０７と一部重複して配置されている。
この不揮発性メモリの消去、すなわち浮遊ゲート１２３から電子の放出を行なう場合、例えば浮遊ゲート１２３に紫外線が照射されることで、メモリトランジスタの浮遊ゲート１２３が電荷の無い状態に初期化される。
また、Ｎ型拡散層１０３を０Ｖに設定し、Ｎ型拡散層１０７と選択ゲート１１１を所定の電位Ｖｐｐ、例えば７Ｖに設定することによって行なわれる。これにより、Ｎ型拡散層１０３，１０５及び選択ゲート１１１により構成される選択トランジスタがオンし、トンネル効果によって浮遊ゲート１２３に注入されている電子がメモリゲート酸化膜１２１を介してＮ型拡散層１０５に引き抜かれる。この場合、Ｎ型拡散層１０３と浮遊ゲート１２３とは十分に重複して配置されていることが必要とされている。そのために、浮遊ゲート１２３の下方でＮ型拡散層１０５側には埋込み型のＮ型拡散層が設定されている（特許文献４）。
また、Ｎ型拡散層１０３を０Ｖに設定し、Ｎ型拡散層１０７と選択ゲート１１１を所定の電位Ｖｐｐ、例えば７Ｖに設定することによって行なわれる。これにより、Ｎ型拡散層１０３，１０５及び選択ゲート１１１により構成される選択トランジスタがオンし、トンネル効果によって浮遊ゲート１２３に注入されている電子がメモリゲート酸化膜１２１を介してＮ型拡散層１０５に引き抜かれる。この場合、Ｎ型拡散層１０３と浮遊ゲート１２３とは十分に重複して配置されていることが必要とされている。そのために、浮遊ゲート１２３の下方でＮ型拡散層１０５側には埋込み型のＮ型拡散層が設定されている（特許文献４）。
この不揮発性メモリの書込み、すなわち浮遊ゲート１２３への電子の注入を行なう場合、Ｎ型拡散層１０７を０Ｖ、Ｎ型拡散層１０３にＶｐｐ、例えば４.５Ｖを与え、選択ゲート１１１を所定の電位Ｖｏｎ、例えば２Ｖに設定することによって行なわれる。これにより、Ｎ型拡散層１０３，１０５及び選択ゲート１１１により構成される選択トランジスタがオンし、電子がＮ型拡散層１０５からメモリゲート酸化膜１２１を介して浮遊ゲート１２３に注入される。この場合も、消去時と同様に埋込み型のＮ型拡散層が必要である。
また、特許文献５には、ロジック回路などの周辺回路を構成するＭＯＳ（Metal Oxide of Silicon）トランジスタのゲート酸化膜を、選択トランジスタのゲート酸化膜及びメモリトランジスタのゲート酸化膜と同じ膜厚にすることが開示されている。
特許文献５に開示されているように、制御ゲートを備えていないメモリトランジスタ、選択トランジスタ及び周辺回路トランジスタを本願発明者が試作して評価したところ、電荷保持特性が悪いことが分かった。その原因は主に浮遊ゲートのポリシリコン内の不純物濃度が濃いためであることがわかった。
そこで本発明は、浮遊ゲートをもち制御ゲートを備えていないメモリトランジスタ及び選択トランジスタからなる不揮発性メモリセルと、周辺回路トランジスタを備えた半導体装置において、メモリトランジスタの電荷保持特性を向上させることを目的とするものである。
本発明にかかる半導体装置は、半導体基板上に形成されたメモリゲート酸化膜と上記メモリゲート酸化膜上に形成された電気的に浮遊状態のポリシリコンからなる浮遊ゲートをもつＭＯＳトランジスタからなるメモリトランジスタと、上記半導体基板上に形成された選択ゲート酸化膜と上記選択ゲート酸化膜上に形成されたポリシリコンからなる選択ゲートをもち、上記メモリトランジスタに直列に接続されたＭＯＳトランジスタからなる選択トランジスタを備えた不揮発性メモリセルと、上記半導体基板上に形成された周辺回路ゲート酸化膜と上記周辺回路ゲート酸化膜上に形成されたポリシリコンからなる周辺回路ゲートをもつＭＯＳトランジスタからなる周辺回路トランジスタを備え、上記浮遊ゲートのポリシリコン内の不純物濃度は、上記周辺回路ゲートのポリシリコン内の不純物濃度よりも薄いものである。
本発明の半導体装置において、上記選択ゲートのポリシリコン内の不純物濃度は上記浮遊ゲートのポリシリコン内の不純物濃度と同じである例を挙げることができる。
また、上記選択ゲートのポリシリコン内の不純物濃度は上記周辺回路ゲートのポリシリコン内の不純物濃度と同じである例を挙げることができる。
また、上記メモリゲート酸化膜、上記選択ゲート酸化膜及び上記周辺回路ゲート酸化膜の膜厚は同じである例を挙げることができる。
また、上記メモリゲート酸化膜の膜厚は上記周辺回路ゲート酸化膜の膜厚よりも薄く形成されているようにしてもよい。
その態様において、上記選択ゲート酸化膜の膜厚は上記メモリゲート酸化膜の膜厚と同じであるようにしてもよい。
又は、上記選択ゲート酸化膜の膜厚は上記周辺回路ゲート酸化膜の膜厚と同じであるようにしてもよい。
その態様において、上記選択ゲート酸化膜の膜厚は上記メモリゲート酸化膜の膜厚と同じであるようにしてもよい。
又は、上記選択ゲート酸化膜の膜厚は上記周辺回路ゲート酸化膜の膜厚と同じであるようにしてもよい。
本発明の半導体装置において、上記メモリトランジスタ及び上記選択トランジスタはＰＭＯＳトランジスタ（ＰチャネルＭＯＳトランジスタ）である例を挙げることができる。
本発明の半導体装置が適用される例として、２個以上の抵抗素子による分割によって電圧出力を得、ヒューズ素子の切断によって電圧出力を調整できる分割抵抗回路を備えた半導体装置を挙げることができる。その半導体装置を構成する分割抵抗回路は、直列に接続された複数の抵抗値調整用抵抗素子と、上記ヒューズ素子として上記抵抗値調整用抵抗素子に対応して並列に接続された複数のヒューズ用ＭＯＳトランジスタと、本発明を構成する上記不揮発性メモリセル及び上記周辺回路トランジスタと、上記不揮発性メモリセルの記憶状態に応じて上記ヒューズ用ＭＯＳトランジスタのオンとオフを切り替えるための読出し回路を備え、上記ヒューズ用ＭＯＳトランジスタもしくは上記読出し回路を構成するＭＯＳトランジスタ又はその両方が上記周辺回路トランジスタにより構成されている。
本発明の半導体装置が適用される他の例として、入力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、上記分割抵抗回路からの分割電圧と上記基準電圧発生回路からの基準電圧を比較するための比較回路をもつ電圧検出回路を備えた半導体装置を挙げることができる。その分割抵抗回路として、本発明が適用された上記分割抵抗回路を備えている。
本発明の半導体装置が適用されるさらに他の例として、入力電圧の出力を制御する出力ドライバと、出力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、上記分割抵抗回路からの分割電圧と上記基準電圧発生回路からの基準電圧を比較し、比較結果に応じて上記出力ドライバの動作を制御するための比較回路をもつ定電圧発生回路を備えた半導体装置を挙げることができる。その分割抵抗回路として、本発明が適用された上記分割抵抗回路を備えている。
本発明の半導体装置では、浮遊ゲートをもち制御ゲートを備えていないメモリトランジスタ及び選択トランジスタからなる不揮発性メモリセルと、周辺回路トランジスタを備えた半導体装置において、浮遊ゲートのポリシリコン内の不純物濃度は、周辺回路ゲートのポリシリコン内の不純物濃度よりも薄いようにしたので、浮遊ゲートのポリシリコン内の不純物濃度を薄く、例えば実質的な不純物濃度が１.０×１０20atoms／ｃｍ3よりも薄くしてメモリトランジスタの電荷保持特性を向上させることができる。さらに、周辺回路ゲートに関してポリシリコン内の不純物濃度を浮遊ゲートよりも濃くすることができるので、周辺回路ゲートの抵抗を十分低くすることができ、周辺回路トランジスタの処理速度が低下するのを防止することができる。
本発明の半導体装置において、選択ゲートのポリシリコン内の不純物濃度は浮遊ゲートのポリシリコン内の不純物濃度と同じであるようにすれば、両ゲートを同時に形成することができ、選択ゲート、浮遊ゲート及び周辺回路ゲートをそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。
また、選択ゲートのポリシリコン内の不純物濃度は周辺回路ゲートのポリシリコン内の不純物濃度と同じであるようにすれば、両ゲートを同時に形成することができ、選択ゲート、浮遊ゲート及び周辺回路ゲートをそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。
また、メモリゲート酸化膜、選択ゲート酸化膜及び周辺回路ゲート酸化膜の膜厚は同じであるようにすれば、これらのゲート酸化膜を同時に形成することができ、それぞれのゲート酸化膜を別々の工程で形成する場合に比べて製造工程を少なくすることができる。
ところで、特許文献５に開示されているように、制御ゲートを備えていないメモリトランジスタ、選択トランジスタ及び周辺回路トランジスタにおいて、ゲート酸化膜厚を同じにした場合、ゲート酸化膜をサブハーフレベル、例えば７.５ｎｍ（ナノメートル）程度の膜厚で形成したとき、メモリトランジスタのメモリゲート酸化膜は同様に７.５ｎｍとなる。この場合、本願発明者の検証によると良好な書込み特性を得るためには、Ｖｐｐとして６〜７Ｖ以上必要であることがわかった。
しかし、メモリトランジスタの書き込み時に、メモリへＶｐｐを印加するための周辺回路トランジスタにも例えば６〜７Ｖ以上の電圧が印加されることが必要である。その場合、膜厚が７.５ｎｍと薄い周辺回路トランジスタのゲート酸化膜に１０ＭＶ／ｃｍ（メガボルト／センチメートル）に達する電界をかけることになり、周辺回路ゲート酸化膜の損傷のおそれがあり、半導体装置の歩留まりや信頼性の低下を招く虞れがあった。
また、本願発明者の検証では、ゲート酸化膜厚が７.５ｎｍであるＮＭＯＳトランジスタ（ＮチャネルＭＯＳトランジスタ）のスナップバック電圧はちょうど上記Ｖｐｐと同程度の６〜７Ｖ程度であるため、書込みのために周辺回路を損傷してしまう可能性が高い。この面からも半導体装置の歩留まりや信頼性の低下を招く虞れがあった。
また、本願発明者の検証では、ゲート酸化膜厚が７.５ｎｍであるＮＭＯＳトランジスタ（ＮチャネルＭＯＳトランジスタ）のスナップバック電圧はちょうど上記Ｖｐｐと同程度の６〜７Ｖ程度であるため、書込みのために周辺回路を損傷してしまう可能性が高い。この面からも半導体装置の歩留まりや信頼性の低下を招く虞れがあった。
このような不具合を防止するために、メモリトランジスタ、選択トランジスタ及び周辺回路トランジスタのゲート酸化膜をハーフレベル、例えば１３.５ｎｍ程度の膜厚で形成したとしても、ゲート酸化膜厚が厚くなった分、書込み電圧Ｖｐｐが上昇してしまうため、サブハーフレベルでの上記問題が解決されるわけではない。つまり、ゲート酸化膜厚を１３.５ｎｍ程度の膜厚で形成し、Ｖｐｐを６〜７Ｖとした場合、周辺回路ゲート酸化膜の損傷は防止できるが、メモリトランジスタのメモリゲート酸化膜は１３.５ｎｍと膜厚が厚いので良好な書込み特性を得られない虞れがあった。
そこで、本発明の半導体装置においてメモリゲート酸化膜の膜厚は周辺回路ゲート酸化膜の膜厚よりも薄く形成されているようにすれば、メモリトランジスタの書込み時に周辺回路ゲート酸化膜が損傷しない程度に周辺回路ゲート酸化膜厚を厚くし、メモリトランジスタの良好な書込み特性が得られる程度にメモリゲート酸化膜厚を薄くすることができ、周辺回路ゲート酸化膜の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
メモリトランジスタ及び選択トランジスタはＰＭＯＳトランジスタ（書込み電圧６〜７Ｖ）であるようにすれば、ＮＭＯＳトランジスタからなるメモリトランジスタ（書込み電圧１０Ｖ程度）を用いる場合に比べて、書込みのためにいわゆる制御ゲートを用いる必要がなく、書込み電圧を低くすることができる。ただし、メモリトランジスタ及び選択トランジスタはＰＭＯＳトランジスタに限定されるものではなく、両トランジスタとしてＮＭＯＳトランジスタを用いてもよい。
メモリゲート酸化膜の膜厚が周辺回路ゲート酸化膜の膜厚よりも薄く形成されている態様において、選択ゲート酸化膜の膜厚はメモリゲート酸化膜の膜厚と同じであるようにすれば、両ゲート酸化膜を同時に形成することができ、選択ゲート酸化膜、メモリゲート酸化膜及び周辺回路ゲート酸化膜をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。
また、選択ゲート酸化膜の膜厚は周辺回路ゲート酸化膜の膜厚と同じであるようにすれば、両ゲート酸化膜を同時に形成することができ、選択ゲート酸化膜、メモリゲート酸化膜及び周辺回路ゲート酸化膜をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。さらに、選択ゲート酸化膜厚とメモリゲート酸化膜厚が同じである場合に比べて、選択ゲート酸化膜厚が厚いので選択トランジスタの耐圧を向上させることができる。
また、本発明の半導体装置において、メモリトランジスタ及び選択トランジスタはＰＭＯＳトランジスタ（書込み電圧６〜７Ｖ）であるようにすれば、ＮＭＯＳトランジスタからなるメモリトランジスタ（書込み電圧１０Ｖ程度）を用いる場合に比べて、書込みのためにいわゆる制御ゲートを用いる必要がなく、書込み電圧を低くすることができる。ただし、メモリトランジスタ及び選択トランジスタはＰＭＯＳトランジスタに限定されるものではなく、両トランジスタとしてＮＭＯＳトランジスタを用いてもよい。
２個以上の抵抗素子による分割によって電圧出力を得、ヒューズ素子の切断によって電圧出力を調整できる分割抵抗回路を備えた半導体装置において、分割抵抗回路は、直列に接続された複数の抵抗値調整用抵抗素子と、ヒューズ素子として抵抗値調整用抵抗素子に対応して並列に接続された複数のヒューズ用ＭＯＳトランジスタと、本発明を構成する不揮発性メモリセル及び周辺回路トランジスタと、不揮発性メモリセルの記憶状態に応じてヒューズ用ＭＯＳトランジスタのオンとオフを切り替えるための読出し回路を備え、ヒューズ用ＭＯＳトランジスタもしくは読出し回路を構成するＭＯＳトランジスタ又はその両方が周辺回路トランジスタにより構成されているようにすれば、良好な書込み特性をもつ不揮発性メモリセルの記憶状態に応じて分割抵抗回路の出力電圧を調整することができる。さらに、不揮発性メモリセルの記憶状態を変更することにより、分割抵抗回路の出力電圧を再設定することができる。
入力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、分割抵抗回路からの分割電圧と基準電圧発生回路からの基準電圧を比較するための比較回路をもつ電圧検出回路を備えた半導体装置において、分割抵抗回路として本発明が適用された分割抵抗回路を備えているようにすれば、不揮発性メモリセルの記憶状態を変更することにより電圧検出回路の出力電圧設定の変更ができる。
入力電圧の出力を制御する出力ドライバと、出力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、分割抵抗回路からの分割電圧と基準電圧発生回路からの基準電圧を比較し、比較結果に応じて出力ドライバの動作を制御するための比較回路をもつ定電圧発生回路を備えた半導体装置において、分割抵抗回路として本発明が適用された分割抵抗回路を備えているようにすれば、不揮発性メモリセルの記憶状態を変更することにより定電圧発生回路の出力電圧設定の変更ができる。
図１は、第１実施例を示す図であり、（Ａ）はメモリセルの平面図、（Ｂ）は周辺回路トランジスタの平面図、（Ｃ）のＡ−Ａ'位置での断面図、（Ｄ）は（Ｂ）のＢ−Ｂ'位置での断面図である。図１を参照してこの実施例を説明する。
Ｐ基板１の所定の領域にＮウェル２が形成されている。Ｐ基板１表面に素子分離のためのフィールド酸化膜３が例えば４５０〜７００ｎｍ、ここでは５００ｎｍの膜厚で形成されている。フィールド酸化膜３に囲まれた領域のＮウェル２内にＰ型拡散層５，７，９が形成されている。Ｐ型拡散層５と７は間隔をもって形成され、Ｐ型拡散層７と９は間隔をもって形成されている。
Ｐ型拡散層５と７の間の領域を含むＰ基板１上に、膜厚が例えば１０.０〜１５.０ｎｍ、ここでは１３.５ｎｍの選択ゲート酸化膜１１が形成されている。選択ゲート酸化膜１１上に、Ｐ型拡散層５及び７と一部重複して、膜厚が例えば２５０〜４５０ｎｍ、ここでは３５０ｎｍのポリシリコン膜からなる選択ゲート１３が形成されている。選択ゲート１３には例えばＮ型不純物としてリンが導入されており、実質的なリン濃度は７.０×１０18〜５.０×１０19atoms／ｃｍ3である。Ｐ型拡散層５，７、選択ゲート酸化膜１１及び選択ゲート１３は選択トランジスタを構成する。
Ｐ型拡散層７と９の間の領域を含むＰ基板１表面に、膜厚が例えば１０.０〜１５.０ｎｍ、ここでは１３.５ｎｍのメモリゲート酸化膜１５が形成されている。メモリゲート酸化膜１５上に、Ｐ型拡散層７及び９と一部重複して、膜厚が例えば２５０〜４５０ｎｍ、ここでは３５０ｎｍのポリシリコン膜からなる浮遊ゲート１７が形成されている。浮遊ゲート１７には例えばＮ型不純物としてリンが導入されており、実質的なリン濃度は７.０×１０18〜５.０×１０19atoms／ｃｍ3である。Ｐ型拡散層７，９、メモリゲート酸化膜１５及び浮遊ゲート１７はメモリトランジスタを構成する。
選択トランジスタ及びメモリトランジスタはメモリセルを構成する。
選択トランジスタ及びメモリトランジスタはメモリセルを構成する。
メモリセルとは異なる領域の、フィールド酸化膜３に囲まれた領域のＮウェル２内にＰ型拡散層１９，２１が形成されている。Ｐ型拡散層１９と２１は間隔をもって形成されている。
Ｐ型拡散層１９と２１の間の領域を含むＰ基板１上に、膜厚が例えば１０.０〜１５.０ｎｍ、ここでは１３.５ｎｍの周辺回路ゲート酸化膜２３が形成されている。周辺回路ゲート酸化膜２３上に、Ｐ型拡散層１９及び２１と一部重複して、膜厚が例えば２５０〜４５０ｎｍ、ここでは３５０ｎｍのポリシリコン膜からなる周辺回路ゲート２５が形成されている。周辺回路ゲート２５には例えばＮ型不純物としてリンが選択ゲート１３及び浮遊ゲート１７よりも高濃度に導入されており、実質的なリン濃度は１.０×１０20atoms／ｃｍ3以上である。Ｐ型拡散層１９，２１、周辺回路ゲート酸化膜２３及び周辺回路ゲート２５は周辺回路トランジスタを構成する。
Ｐ型拡散層１９と２１の間の領域を含むＰ基板１上に、膜厚が例えば１０.０〜１５.０ｎｍ、ここでは１３.５ｎｍの周辺回路ゲート酸化膜２３が形成されている。周辺回路ゲート酸化膜２３上に、Ｐ型拡散層１９及び２１と一部重複して、膜厚が例えば２５０〜４５０ｎｍ、ここでは３５０ｎｍのポリシリコン膜からなる周辺回路ゲート２５が形成されている。周辺回路ゲート２５には例えばＮ型不純物としてリンが選択ゲート１３及び浮遊ゲート１７よりも高濃度に導入されており、実質的なリン濃度は１.０×１０20atoms／ｃｍ3以上である。Ｐ型拡散層１９，２１、周辺回路ゲート酸化膜２３及び周辺回路ゲート２５は周辺回路トランジスタを構成する。
この実施例では、浮遊ゲート１７の不純物濃度は、周辺回路ゲート２５の不純物濃度よりも薄く形成されているので、メモリトランジスタの電荷保持特性を向上させることができる。
さらに、周辺回路ゲート２５の不純物濃度を浮遊ゲート１７よりも濃くしているので、周辺回路ゲート２５の抵抗を十分低くすることができ、周辺回路トランジスタの処理速度が低下するのを防止することができる。
さらに、周辺回路ゲート２５の不純物濃度を浮遊ゲート１７よりも濃くしているので、周辺回路ゲート２５の抵抗を十分低くすることができ、周辺回路トランジスタの処理速度が低下するのを防止することができる。
図２はメモリトランジスタの電荷保持特性を調べた結果を示す図である。縦軸はメモリトランジスタのしきい値電圧（単位はボルト（Ｖ））、横軸は経過時間（単位は時間（ｈ））を示す。ここでは、加熱温度を２５０度で行なった。サンプルとして浮遊ゲートの実質的なリン濃度が３.０×１０19atoms／ｃｍ3であるもの（本発明）と、比較例として浮遊ゲートの実質的なリン濃度が１.０×１０20atoms／ｃｍ3以上のもの（従来例）を用いた。従来例の浮遊ゲートにはリン堆積及び熱拡散によってリンを導入した。
図２から、浮遊ゲートにリンを高濃度に導入した従来例に比べて、浮遊ゲートのリン濃度を薄くした本発明のメモリトランジスタの電荷保持特性が向上しているのが分かる。
図３は、第１実施例のメモリセルをマトリクス配置した場合の一例を示す回路図である。この回路構成は以下に説明する各実施例にも適用できる。
メモリセルがマトリクス配置されている。横方向（ワードラインＷＬ方向）に並ぶセルｉ０，ｉ１，・の選択ゲート１３は共通のワードラインＷＬｉに電気的に接続されている。また、Ｐ型拡散層５は共通のソースラインＳＬｉに電気的に接続されている。縦方向（ビットラインＢｉｔ方向）に並ぶセル０ｉ，１ｉ，・のＰ型拡散層９は共通のビットラインＢｉｔｉに電気的に接続されている。ここで、ｉは０又は自然数である。
メモリセルがマトリクス配置されている。横方向（ワードラインＷＬ方向）に並ぶセルｉ０，ｉ１，・の選択ゲート１３は共通のワードラインＷＬｉに電気的に接続されている。また、Ｐ型拡散層５は共通のソースラインＳＬｉに電気的に接続されている。縦方向（ビットラインＢｉｔ方向）に並ぶセル０ｉ，１ｉ，・のＰ型拡散層９は共通のビットラインＢｉｔｉに電気的に接続されている。ここで、ｉは０又は自然数である。
消去時は、紫外線照射により、すべてのセルを一括消去するようにする。
書込み時、例えばセル００のみを書き込む場合、書込みするセル００に接続されたワードラインＷＬ０とビットラインＢｉｔ０を所定の電位−Ｖｐｐにバイアスし、他のワードラインＷＬｉ及び他のビットラインＢｉｔｉまた、ソースラインＳＬｉは０Ｖにバイアスする。これにより、セル００の浮遊ゲート１７にメモリゲート酸化膜を介して電子が注入されて、書込みされる。
書込み時、例えばセル００のみを書き込む場合、書込みするセル００に接続されたワードラインＷＬ０とビットラインＢｉｔ０を所定の電位−Ｖｐｐにバイアスし、他のワードラインＷＬｉ及び他のビットラインＢｉｔｉまた、ソースラインＳＬｉは０Ｖにバイアスする。これにより、セル００の浮遊ゲート１７にメモリゲート酸化膜を介して電子が注入されて、書込みされる。
図４は、第１実施例を製造するための製造方法の一例を説明するための工程断面図であり、図１のＡ−Ａ'位置及びＢ−Ｂ'位置に対応している。図１及び図４を参照してこの製造方法例を説明する。
（１）Ｐ基板１にＮウェル２を形成した後、Ｐ基板１上に通常のＬＯＣＯＳ（local oxidation of silicon）法によりフィールド酸化膜３（図１を参照。）を形成して素子分離を行なう。フィールド酸化膜３により画定された活性領域表面に例えば１３.５ｎｍの膜厚でゲート酸化膜１１，１５，２３を形成し、チャネルドープ注入を行なう。Ｐ基板１上全面にノンドープポリシリコン膜を形成し、イオン注入法により、ノンドープポリシリコン膜に例えばリンを５.０×１０15atoms／ｃｍ2の注入量で注入してポリシリコン膜２７を形成する（図４（Ａ）参照。）。
（２）ポリシリコン膜２７上に、メモリトランジスタ及び選択トランジスタ領域の形成領域を覆い、周辺回路トランジスタの形成領域に開口部をもつＨＴＯ（High Temperature Oxide）膜２９を形成する。ポリシリコン膜２７上及びＨＴＯ膜２９上にＰＳＧ（phospho silicate glass、図示は省略）を堆積し、周辺回路トランジスタの形成領域のポリシリコン膜２７にリンを熱拡散させてポリシリコン膜３１を形成する（図４（Ｂ）参照。）。
（３）ＰＳＧ及びＨＴＯ膜２９を除去した後、写真製版技術及びエッチング技術により、ポリシリコン膜２７から、選択トランジスタ領域のフィールド酸化膜３上及び選択ゲート酸化膜１１上に選択ゲート１３を形成し、メモリトランジスタ領域のフィールド酸化膜３上及メモリゲート酸化膜１５上に浮遊ゲート１７を形成し、ポリシリコン膜３１から、周辺回路トランジスタ領域のフィールド酸化膜３上及び周辺回路ゲート酸化膜２３上に周辺回路ゲート２５を形成する（図４（Ｃ）参照。）。
ここで、ＰＳＧ及びＨＴＯ膜２９を除去した後、全面にＨＴＯ膜を形成し、写真製版技術及びエッチング技術によりＨＴＯ膜及びポリシリコン膜２７，３１をパターニングして、選択ゲート１３上、浮遊ゲート１７上及び周辺回路ゲート２５上にＨＴＯ膜パターンを形成しておき、後工程でのＢＦ2注入工程において選択ゲート１３、浮遊ゲート１７及び周辺回路ゲート２５にＢＦ2が注入されないようにしてもよい。後述する各製造方法例においても、パターニング後のポリシリコンゲートに不純物注入を注入したくない場合は、パターニング前のポリシリコン膜上に不純物注入防止膜、例えばＨＴＯ膜を形成しておき、不純物注入防止膜及びポリシリコン膜をパターニングして不純物注入防止膜とポリシリコンゲートの積層パターンを形成するようにすれば、パターニング後の工程においてポリシリコンゲートに不純物注入が注入されるのを防止することができる。
ここで、ＰＳＧ及びＨＴＯ膜２９を除去した後、全面にＨＴＯ膜を形成し、写真製版技術及びエッチング技術によりＨＴＯ膜及びポリシリコン膜２７，３１をパターニングして、選択ゲート１３上、浮遊ゲート１７上及び周辺回路ゲート２５上にＨＴＯ膜パターンを形成しておき、後工程でのＢＦ2注入工程において選択ゲート１３、浮遊ゲート１７及び周辺回路ゲート２５にＢＦ2が注入されないようにしてもよい。後述する各製造方法例においても、パターニング後のポリシリコンゲートに不純物注入を注入したくない場合は、パターニング前のポリシリコン膜上に不純物注入防止膜、例えばＨＴＯ膜を形成しておき、不純物注入防止膜及びポリシリコン膜をパターニングして不純物注入防止膜とポリシリコンゲートの積層パターンを形成するようにすれば、パターニング後の工程においてポリシリコンゲートに不純物注入が注入されるのを防止することができる。
（４）イオン注入法により、選択ゲート１３、浮遊ゲート１７及び周辺回路ゲート２５をマスクにしてＢＦ2の注入を行なってＰ型拡散層５，７，９，１９，２１を形成する（図１参照。）。
第１実施例では、選択ゲート１３の不純物濃度は浮遊ゲート１７と同じであるので、両ゲート１３，１７を同時に形成することができ、選択ゲート１３、浮遊ゲート１７及び周辺回路ゲート２５をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。
図５は、第２実施例を示す図であり、（Ａ）はメモリセルの平面図、（Ｂ）は周辺回路トランジスタの平面図、（Ｃ）のＡ−Ａ'位置での断面図、（Ｄ）は（Ｂ）のＢ−Ｂ'位置での断面図である。図１と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
この実施例が図１を参照して説明した第１実施例と異なる点は、選択ゲート３３及び浮遊ゲート３５のポリシリコン内に例えばＰ型不純物としてボロンが導入されており、リンは導入されていない点である。選択ゲート３３及び浮遊ゲート３５のボロン濃度は例えば７.０×１０18〜５.０×１０19atoms／ｃｍ3である。
この実施例では、浮遊ゲート３５の不純物濃度は、周辺回路ゲート２５の不純物濃度よりも薄く形成されているので、メモリトランジスタの電荷保持特性を向上させることができる。
さらに、周辺回路ゲート２５の不純物濃度を浮遊ゲート３５よりも濃くしているので、周辺回路ゲート２５の抵抗を十分低くすることができ、周辺回路トランジスタの処理速度が低下するのを防止することができる。
さらに、周辺回路ゲート２５の不純物濃度を浮遊ゲート３５よりも濃くしているので、周辺回路ゲート２５の抵抗を十分低くすることができ、周辺回路トランジスタの処理速度が低下するのを防止することができる。
図６は、第２実施例を製造するための製造方法の一例を説明するための工程断面図であり、図５のＡ−Ａ'位置及びＢ−Ｂ'位置に対応している。図５及び図６を参照してこの製造方法例を説明する。
（１）図４（Ａ）を参照して説明した上記工程（１）と同様の工程により、Ｐ基板１にＮウェル２、フィールド酸化膜３（図５を参照。）、ゲート酸化膜１１，１５，２３を形成し、チャネルドープ注入を行なった後、Ｐ基板１上全面にノンドープポリシリコン膜３７を形成する（図６（Ａ）参照。）。
（２）ノンドープポリシリコン膜３７上に、メモリトランジスタ及び選択トランジスタ領域の形成領域を覆い、周辺回路トランジスタの形成領域に開口部をもつＨＴＯ膜２９を形成する。ポリシリコン膜２７上及びＨＴＯ膜２９上にＰＳＧ（図示は省略）を堆積し、周辺回路トランジスタの形成領域のノンドープポリシリコン膜３７にリンを熱拡散させてポリシリコン膜３１を形成する（図６（Ｂ）参照。）。
（３）ＰＳＧ及びＴＨＯ膜２９を除去した後、写真製版技術及びエッチング技術により、ノンドープポリシリコン膜３７から、選択トランジスタ領域のフィールド酸化膜３上及び選択ゲート酸化膜１１上に選択ゲート３３を形成し、メモリトランジスタ領域のフィールド酸化膜３上及メモリゲート酸化膜１５上に浮遊ゲート３５を形成し、ポリシリコン膜３１から、周辺回路トランジスタ領域のフィールド酸化膜３上及び周辺回路ゲート酸化膜２３上に周辺回路ゲート２５を形成する（図６（Ｃ）参照。）。
（４）イオン注入法により、選択ゲート３３、浮遊ゲート３５及び周辺回路ゲート２５をマスクにして例えば３.０〜５.０×１０15atoms／ｃｍ3の注入量でＢＦ2の注入を行なってＰ型拡散層５，７，９，１９，２１を形成するとともに、選択ゲート３３及び浮遊ゲート３５にボロンの注入を行なう（図５参照。）。
第２実施例では、選択ゲート３３の不純物濃度は浮遊ゲート３５と同じであるので、両ゲート３３，３５を同時に形成することができ、選択ゲート３３、浮遊ゲート３５及び周辺回路ゲート２５をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。
図７は、第３実施例を示す図であり、（Ａ）はメモリセルの平面図、（Ｂ）は周辺回路トランジスタの平面図、（Ｃ）のＡ−Ａ'位置での断面図、（Ｄ）は（Ｂ）のＢ−Ｂ'位置での断面図である。図１と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
この実施例が図１を参照して説明した第１実施例と異なる点は、選択ゲート３９は周辺回路ゲート２５と同時に形成されたものであり、選択ゲート３９に例えばＮ型不純物としてリンが浮遊ゲート１７よりも高濃度に導入されており、実質的なリン濃度は１.０×１０20atoms／ｃｍ3以上である点である。
この実施例では、図１を参照して説明した上記第１実施例と同様に、浮遊ゲート１７の不純物濃度は、周辺回路ゲート２５の不純物濃度よりも薄く形成されているので、メモリトランジスタの電荷保持特性を向上させることができる。
さらに、周辺回路ゲート２５及び選択ゲート３９の不純物濃度を浮遊ゲート１７よりも濃くしているので、周辺回路ゲート２５及び選択ゲート３９の抵抗を十分低くすることができ、周辺回路トランジスタ及び選択トランジスタの処理速度が低下するのを防止することができる。
さらに、周辺回路ゲート２５及び選択ゲート３９の不純物濃度を浮遊ゲート１７よりも濃くしているので、周辺回路ゲート２５及び選択ゲート３９の抵抗を十分低くすることができ、周辺回路トランジスタ及び選択トランジスタの処理速度が低下するのを防止することができる。
図８は、第３実施例を製造するための製造方法の一例を説明するための工程断面図であり、図７のＡ−Ａ'位置及びＢ−Ｂ'位置に対応している。図７及び図８を参照してこの製造方法例を説明する。
（１）図４（Ａ）を参照して説明した上記工程（１）と同じ工程により、Ｐ基板１にＮウェル２、フィールド酸化膜３（図７を参照。）、ゲート酸化膜１１，１５，２３及びポリシリコン膜２７を形成する（図８（Ａ）参照。）。
（２）ポリシリコン膜２７上に、メモリトランジスタの形成領域を覆い、周辺回路トランジスタ及び選択トランジスタ領域の形成領域に開口部をもつＨＴＯ膜３９を形成する。ポリシリコン膜２７上及びＨＴＯ膜３９上にＰＳＧ（図示は省略）を堆積し、周辺回路トランジスタ及び選択トランジスタ領域の形成領域のポリシリコン膜２７にリンを熱拡散させてポリシリコン膜３１を形成する（図８（Ｂ）参照。）。
（３）ＰＳＧ及びＴＨＯ膜３９を除去した後、写真製版技術及びエッチング技術により、ポリシリコン膜２７から、メモリトランジスタ領域のフィールド酸化膜３上及メモリゲート酸化膜１５上に浮遊ゲート１７を形成し、ポリシリコン膜３１から、選択トランジスタ領域のフィールド酸化膜３上及び選択ゲート酸化膜１１上に選択ゲート３９を形成し、周辺回路トランジスタ領域のフィールド酸化膜３上及び周辺回路ゲート酸化膜２３上に周辺回路ゲート２５を形成する（図８（Ｃ）参照。）。
ここで、ＰＳＧ及びＨＴＯ膜２９を除去した後、全面にＨＴＯ膜を形成し、写真製版技術及びエッチング技術によりＨＴＯ膜及びポリシリコン膜２７，３１をパターニングして、選択ゲート３９上、浮遊ゲート１７上及び周辺回路ゲート２５上にＨＴＯ膜パターンを形成しておき、後工程でのＢＦ2注入工程において選択ゲート３９、浮遊ゲート１７及び周辺回路ゲート２５にＢＦ2が注入されないようにしてもよい。
ここで、ＰＳＧ及びＨＴＯ膜２９を除去した後、全面にＨＴＯ膜を形成し、写真製版技術及びエッチング技術によりＨＴＯ膜及びポリシリコン膜２７，３１をパターニングして、選択ゲート３９上、浮遊ゲート１７上及び周辺回路ゲート２５上にＨＴＯ膜パターンを形成しておき、後工程でのＢＦ2注入工程において選択ゲート３９、浮遊ゲート１７及び周辺回路ゲート２５にＢＦ2が注入されないようにしてもよい。
（４）イオン注入法により、選択ゲート１３、浮遊ゲート１７及び周辺回路ゲート２５をマスクにしてＢＦ2の注入を行なってＰ型拡散層５，７，９，１９，２１を形成する（図７参照。）。
第３実施例では、選択ゲート３９の不純物濃度は周辺回路ゲート２５と同じであるので、両ゲート２５，３７を同時に形成することができ、選択ゲート３９、浮遊ゲート１７及び周辺回路ゲート２５をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。
図９は、第４実施例を示す図であり、（Ａ）はメモリセルの平面図、（Ｂ）は周辺回路トランジスタの平面図、（Ｃ）のＡ−Ａ'位置での断面図、（Ｄ）は（Ｂ）のＢ−Ｂ'位置での断面図である。図１、図５及び図７と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
この実施例が図５を参照して説明した第２実施例と異なる点は、選択ゲート３９は周辺回路ゲート２５と同時に形成されたものであり、選択ゲート３９に例えばＮ型不純物としてリンが浮遊ゲート３５よりも高濃度に導入されており、実質的なリン濃度は１.０×１０20atoms／ｃｍ3以上である点である。
この実施例では、図５を参照して説明した上記第２実施例と同様に、浮遊ゲート３５の不純物濃度は、周辺回路ゲート２５の不純物濃度よりも薄く形成されているので、メモリトランジスタの電荷保持特性を向上させることができる。
さらに、周辺回路ゲート２５及び選択ゲート３９の不純物濃度を浮遊ゲート３５よりも濃くしているので、周辺回路ゲート２５及び選択ゲート３９の抵抗を十分低くすることができ、周辺回路トランジスタ及び選択トランジスタの処理速度が低下するのを防止することができる。
さらに、周辺回路ゲート２５及び選択ゲート３９の不純物濃度を浮遊ゲート３５よりも濃くしているので、周辺回路ゲート２５及び選択ゲート３９の抵抗を十分低くすることができ、周辺回路トランジスタ及び選択トランジスタの処理速度が低下するのを防止することができる。
図１０は、第４実施例を製造するための製造方法の一例を説明するための工程断面図であり、図９のＡ−Ａ'位置及びＢ−Ｂ'位置に対応している。図９及び図１０を参照してこの製造方法例を説明する。
（１）図８（Ａ）を参照して説明した上記工程（１）と同じ工程により、Ｐ基板１にＮウェル２、フィールド酸化膜３（図９を参照。）、ゲート酸化膜１１，１５，２３及びノンドープポリシリコン膜３７を形成する（図１０（Ａ）参照。）。
（２）ノンドープポリシリコン膜３７上に、メモリトランジスタの形成領域を覆い、周辺回路トランジスタ及び選択トランジスタ領域の形成領域に開口部をもつＨＴＯ膜４１を形成する。ノンドープポリシリコン膜３７上及びＨＴＯ膜４１上にＰＳＧ（図示は省略）を堆積し、周辺回路トランジスタ及び選択トランジスタ領域の形成領域のノンドープポリシリコン膜３７にリンを熱拡散させてポリシリコン膜３１を形成する（図１０（Ｂ）参照。）。
（３）ＰＳＧ及びＴＨＯ膜４１を除去した後、写真製版技術及びエッチング技術により、ノンドープポリシリコン膜３７から、メモリトランジスタ領域のフィールド酸化膜３上及メモリゲート酸化膜１５上に浮遊ゲート３５を形成し、ポリシリコン膜３１から、選択トランジスタ領域のフィールド酸化膜３上及び選択ゲート酸化膜１１上に選択ゲート３９を形成し、周辺回路トランジスタ領域のフィールド酸化膜３上及び周辺回路ゲート酸化膜２３上に周辺回路ゲート２５を形成する（図６（Ｃ）参照。）。
（４）イオン注入法により、選択ゲート３９、浮遊ゲート３５及び周辺回路ゲート２５をマスクにして例えば３.０〜５.０×１０15atoms／ｃｍ3の注入量でＢＦ2の注入を行なってＰ型拡散層５，７，９，１９，２１を形成するとともに、浮遊ゲート３５にボロンの注入を行なう（図９参照。）。
第４実施例では、選択ゲート３９の不純物濃度は周辺回路ゲート２５と同じであるので、両ゲート２５，３７を同時に形成することができ、選択ゲート３９、浮遊ゲート３５及び周辺回路ゲート２５をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。
図１１は、第５実施例を示す図であり、（Ａ）はメモリセルの平面図、（Ｂ）は周辺回路トランジスタの平面図、（Ｃ）のＡ−Ａ'位置での断面図、（Ｄ）は（Ｂ）のＢ−Ｂ'位置での断面図である。図１と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
Ｐ基板１の所定の領域にＮウェル２が形成され、Ｐ基板１表面にフィールド酸化膜３が形成されている。
選択トランジスタ領域にＰ型拡散層５，７、選択ゲート酸化膜４３及び選択ゲート１３からなる選択トランジスタが形成されている。
メモリトランジスタ領域にＰ型拡散層７，９、メモリゲート酸化膜４５及び浮遊ゲート１７からなるメモリトランジスタが形成されている。
周辺回路トランジスタ領域にＰ型拡散層１９，２１、周辺回路ゲート酸化膜４７及び周辺回路ゲート２５からなる周辺回路トランジスタが形成されている。
選択トランジスタ領域にＰ型拡散層５，７、選択ゲート酸化膜４３及び選択ゲート１３からなる選択トランジスタが形成されている。
メモリトランジスタ領域にＰ型拡散層７，９、メモリゲート酸化膜４５及び浮遊ゲート１７からなるメモリトランジスタが形成されている。
周辺回路トランジスタ領域にＰ型拡散層１９，２１、周辺回路ゲート酸化膜４７及び周辺回路ゲート２５からなる周辺回路トランジスタが形成されている。
選択ゲート酸化膜４３及びメモリゲート酸化膜４５は同じ工程で形成されたものである。周辺回路ゲート酸化膜４７は選択ゲート酸化膜４３及びメモリゲート酸化膜４５とは別途形成されたものである。選択ゲート酸化膜４３及びメモリゲート酸化膜４５の膜厚は例えば６.０〜１０.０ｎｍ、ここでは７.５ｎｍである。周辺回路ゲート酸化膜４７の膜厚は例えば１０.０〜１５.０ｎｍ、ここでは１３.５ｎｍである。
選択ゲート１３の表面及び浮遊ゲート１７の表面にシリコン酸化膜４９が形成されている。
選択ゲート１３の表面及び浮遊ゲート１７の表面にシリコン酸化膜４９が形成されている。
この実施例では、図１を参照して説明した上記第１実施例と同様に、浮遊ゲート１７の不純物濃度は周辺回路ゲート２５の不純物濃度よりも薄く形成されているので、メモリトランジスタの電荷保持特性を向上させることができる。
さらに、周辺回路ゲート２５の不純物濃度を浮遊ゲート１７よりも濃くしているので、周辺回路ゲート２５の抵抗を十分低くすることができ、周辺回路トランジスタ及び選択トランジスタの処理速度が低下するのを防止することができる。
さらに、周辺回路ゲート２５の不純物濃度を浮遊ゲート１７よりも濃くしているので、周辺回路ゲート２５の抵抗を十分低くすることができ、周辺回路トランジスタ及び選択トランジスタの処理速度が低下するのを防止することができる。
さらに、メモリゲート酸化膜４５の膜厚は周辺回路ゲート酸化膜４７の膜厚よりも薄く形成されているので、メモリトランジスタの書込み時に周辺回路ゲート酸化膜４７が損傷しない程度に周辺回路ゲート酸化膜厚を厚くし、メモリトランジスタの良好な書込み特性が得られる程度にメモリゲート酸化膜厚を薄くすることができる。これにより、周辺回路ゲート酸化膜４７の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
図１２は、第５実施例を製造するための製造方法の一例を説明するための工程断面図であり、図１１のＡ−Ａ'位置及びＢ−Ｂ'位置に対応している。図１１及び図１２を参照してこの製造方法例を説明する。
（１）Ｐ基板１にＮウェル２を形成した後、Ｐ基板１上に通常のＬＯＣＯＳ法によりフィールド酸化膜３（図１１を参照。）を形成して素子分離を行なう。フィールド酸化膜３により画定された活性領域表面に例えば７.５ｎｍの膜厚でゲート酸化膜４３，４５を形成し、チャネルドープ注入を行なう。Ｐ基板１上全面にノンドープポリシリコン膜を形成し、イオン注入法により、ノンドープポリシリコン膜に例えばリンを５.０×１０15atoms／ｃｍ2の注入量で注入してポリシリコン膜を形成する。写真製版技術及びエッチング技術により、そのポリシリコン膜をパターニングして、選択トランジスタ領域のフィールド酸化膜３上及び選択ゲート酸化膜４３上に選択ゲート１３を形成し、メモリトランジスタ領域のフィールド酸化膜３上及メモリゲート酸化膜４５上に浮遊ゲート１７を形成する。フィールド酸化膜３、選択ゲート１３及び浮遊ゲート１７をマスクにしてＰ基板１表面の酸化膜を除去する。酸化膜を除去するとき、写真製版技術を用いて、選択トランジスタ領域及びメモリトランジスタ領域を覆っておいてもよい（図１２（Ａ）参照。）。
（２）熱酸化処理を施して例えば１３.５ｎｍの膜厚でゲート酸化膜４７を形成する。このとき、選択ゲート１３の表面及び浮遊ゲート１７の表面にシリコン酸化膜４９が形成される。Ｐ基板１上全面にノンドープポリシリコン膜を形成し、さらにその上にＰＳＧ（図示は省略）を堆積し、ノンドープポリシリコン膜にリンを熱拡散させてポリシリコン膜３１を形成する（図１２（Ｂ）参照。）。
（３）ＰＳＧを除去した後、写真製版技術及びエッチング技術により、ポリシリコン膜３１から、周辺回路トランジスタ領域のフィールド酸化膜３上及び周辺回路ゲート酸化膜４７上に周辺回路ゲート２５を形成する（図１２（Ｃ）参照。）。
（４）イオン注入法により、選択ゲート１３、浮遊ゲート１７及び周辺回路ゲート２５をマスクにしてＢＦ2の注入を行なってＰ型拡散層５，７，９，１９，２１を形成する（図１１参照。）。
第５実施例では、選択ゲート１３の不純物濃度は浮遊ゲート１７と同じであるので、両ゲート１３，１７を同時に形成することができ、選択ゲート１３、浮遊ゲート１７及び周辺回路ゲート２５をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。
さらに、選択ゲート酸化膜４３の膜厚はメモリゲート酸化膜４５の膜厚と同じであるので、両ゲート酸化膜４３，４５を同時に形成することができ、選択ゲート酸化膜４３、メモリゲート酸化膜４５及び周辺回路ゲート酸化膜４７をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。
図１３は、第６実施例を示す図であり、（Ａ）はメモリセルの平面図、（Ｂ）は周辺回路トランジスタの平面図、（Ｃ）のＡ−Ａ'位置での断面図、（Ｄ）は（Ｂ）のＢ−Ｂ'位置での断面図である。図１、図５及び図１１と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
この実施例が図１１を参照して説明した第５実施例と異なる点は、選択ゲート３３及び浮遊ゲート３５のポリシリコン内に例えばＰ型不純物としてボロンが導入されており、リンは導入されていない点である。選択ゲート３３及び浮遊ゲート３５のボロン濃度は例えば７.０×１０18〜５.０×１０19atoms／ｃｍ3である。
選択ゲート３３の表面及び浮遊ゲート３５の表面にシリコン酸化膜４９が形成されている。
選択ゲート３３の表面及び浮遊ゲート３５の表面にシリコン酸化膜４９が形成されている。
この実施例では、図５を参照して説明した上記第２実施例と同様に、浮遊ゲート３５の不純物濃度は周辺回路ゲート２５の不純物濃度よりも薄く形成されているので、メモリトランジスタの電荷保持特性を向上させることができる。さらに、周辺回路ゲート２５の不純物濃度を浮遊ゲート３５よりも濃くしているので、周辺回路ゲート２５の抵抗を十分低くすることができ、周辺回路トランジスタの処理速度が低下するのを防止することができる。
さらに、図１１を参照して説明した上記第５実施例と同様に、メモリゲート酸化膜４５の膜厚は周辺回路ゲート酸化膜４７の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜４７の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
図１４は、第６実施例を製造するための製造方法の一例を説明するための工程断面図であり、図１３のＡ−Ａ'位置及びＢ−Ｂ'位置に対応している。図１３及び図１４を参照してこの製造方法例を説明する。
（１）Ｐ基板１にＮウェル２を形成した後、Ｐ基板１上に通常のＬＯＣＯＳ法によりフィールド酸化膜３（図１３を参照。）を形成して素子分離を行なう。フィールド酸化膜３により画定された活性領域表面に例えば７.５ｎｍの膜厚でゲート酸化膜４３，４５を形成し、チャネルドープ注入を行なう。Ｐ基板１上全面にノンドープポリシリコン膜を形成する。写真製版技術及びエッチング技術により、ノンドープポリシリコン膜をパターニングして、選択トランジスタ領域のフィールド酸化膜３上及び選択ゲート酸化膜４３上に選択ゲート３３を形成し、メモリトランジスタ領域のフィールド酸化膜３上及メモリゲート酸化膜４５上に浮遊ゲート３５を形成する。フィールド酸化膜３、選択ゲート３３及び浮遊ゲート３５をマスクにしてＰ基板１表面の酸化膜を除去する。酸化膜を除去するとき、写真製版技術を用いて、選択トランジスタ領域及びメモリトランジスタ領域を覆っておいてもよい（図１４（Ａ）参照。）。
（２）図１２（Ｂ）を参照して説明した上記工程（２）と同じ工程により、ゲート酸化膜４７及びシリコン酸化膜４９を形成し、さらにポリシリコン膜３１を形成する（図１４（Ｂ）参照。）。
（３）図１２（Ｃ）を参照して説明した上記工程（３）と同じ工程により、周辺回路トランジスタ領域のフィールド酸化膜３上及び周辺回路ゲート酸化膜４７上に周辺回路ゲート２５を形成する（図１４（Ｃ）参照。）。
（４）イオン注入法により、選択ゲート３３、浮遊ゲート３５及び周辺回路ゲート２５をマスクにして例えば３.０〜５.０×１０15atoms／ｃｍ3の注入量でＢＦ2の注入を行なってＰ型拡散層５，７，９，１９，２１を形成するとともに、選択ゲート３３及び浮遊ゲート３５にボロンの注入を行なう（図１３参照。）。
第６実施例では、選択ゲート３３の不純物濃度は浮遊ゲート３５と同じであるので、両ゲート３３，３５を同時に形成することができ、選択ゲート３３、浮遊ゲート３５及び周辺回路ゲート２５をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。
さらに、選択ゲート酸化膜４３の膜厚はメモリゲート酸化膜４５の膜厚と同じであるので、両ゲート酸化膜４３，４５を同時に形成することができ、選択ゲート酸化膜４３、メモリゲート酸化膜４５及び周辺回路ゲート酸化膜４７をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。
図１５は、第７実施例を示す図であり、（Ａ）はメモリセルの平面図、（Ｂ）は周辺回路トランジスタの平面図、（Ｃ）のＡ−Ａ'位置での断面図、（Ｄ）は（Ｂ）のＢ−Ｂ'位置での断面図である。図１及び図１１と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
この実施例が図１１を参照して説明した第５実施例と異なる点は、選択ゲート１３の表面及び浮遊ゲート１７の表面にシリコン酸化膜４９（図１１を参照。）が形成されておらず、周辺回路ゲート２５の表面にシリコン酸化膜５１が形成されている点である。
この実施例では、図１を参照して説明した上記第１実施例と同様に、浮遊ゲート１７の不純物濃度は周辺回路ゲート２５の不純物濃度よりも薄く形成されているので、メモリトランジスタの電荷保持特性を向上させることができる。
さらに、周辺回路ゲート２５の不純物濃度を浮遊ゲート１７よりも濃くしているので、周辺回路ゲート２５の抵抗を十分低くすることができ、周辺回路トランジスタ及び選択トランジスタの処理速度が低下するのを防止することができる。
さらに、メモリゲート酸化膜４５の膜厚は周辺回路ゲート酸化膜４７の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜４７の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
さらに、周辺回路ゲート２５の不純物濃度を浮遊ゲート１７よりも濃くしているので、周辺回路ゲート２５の抵抗を十分低くすることができ、周辺回路トランジスタ及び選択トランジスタの処理速度が低下するのを防止することができる。
さらに、メモリゲート酸化膜４５の膜厚は周辺回路ゲート酸化膜４７の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜４７の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
図１６は、第７実施例を製造するための製造方法の一例を説明するための工程断面図であり、図１５のＡ−Ａ'位置及びＢ−Ｂ'位置に対応している。図１５及び図１６を参照してこの製造方法例を説明する。
（１）Ｐ基板１にＮウェル２を形成した後、Ｐ基板１上に通常のＬＯＣＯＳ法によりフィールド酸化膜３（図１５を参照。）を形成して素子分離を行なう。フィールド酸化膜１５により画定された活性領域表面に例えば１３.５ｎｍの膜厚で周辺回路ゲート酸化膜４７を形成し、チャネルドープ注入を行なう。Ｐ基板１上全面にノンドープポリシリコン膜を形成し、さらにその上にＰＳＧを堆積し、熱拡散処理によってノンドープポリシリコン膜にリンを拡散させる。ＰＳＧを除去した後、写真製版技術及びエッチング技術により、ポリシリコン膜をパターニングして、周辺回路トランジスタ領域のフィールド酸化膜３上及び周辺回路ゲート酸化膜４７上に周辺回路ゲート２５を形成する。フィールド酸化膜３及び周辺回路ゲート２５をマスクにしてＰ基板１表面の酸化膜を除去する。酸化膜を除去するとき、写真製版技術を用いて、周辺回路トランジスタ領域を覆っておいてもよい（図１６（Ａ）参照。）。
（２）熱酸化処理を施して例えば７.５ｎｍの膜厚でゲート酸化膜４３，４５を形成する。このとき、周辺回路ゲート２５の表面にシリコン酸化膜５１が形成される。Ｐ基板１上全面にノンドープポリシリコン膜を形成した後、イオン注入法により、ノンドープポリシリコン膜に例えばリンを５.０×１０15atoms／ｃｍ2の注入量で注入してポリシリコン膜２７を形成する（図１６（Ｂ）参照。）。
（３）写真製版技術及びエッチング技術により、ポリシリコン膜２７から、選択トランジスタ領域のフィールド酸化膜３上及び選択ゲート酸化膜４３上に選択ゲート１３を形成し、メモリトランジスタ領域のフィールド酸化膜３上及メモリゲート酸化膜４５上に浮遊ゲート１７を形成する（図１６（Ｃ）参照。）。
ここで、ポリシリコン膜２７をパターニングする前に全面にＨＴＯ膜を形成し、写真製版技術及びエッチング技術によりＨＴＯ膜及びポリシリコン膜２７をパターニングして、選択ゲート１３上及び浮遊ゲート１７上にＨＴＯ膜パターンを形成しておき、後工程でのＢＦ2注入工程において選択ゲート１３及び浮遊ゲート１７にＢＦ2が注入されないようにしてもよい。
ここで、ポリシリコン膜２７をパターニングする前に全面にＨＴＯ膜を形成し、写真製版技術及びエッチング技術によりＨＴＯ膜及びポリシリコン膜２７をパターニングして、選択ゲート１３上及び浮遊ゲート１７上にＨＴＯ膜パターンを形成しておき、後工程でのＢＦ2注入工程において選択ゲート１３及び浮遊ゲート１７にＢＦ2が注入されないようにしてもよい。
（４）イオン注入法により、選択ゲート１３、浮遊ゲート１７及び周辺回路ゲート２５をマスクにしてＢＦ2の注入を行なってＰ型拡散層５，７，９，１９，２１を形成する（図１５参照。）。
第７実施例では、選択ゲート１３の不純物濃度は浮遊ゲート１７と同じであるので、両ゲート１３，１７を同時に形成することができ、選択ゲート１３、浮遊ゲート１７及び周辺回路ゲート２５をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。
さらに、選択ゲート酸化膜４３の膜厚はメモリゲート酸化膜４５の膜厚と同じであるので、両ゲート酸化膜４３，４５を同時に形成することができ、選択ゲート酸化膜４３、メモリゲート酸化膜４５及び周辺回路ゲート酸化膜４７をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。
図１７は、第８実施例を示す図であり、（Ａ）はメモリセルの平面図、（Ｂ）は周辺回路トランジスタの平面図、（Ｃ）のＡ−Ａ'位置での断面図、（Ｄ）は（Ｂ）のＢ−Ｂ'位置での断面図である。図１、図５、図１１及び図１５と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
この実施例が図１５を参照して説明した第７実施例と異なる点は、選択ゲート３３及び浮遊ゲート３５のポリシリコン内に例えばＰ型不純物としてボロンが導入されており、リンは導入されていない点である。選択ゲート３３及び浮遊ゲート３５のボロン濃度は例えば７.０×１０18〜５.０×１０19atoms／ｃｍ3である。
この実施例では、図５を参照して説明した上記第２実施例と同様に、浮遊ゲート３５の不純物濃度は周辺回路ゲート２５の不純物濃度よりも薄く形成されているので、メモリトランジスタの電荷保持特性を向上させることができる。さらに、周辺回路ゲート２５の不純物濃度を浮遊ゲート３５よりも濃くしているので、周辺回路ゲート２５の抵抗を十分低くすることができ、周辺回路トランジスタの処理速度が低下するのを防止することができる。
さらに、図１１を参照して説明した上記第５実施例と同様に、メモリゲート酸化膜４５の膜厚は周辺回路ゲート酸化膜４７の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜４７の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
図１８は、第８実施例を製造するための製造方法の一例を説明するための工程断面図であり、図１７のＡ−Ａ'位置及びＢ−Ｂ'位置に対応している。図１７及び図１８を参照してこの製造方法例を説明する。
（１）図１６（Ａ）を参照して説明した上記工程（１）と同じ工程により、Ｐ基板１にＮウェル２、フィールド酸化膜３（図１７を参照。）、周辺回路ゲート酸化膜４７及び周辺回路ゲート２５を形成する（図１８（Ａ）参照。）。
（２）熱酸化処理を施して例えば７.５ｎｍの膜厚でゲート酸化膜４３，４５を形成する。このとき、周辺回路ゲート２５の表面にシリコン酸化膜５１が形成される。Ｐ基板１上全面にノンドープポリシリコン膜３７を形成する（図１８（Ｂ）参照。）。
（３）写真製版技術及びエッチング技術により、ノンドープポリシリコン膜３７から、選択トランジスタ領域のフィールド酸化膜３上及び選択ゲート酸化膜４３上に選択ゲート３３を形成し、メモリトランジスタ領域のフィールド酸化膜３上及メモリゲート酸化膜４５上に浮遊ゲート３５を形成する（図１６（Ｃ）参照。）。
（４）イオン注入法により、選択ゲート３３、浮遊ゲート３５及び周辺回路ゲート２５をマスクにして例えば３.０〜５.０×１０15atoms／ｃｍ3の注入量でＢＦ2の注入を行なってＰ型拡散層５，７，９，１９，２１を形成するとともに、選択ゲート３３及び浮遊ゲート３５にボロンの注入を行なう（図１７参照。）。
第８実施例では、選択ゲート３３の不純物濃度は浮遊ゲート３５と同じであるので、両ゲート３３，３５を同時に形成することができ、選択ゲート３３、浮遊ゲート３５及び周辺回路ゲート２５をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。
さらに、選択ゲート酸化膜４３の膜厚はメモリゲート酸化膜４５の膜厚と同じであるので、両ゲート酸化膜４３，４５を同時に形成することができ、選択ゲート酸化膜４３、メモリゲート酸化膜４５及び周辺回路ゲート酸化膜４７をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。
図１１、図１３、図１５及び図１７を参照して説明した実施例では、選択ゲート酸化膜４３及びメモリゲート酸化膜４５の膜厚と、周辺回路ゲート酸化膜４７の膜厚を異ならせているが、本発明はこれに限定されるものではなく、これらのゲート酸化膜４３，４５，４７を同じ膜厚に設定してもよい。
図１９は、第９実施例を示す図であり、（Ａ）はメモリセルの平面図、（Ｂ）は周辺回路トランジスタの平面図、（Ｃ）のＡ−Ａ'位置での断面図、（Ｄ）は（Ｂ）のＢ−Ｂ'位置での断面図である。図１、図７及び図１１と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
この実施例が図１１を参照して説明した第５実施例と異なる点は、選択ゲート酸化膜５３は周辺回路ゲート酸化膜４７と同時に形成されたものであり、選択ゲート酸化膜５３の膜厚は例えば１０.０〜１５.０ｎｍ、ここでは１３.５ｎｍである点である。
さらに、選択ゲート３９は周辺回路ゲート２５と同時に形成されたものであり、選択ゲート３９に例えばＮ型不純物としてリンが浮遊ゲート１７よりも高濃度に導入されており、実質的なリン濃度は１.０×１０20atoms／ｃｍ3以上である点も上記第５実施例とは異なっている。
さらに、選択ゲート３９は周辺回路ゲート２５と同時に形成されたものであり、選択ゲート３９に例えばＮ型不純物としてリンが浮遊ゲート１７よりも高濃度に導入されており、実質的なリン濃度は１.０×１０20atoms／ｃｍ3以上である点も上記第５実施例とは異なっている。
この実施例では、図１を参照して説明した上記第１実施例と同様に、浮遊ゲート１７の不純物濃度は周辺回路ゲート２５の不純物濃度よりも薄く形成されているので、メモリトランジスタの電荷保持特性を向上させることができる。
さらに、図７を参照して説明した上記第３実施例と同様に、周辺回路ゲート２５及び選択ゲート３９の不純物濃度を浮遊ゲート１７よりも濃くしているので、周辺回路ゲート２５及び選択ゲート３９の抵抗を十分低くすることができ、周辺回路トランジスタ及び選択トランジスタの処理速度が低下するのを防止することができる。
さらに、図１１を参照して説明した上記第５実施例と同様に、メモリゲート酸化膜４５の膜厚は周辺回路ゲート酸化膜４７の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜４７の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
さらに、図７を参照して説明した上記第３実施例と同様に、周辺回路ゲート２５及び選択ゲート３９の不純物濃度を浮遊ゲート１７よりも濃くしているので、周辺回路ゲート２５及び選択ゲート３９の抵抗を十分低くすることができ、周辺回路トランジスタ及び選択トランジスタの処理速度が低下するのを防止することができる。
さらに、図１１を参照して説明した上記第５実施例と同様に、メモリゲート酸化膜４５の膜厚は周辺回路ゲート酸化膜４７の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜４７の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
図２０は、第９実施例を製造するための製造方法の一例を説明するための工程断面図であり、図１９のＡ−Ａ'位置及びＢ−Ｂ'位置に対応している。図１９及び図２０を参照してこの製造方法例を説明する。
（１）図１２（Ａ）を参照して説明した上記工程（１）と同様の工程により、Ｐ基板１にＮウェル２、フィールド酸化膜３（図２０を参照。）、メモリゲート酸化膜４５及び浮遊ゲート１７を形成する（図２０（Ａ）参照。）。
（２）熱酸化処理を施して例えば１３.５ｎｍの膜厚でゲート酸化膜４７，５３を形成する。このとき、浮遊ゲート１７の表面にシリコン酸化膜４９が形成される。Ｐ基板１上全面にノンドープポリシリコン膜を形成し、さらにその上にＰＳＧ（図示は省略）を堆積し、ノンドープポリシリコン膜にリンを熱拡散させてポリシリコン膜３１を形成する（図２０（Ｂ）参照。）。
（３）ＰＳＧを除去した後、写真製版技術及びエッチング技術により、ポリシリコン膜３１から、選択トランジスタ領域のフィールド酸化膜３上及び選択ゲート酸化膜５３上に選択ゲート３９を形成し、周辺回路トランジスタ領域のフィールド酸化膜３上及び周辺回路ゲート酸化膜４７上に周辺回路ゲート２５を形成する（図２０（Ｃ）参照。）。
（４）イオン注入法により、選択ゲート３９、浮遊ゲート１７及び周辺回路ゲート２５をマスクにしてＢＦ2の注入を行なってＰ型拡散層５，７，９，１９，２１を形成する（図１９参照。）。
第９実施例では、選択ゲート３９の不純物濃度は周辺回路ゲート２５と同じであるので、両ゲート２５，３９を同時に形成することができ、選択ゲート３９、浮遊ゲート１７及び周辺回路ゲート２５をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。
さらに、選択ゲート酸化膜５３の膜厚は周辺回路ゲート酸化膜４７の膜厚と同じであるので、両ゲート酸化膜４７，５３を同時に形成することができ、選択ゲート酸化膜５３、メモリゲート酸化膜４５及び周辺回路ゲート酸化膜４７をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。
図２１は、第１０実施例を示す図であり、（Ａ）はメモリセルの平面図、（Ｂ）は周辺回路トランジスタの平面図、（Ｃ）のＡ−Ａ'位置での断面図、（Ｄ）は（Ｂ）のＢ−Ｂ'位置での断面図である。図１、図５、図７、図１１及び図１９と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
この実施例が図１９を参照して説明した第９実施例と異なる点は、浮遊ゲート３５のポリシリコン内に例えばＰ型不純物としてボロンが導入されており、リンは導入されていない点である。浮遊ゲート３５のボロン濃度は例えば７.０×１０18〜５.０×１０19atoms／ｃｍ3である。
浮遊ゲート３５の表面にシリコン酸化膜４９が形成されている。
浮遊ゲート３５の表面にシリコン酸化膜４９が形成されている。
この実施例では、図５を参照して説明した上記第２実施例と同様に、浮遊ゲート３５の不純物濃度は周辺回路ゲート２５の不純物濃度よりも薄く形成されているので、メモリトランジスタの電荷保持特性を向上させることができる。
さらに、図７を参照して説明した上記第３実施例と同様に、周辺回路ゲート２５及び選択ゲート３９の不純物濃度を浮遊ゲート１７よりも濃くしているので、周辺回路ゲート２５及び選択ゲート３９の抵抗を十分低くすることができ、周辺回路トランジスタ及び選択トランジスタの処理速度が低下するのを防止することができる。
さらに、図１１を参照して説明した上記第５実施例と同様に、メモリゲート酸化膜４５の膜厚は周辺回路ゲート酸化膜４７の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜４７の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
さらに、図７を参照して説明した上記第３実施例と同様に、周辺回路ゲート２５及び選択ゲート３９の不純物濃度を浮遊ゲート１７よりも濃くしているので、周辺回路ゲート２５及び選択ゲート３９の抵抗を十分低くすることができ、周辺回路トランジスタ及び選択トランジスタの処理速度が低下するのを防止することができる。
さらに、図１１を参照して説明した上記第５実施例と同様に、メモリゲート酸化膜４５の膜厚は周辺回路ゲート酸化膜４７の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜４７の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
図２２は、第１０実施例を製造するための製造方法の一例を説明するための工程断面図であり、図２１のＡ−Ａ'位置及びＢ−Ｂ'位置に対応している。図２１及び図２２を参照してこの製造方法例を説明する。
（１）図１４（Ａ）を参照して説明した上記工程（１）と同様の工程により、Ｐ基板１にＮウェル２、フィールド酸化膜３（図２１を参照。）、ゲート酸化膜４５及び浮遊ゲート３５を形成する（図２２（Ａ）参照。）。
（２）図２０（Ｂ）を参照して説明した上記工程（２）と同様の工程により、ゲート酸化膜４７，５３及びシリコン酸化膜４９を形成し、さらにポリシリコン膜３１を形成する（図２２（Ｂ）参照。）。
（３）図２０（Ｃ）を参照して説明した上記工程（３）と同じ工程により、選択トランジスタ領域のフィールド酸化膜３上及び選択ゲート酸化膜５３上に選択ゲート３９を形成し、周辺回路トランジスタ領域のフィールド酸化膜３上及び周辺回路ゲート酸化膜４７上に周辺回路ゲート２５を形成する（図２２（Ｃ）参照。）。
（４）イオン注入法により、選択ゲート３９、浮遊ゲート３５及び周辺回路ゲート２５をマスクにして例えば３.０〜５.０×１０15atoms／ｃｍ3の注入量でＢＦ2の注入を行なってＰ型拡散層５，７，９，１９，２１を形成するとともに、浮遊ゲート３５にボロンの注入を行なう（図２１参照。）。
第１０実施例では、選択ゲート３９の不純物濃度は周辺回路ゲート２５と同じであるので、両ゲート２５，３９を同時に形成することができ、選択ゲート３９、浮遊ゲート１７及び周辺回路ゲート２５をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。
さらに、選択ゲート酸化膜５３の膜厚は周辺回路ゲート酸化膜４７の膜厚と同じであるので、両ゲート酸化膜４７，５３を同時に形成することができ、選択ゲート酸化膜５３、メモリゲート酸化膜４５及び周辺回路ゲート酸化膜４７をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。
図２３は、第１１実施例を示す図であり、（Ａ）はメモリセルの平面図、（Ｂ）は周辺回路トランジスタの平面図、（Ｃ）のＡ−Ａ'位置での断面図、（Ｄ）は（Ｂ）のＢ−Ｂ'位置での断面図である。図１、図７、図１１、図１５及び図１９と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
この実施例が図１９を参照して説明した第５実施例と異なる点は、浮遊ゲート１７の表面にシリコン酸化膜４９（図１９を参照。）が形成されておらず、周辺回路ゲート２５及び選択ゲート３９の表面にシリコン酸化膜５１が形成されている点である。
この実施例では、図１を参照して説明した上記第１実施例と同様に、浮遊ゲート１７の不純物濃度は周辺回路ゲート２５の不純物濃度よりも薄く形成されているので、メモリトランジスタの電荷保持特性を向上させることができる。
さらに、図７を参照して説明した上記第３実施例と同様に、周辺回路ゲート２５及び選択ゲート３９の不純物濃度を浮遊ゲート１７よりも濃くしているので、周辺回路ゲート２５及び選択ゲート３９の抵抗を十分低くすることができ、周辺回路トランジスタ及び選択トランジスタの処理速度が低下するのを防止することができる。
さらに、図１１を参照して説明した上記第５実施例と同様に、メモリゲート酸化膜４５の膜厚は周辺回路ゲート酸化膜４７の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜４７の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
さらに、図７を参照して説明した上記第３実施例と同様に、周辺回路ゲート２５及び選択ゲート３９の不純物濃度を浮遊ゲート１７よりも濃くしているので、周辺回路ゲート２５及び選択ゲート３９の抵抗を十分低くすることができ、周辺回路トランジスタ及び選択トランジスタの処理速度が低下するのを防止することができる。
さらに、図１１を参照して説明した上記第５実施例と同様に、メモリゲート酸化膜４５の膜厚は周辺回路ゲート酸化膜４７の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜４７の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
図２４は、第１１実施例を製造するための製造方法の一例を説明するための工程断面図であり、図２３のＡ−Ａ'位置及びＢ−Ｂ'位置に対応している。図２３及び図２４を参照してこの製造方法例を説明する。
（１）図１６（Ａ）を参照して説明した上記工程（１）と同様の工程により、Ｐ基板１にＮウェル２、フィールド酸化膜３（図２３を参照。）、周辺回路ゲート酸化膜４７、選択ゲート酸化膜５３、周辺回路ゲート２５及び選択ゲート３９を形成する（図２４（Ａ）参照。）。
（２）図１６（Ｂ）を参照して説明した上記工程（２）と同様の工程により、メモリゲート酸化膜４５及びシリコン酸化膜５１を形成し、さらにポリシリコン膜２７を形成する（図２４（Ｂ）参照。）。
（３）図１６（Ｃ）を参照して説明した上記工程（３）と同様の工程により、メモリトランジスタ領域のフィールド酸化膜３上及びメモリゲート酸化膜４５上に浮遊ゲート１７を形成する（図２４（Ｃ）参照。）。
（４）イオン注入法により、選択ゲート３９、浮遊ゲート１７及び周辺回路ゲート２５をマスクにしてＢＦ2の注入を行なってＰ型拡散層５，７，９，１９，２１を形成する（図２３参照。）。
第１１実施例では、選択ゲート３９の不純物濃度は周辺回路ゲート２５と同じであるので、両ゲート２５，３９を同時に形成することができ、選択ゲート３９、浮遊ゲート１７及び周辺回路ゲート２５をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。
さらに、選択ゲート酸化膜５３の膜厚は周辺回路ゲート酸化膜４７の膜厚と同じであるので、両ゲート酸化膜４７，５３を同時に形成することができ、選択ゲート酸化膜５３、メモリゲート酸化膜４５及び周辺回路ゲート酸化膜４７をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。
図２５は、第１２実施例を示す図であり、（Ａ）はメモリセルの平面図、（Ｂ）は周辺回路トランジスタの平面図、（Ｃ）のＡ−Ａ'位置での断面図、（Ｄ）は（Ｂ）のＢ−Ｂ'位置での断面図である。図１、図５、図７、図１１、図１５及び図１９と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
この実施例が図２３を参照して説明した第１１実施例と異なる点は、浮遊ゲート３５のポリシリコン内に例えばＰ型不純物としてボロンが導入されており、リンは導入されていない点である。浮遊ゲート３５のボロン濃度は例えば７.０×１０18〜５.０×１０19atoms／ｃｍ3である。
この実施例では、図５を参照して説明した上記第２実施例と同様に、浮遊ゲート３５の不純物濃度は周辺回路ゲート２５の不純物濃度よりも薄く形成されているので、メモリトランジスタの電荷保持特性を向上させることができる。
さらに、図７を参照して説明した上記第３実施例と同様に、周辺回路ゲート２５及び選択ゲート３９の不純物濃度を浮遊ゲート１７よりも濃くしているので、周辺回路ゲート２５及び選択ゲート３９の抵抗を十分低くすることができ、周辺回路トランジスタ及び選択トランジスタの処理速度が低下するのを防止することができる。
さらに、図１１を参照して説明した上記第５実施例と同様に、メモリゲート酸化膜４５の膜厚は周辺回路ゲート酸化膜４７の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜４７の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
さらに、図７を参照して説明した上記第３実施例と同様に、周辺回路ゲート２５及び選択ゲート３９の不純物濃度を浮遊ゲート１７よりも濃くしているので、周辺回路ゲート２５及び選択ゲート３９の抵抗を十分低くすることができ、周辺回路トランジスタ及び選択トランジスタの処理速度が低下するのを防止することができる。
さらに、図１１を参照して説明した上記第５実施例と同様に、メモリゲート酸化膜４５の膜厚は周辺回路ゲート酸化膜４７の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜４７の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
図２６は、第１２実施例を製造するための製造方法の一例を説明するための工程断面図であり、図２５のＡ−Ａ'位置及びＢ−Ｂ'位置に対応している。図２５及び図２６を参照してこの製造方法例を説明する。
（１）図１６（Ａ）を参照して説明した上記工程（１）と同様の工程により、Ｐ基板１にＮウェル２、フィールド酸化膜３（図２５を参照。）、周辺回路ゲート酸化膜４７、選択ゲート酸化膜５３、周辺回路ゲート２５及び選択ゲート３９を形成する（図２６（Ａ）参照。）。
（２）熱酸化処理を施して例えば７.５ｎｍの膜厚でメモリゲート酸化膜４５を形成する。このとき、周辺回路ゲート２５の表面及び選択ゲート３９の表面にシリコン酸化膜５１が形成される。Ｐ基板１上全面にノンドープポリシリコン膜３７を形成する（図２６（Ｂ）参照。）。
（３）写真製版技術及びエッチング技術により、ノンドープポリシリコン膜３７から、メモリトランジスタ領域のフィールド酸化膜３上及メモリゲート酸化膜４５上に浮遊ゲート３５を形成する（図２６（Ｃ）参照。）。
（４）イオン注入法により、選択ゲート３９、浮遊ゲート３５及び周辺回路ゲート２５をマスクにして例えば３.０〜５.０×１０15atoms／ｃｍ3の注入量でＢＦ2の注入を行なってＰ型拡散層５，７，９，１９，２１を形成するとともに、浮遊ゲート３５にボロンの注入を行なう（図２５参照。）。
第１２実施例では、選択ゲート３９の不純物濃度は周辺回路ゲート２５と同じであるので、両ゲート２５，３９を同時に形成することができ、選択ゲート３９、浮遊ゲート３５及び周辺回路ゲート２５をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。
さらに、選択ゲート酸化膜５３の膜厚は周辺回路ゲート酸化膜４７の膜厚と同じであるので、両ゲート酸化膜４７，５３を同時に形成することができ、選択ゲート酸化膜５３、メモリゲート酸化膜４５及び周辺回路ゲート酸化膜４７をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。
図２７は、第１３実施例を示す図であり、（Ａ）はメモリセルの平面図、（Ｂ）は周辺回路トランジスタの平面図、（Ｃ）のＡ−Ａ'位置での断面図、（Ｄ）は（Ｂ）のＢ−Ｂ'位置での断面図である。図１と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
Ｐ基板１の所定の領域にＮウェル２が形成され、Ｐ基板１表面にフィールド酸化膜３が形成されている。
選択トランジスタ領域にＰ型拡散層５，７、選択ゲート酸化膜５５及び選択ゲート１３からなる選択トランジスタが形成されている。
メモリトランジスタ領域にＰ型拡散層７，９、メモリゲート酸化膜５７及び浮遊ゲート１７からなるメモリトランジスタが形成されている。
周辺回路トランジスタ領域にＰ型拡散層１９，２１、周辺回路ゲート酸化膜５９及び周辺回路ゲート２５からなる周辺回路トランジスタが形成されている。
選択トランジスタ領域にＰ型拡散層５，７、選択ゲート酸化膜５５及び選択ゲート１３からなる選択トランジスタが形成されている。
メモリトランジスタ領域にＰ型拡散層７，９、メモリゲート酸化膜５７及び浮遊ゲート１７からなるメモリトランジスタが形成されている。
周辺回路トランジスタ領域にＰ型拡散層１９，２１、周辺回路ゲート酸化膜５９及び周辺回路ゲート２５からなる周辺回路トランジスタが形成されている。
選択ゲート酸化膜５５及びメモリゲート酸化膜５７は同じ工程で１回の酸化処理で形成されたものである。周辺回路ゲート酸化膜５９は２回の酸化処理で形成されたものである。選択ゲート酸化膜５５及びメモリゲート酸化膜５７の膜厚は例えば６.０〜１０.０ｎｍ、ここでは７.５ｎｍである。周辺回路ゲート酸化膜５９の膜厚は例えば１０.０〜１５.０ｎｍ、ここでは１３.５ｎｍである。
この実施例では、図１を参照して説明した上記第１実施例と同様の効果を得ることができる。
さらに、メモリゲート酸化膜５７の膜厚は周辺回路ゲート酸化膜５９の膜厚よりも薄く形成されているので、メモリトランジスタの書込み時に周辺回路ゲート酸化膜５９が損傷しない程度に周辺回路ゲート酸化膜厚を厚くし、メモリトランジスタの良好な書込み特性が得られる程度にメモリゲート酸化膜厚を薄くすることができる。これにより、周辺回路ゲート酸化膜５９の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
さらに、メモリゲート酸化膜５７の膜厚は周辺回路ゲート酸化膜５９の膜厚よりも薄く形成されているので、メモリトランジスタの書込み時に周辺回路ゲート酸化膜５９が損傷しない程度に周辺回路ゲート酸化膜厚を厚くし、メモリトランジスタの良好な書込み特性が得られる程度にメモリゲート酸化膜厚を薄くすることができる。これにより、周辺回路ゲート酸化膜５９の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
図２８は、第１３実施例を製造するための製造方法の一例を説明するための工程断面図であり、図２７のＡ−Ａ'位置及びＢ−Ｂ'位置に対応している。図２７及び図２８を参照してこの製造方法例を説明する。
（１）Ｐ基板１にＮウェル２を形成した後、Ｐ基板１上に通常のＬＯＣＯＳ法によりフィールド酸化膜３（図２７を参照。）形成して素子分離を行なう。フィールド酸化膜３により画定された活性領域表面に例えば６〜１６ｎｍの膜厚で犠牲酸化膜６１を形成し、チャネルドープ注入を行なう（図２８（Ａ）参照。）。
（２）周辺回路トランジスタの形成領域を覆い、選択トランジスタ領域及びメモリトランジスタの形成領域に開口部をもつレジストパターン６３を形成する。レジストパターン６３をマスクにして選択トランジスタ領域及びメモリトランジスタ領域の犠牲酸化膜６１を選択的に除去する（図２８（Ｂ）参照。）。
（３）レジストパターン６３を除去した後、熱酸化処理を施して選択トランジスタ領域及びメモリトランジスタ領域のＮウェル２表面に膜厚が例えば７.５ｎｍの選択ゲート酸化膜５５及びメモリゲート酸化膜５７を形成する。このとき、周辺回路トランジスタ領域の犠牲酸化膜６１の膜厚が成長して周辺回路ゲート酸化膜５９となる（図２８（Ｃ）参照。）。
（４）図４（Ａ）から（Ｃ）を参照して説明した上記工程（１）から（３）と同様の工程により、選択トランジスタ領域のフィールド酸化膜３上及び選択ゲート酸化膜５５上に選択ゲート１３を形成し、メモリトランジスタ領域のフィールド酸化膜３上及メモリゲート酸化膜５７上に浮遊ゲート１７を形成し、周辺回路トランジスタ領域のフィールド酸化膜３上及び周辺回路ゲート酸化膜５９上に周辺回路ゲート２５を形成する。図１を参照して説明した上記工程（４）と同じ工程により、Ｐ型拡散層５，７，９，１９，２１を形成する（図２７参照。）。
図２９は、第１４実施例を示す図であり、（Ａ）はメモリセルの平面図、（Ｂ）は周辺回路トランジスタの平面図、（Ｃ）のＡ−Ａ'位置での断面図、（Ｄ）は（Ｂ）のＢ−Ｂ'位置での断面図である。図１、図５及び図２７と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
この実施例が図２７を参照して説明した第１３実施例と異なる点は、選択ゲート３３及び浮遊ゲート３５のポリシリコン内に例えばＰ型不純物としてボロンが導入されており、リンは導入されていない点である。選択ゲート３３及び浮遊ゲート３５のボロン濃度は例えば７.０×１０18〜５.０×１０19atoms／ｃｍ3である。
この実施例は、図２８を参照して説明した上記工程（１）から（３）の後に、図５及び図６を参照して説明した上記工程（１）から（４）と同様の工程を行なうことにより形成することができる。
この実施例では、図５を参照して説明した上記第２実施例と同様と同様の効果を得ることができる。
さらに、メモリゲート酸化膜５７の膜厚は周辺回路ゲート酸化膜５９の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜５９の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
さらに、メモリゲート酸化膜５７の膜厚は周辺回路ゲート酸化膜５９の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜５９の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
図３０は、第１５実施例を示す図であり、（Ａ）はメモリセルの平面図、（Ｂ）は周辺回路トランジスタの平面図、（Ｃ）のＡ−Ａ'位置での断面図、（Ｄ）は（Ｂ）のＢ−Ｂ'位置での断面図である。図１、図７及び図２７と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
この実施例が図２７を参照して説明した第１３実施例と異なる点は、選択ゲート３９は周辺回路ゲート２５と同時に形成されたものであり、選択ゲート３９に例えばＮ型不純物としてリンが浮遊ゲート１７よりも高濃度に導入されており、実質的なリン濃度は１.０×１０20atoms／ｃｍ3以上である点である。
この実施例は、図２８を参照して説明した上記工程（１）から（３）の後に、図７及び図８を参照して説明した上記工程（１）から（４）と同様の工程を行なうことにより形成することができる。
この実施例では、図７を参照して説明した上記第３実施例と同様の効果を得ることができる。
さらに、メモリゲート酸化膜５７の膜厚は周辺回路ゲート酸化膜５９の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜５９の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
さらに、メモリゲート酸化膜５７の膜厚は周辺回路ゲート酸化膜５９の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜５９の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
図３１は、第１６実施例を示す図であり、（Ａ）はメモリセルの平面図、（Ｂ）は周辺回路トランジスタの平面図、（Ｃ）のＡ−Ａ'位置での断面図、（Ｄ）は（Ｂ）のＢ−Ｂ'位置での断面図である。図１、図５、図７、図９及び図２７と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
この実施例が図３０を参照して説明した第１５実施例と異なる点は、浮遊ゲート３５のポリシリコン内に例えばＰ型不純物としてボロンが導入されており、リンは導入されていない点である。浮遊ゲート３５のボロン濃度は例えば７.０×１０18〜５.０×１０19atoms／ｃｍ3である。
この実施例は、図２８を参照して説明した上記工程（１）から（３）の後に、図９及び図１０を参照して説明した上記工程（１）から（４）と同様の工程を行なうことにより形成することができる。
この実施例では、図９を参照して説明した上記第４実施例と同様と同様の効果を得ることができる。
さらに、メモリゲート酸化膜５７の膜厚は周辺回路ゲート酸化膜５９の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜５９の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
さらに、メモリゲート酸化膜５７の膜厚は周辺回路ゲート酸化膜５９の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜５９の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
また、図２７を参照して説明した上記第１３実施例、図２９を参照して説明した上記第１４実施例、図３０を参照して説明した上記第１５実施例、図３１を参照して説明した上記第１６実施例において、選択ゲート酸化膜５５の膜厚はメモリゲート酸化膜５７の膜厚と同じであるので、両ゲート酸化膜５５，５７を同時に形成することができ、選択ゲート酸化膜５５、メモリゲート酸化膜５７及び周辺回路ゲート酸化膜５９をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。
図３２は、第１７実施例を示す図であり、（Ａ）はメモリセルの平面図、（Ｂ）は周辺回路トランジスタの平面図、（Ｃ）のＡ−Ａ'位置での断面図、（Ｄ）は（Ｂ）のＢ−Ｂ'位置での断面図である。図１及び図２７と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
この実施例が図２７を参照して説明した第１３実施例と異なる点は、選択ゲート酸化膜６５は２回の酸化処理によって周辺回路ゲート酸化膜５９と同時に形成されたものであり、選択ゲート酸化膜６５の膜厚は例えば１０.０〜１５.０ｎｍ、ここでは１３.５ｎｍである点である。
この実施例では、図１を参照して説明した上記第１実施例と同様の効果を得ることができる。
さらに、メモリゲート酸化膜５７の膜厚は周辺回路ゲート酸化膜５９の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜５９の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
さらに、メモリゲート酸化膜５７の膜厚は周辺回路ゲート酸化膜５９の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜５９の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
図３３は、第１７実施例を製造するための製造方法の一例を説明するための工程断面図であり、図３２のＡ−Ａ'位置及びＢ−Ｂ'位置に対応している。図３２及び図３３を参照してこの製造方法例を説明する。
（１）図２８（Ａ）を参照して説明した上記工程（１）と同じ工程により、Ｐ基板１にＮウェル２、フィールド酸化膜３（図３２を参照。）、犠牲酸化膜６１を形成し、チャネルドープ注入を行なう（図３３（Ａ）参照。）。
（２）選択トランジスタ領域及び周辺回路トランジスタの形成領域を覆い、メモリトランジスタの形成領域に開口部をもつレジストパターン６７を形成する。レジストパターン６７をマスクにしてメモリトランジスタ領域の犠牲酸化膜６１を選択的に除去する（図３３（Ｂ）参照。）。
（３）レジストパターン６７を除去した後、熱酸化処理を施してメモリトランジスタ領域のＮウェル２表面に膜厚が例えば７.５ｎｍのメモリゲート酸化膜５７を形成する。このとき、選択トランジスタ領域と周辺回路トランジスタ領域の犠牲酸化膜６１が例えば１２〜２０ｎｍの膜厚に成長して選択ゲート酸化膜６５と周辺回路ゲート酸化膜５９となる。（（Ｃ）参照。）。
（４）図４（Ａ）から（Ｃ）を参照して説明した上記工程（１）から（３）と同様の工程により、選択トランジスタ領域のフィールド酸化膜３上及び選択ゲート酸化膜６５上に選択ゲート１３を形成し、メモリトランジスタ領域のフィールド酸化膜３上及メモリゲート酸化膜５７上に浮遊ゲート１７を形成し、周辺回路トランジスタ領域のフィールド酸化膜３上及び周辺回路ゲート酸化膜５９上に周辺回路ゲート２５を形成する。図１を参照して説明した上記工程（４）と同じ工程により、Ｐ型拡散層５，７，９，１９，２１を形成する（図２７参照。）。
図３４は、第１８実施例を示す図であり、（Ａ）はメモリセルの平面図、（Ｂ）は周辺回路トランジスタの平面図、（Ｃ）のＡ−Ａ'位置での断面図、（Ｄ）は（Ｂ）のＢ−Ｂ'位置での断面図である。図１、図５、図２７及び図３２と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
この実施例が図３２を参照して説明した第１７実施例と異なる点は、選択ゲート３３及び浮遊ゲート３５のポリシリコン内に例えばＰ型不純物としてボロンが導入されており、リンは導入されていない点である。選択ゲート３３及び浮遊ゲート３５のボロン濃度は例えば７.０×１０18〜５.０×１０19atoms／ｃｍ3である。
この実施例は、図３３を参照して説明した上記工程（１）から（３）の後に、図５及び図６を参照して説明した上記工程（１）から（４）と同様の工程を行なうことにより形成することができる。
この実施例では、図５を参照して説明した上記第２実施例と同様と同様の効果を得ることができる。
さらに、メモリゲート酸化膜５７の膜厚は周辺回路ゲート酸化膜５９の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜５９の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
さらに、メモリゲート酸化膜５７の膜厚は周辺回路ゲート酸化膜５９の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜５９の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
図３５は、第１９実施例を示す図であり、（Ａ）はメモリセルの平面図、（Ｂ）は周辺回路トランジスタの平面図、（Ｃ）のＡ−Ａ'位置での断面図、（Ｄ）は（Ｂ）のＢ−Ｂ'位置での断面図である。図１、図７、図２７及び図３２と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
この実施例が図３２を参照して説明した第１７実施例と異なる点は、選択ゲート３９は周辺回路ゲート２５と同時に形成されたものであり、選択ゲート３９に例えばＮ型不純物としてリンが浮遊ゲート１７よりも高濃度に導入されており、実質的なリン濃度は１.０×１０20atoms／ｃｍ3以上である点である。
この実施例は、図３３を参照して説明した上記工程（１）から（３）の後に、図７及び図８を参照して説明した上記工程（１）から（４）と同様の工程を行なうことにより形成することができる。
この実施例では、図７を参照して説明した上記第３実施例と同様の効果を得ることができる。
さらに、メモリゲート酸化膜５７の膜厚は周辺回路ゲート酸化膜５９の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜５９の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
さらに、メモリゲート酸化膜５７の膜厚は周辺回路ゲート酸化膜５９の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜５９の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
図３６は、第２０実施例を示す図であり、（Ａ）はメモリセルの平面図、（Ｂ）は周辺回路トランジスタの平面図、（Ｃ）のＡ−Ａ'位置での断面図、（Ｄ）は（Ｂ）のＢ−Ｂ'位置での断面図である。図１、図５、図７、図９、図２７及び図３２と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
この実施例が図３５を参照して説明した第１９実施例と異なる点は、浮遊ゲート３５のポリシリコン内に例えばＰ型不純物としてボロンが導入されており、リンは導入されていない点である。浮遊ゲート３５のボロン濃度は例えば７.０×１０18〜５.０×１０19atoms／ｃｍ3である。
この実施例は、図３３を参照して説明した上記工程（１）から（３）の後に、図９及び図１０を参照して説明した上記工程（１）から（４）と同様の工程を行なうことにより形成することができる。
この実施例では、図９を参照して説明した上記第４実施例と同様と同様の効果を得ることができる。
さらに、メモリゲート酸化膜５７の膜厚は周辺回路ゲート酸化膜５９の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜５９の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
さらに、メモリゲート酸化膜５７の膜厚は周辺回路ゲート酸化膜５９の膜厚よりも薄く形成されているので、周辺回路ゲート酸化膜５９の損傷を防止しつつ、またスナップバック破壊を起こさずに、メモリトランジスタの良好な書込みを行なうことができる。
また、図３２を参照して説明した上記第１７実施例、図３４を参照して説明した上記第１８実施例、図３５を参照して説明した上記第１９実施例、図３６を参照して説明した上記第２０実施例において、選択ゲート酸化膜６５の膜厚は周辺回路ゲート酸化膜５９の膜厚と同じであるので、両ゲート酸化膜５９，６５を同時に形成することができ、選択ゲート酸化膜６５、メモリゲート酸化膜５７及び周辺回路ゲート酸化膜５９をそれぞれ別々の工程で形成する場合に比べて製造工程を少なくすることができる。
上記の実施例では、メモリトランジスタ及び選択トランジスタはＰＭＯＳトランジスタ（書込み電圧６〜７Ｖ）であるので、ＮＭＯＳトランジスタからなるメモリトランジスタ（書込み電圧１０Ｖ程度）を用いる場合に比べて、書込みのためにいわゆる制御ゲートを用いる必要がなく、書込み電圧を低くすることができる。
ただし、メモリトランジスタ及び選択トランジスタはＮＭＯＳトランジスタであってもよい。
ただし、メモリトランジスタ及び選択トランジスタはＮＭＯＳトランジスタであってもよい。
また、上記の実施例を説明するための図では周辺回路トランジスタとしてＰＭＯＳトランジスタのみを図示しているが、図示しない領域に周辺回路トランジスタとしてのＮＭＯＳトランジスタが形成されていてもよい。
また、半導体基板はＮ基板であってもよい。
また、選択ゲート、メモリゲート、周辺回路ゲートのいずれか又は全部にゲート抵抗を低減するためのシリサイド膜が形成されていてもよい。
また、半導体基板はＮ基板であってもよい。
また、選択ゲート、メモリゲート、周辺回路ゲートのいずれか又は全部にゲート抵抗を低減するためのシリサイド膜が形成されていてもよい。
図３７は分割抵抗回路と定電圧発生回路を備えた一実施例を示す回路図である。
直流電源７１からの電源を安定して供給すべく、定電圧発生回路９０が設けられている。定電圧発生回路９０は、直流電源７１が接続される入力端子（Ｖbat）７３、基準電圧発生回路（Ｖref）７５、演算増幅器７７、出力ドライバを構成するＰＭＯＳトランジスタ７９、分割抵抗８１，８３及び出力端子（Ｖout）８５を備えている。
直流電源７１からの電源を安定して供給すべく、定電圧発生回路９０が設けられている。定電圧発生回路９０は、直流電源７１が接続される入力端子（Ｖbat）７３、基準電圧発生回路（Ｖref）７５、演算増幅器７７、出力ドライバを構成するＰＭＯＳトランジスタ７９、分割抵抗８１，８３及び出力端子（Ｖout）８５を備えている。
分割抵抗８３はＲ０により構成される。分割抵抗８１は、直列に接続された複数の抵抗値調整用抵抗素子Ｒ１，Ｒ２，・Ｒｉ−１，Ｒｉを備えている。抵抗値調整用抵抗素子Ｒ１，Ｒ２，・Ｒｉ−１，Ｒｉに対応してヒューズ用ＭＯＳトランジスタＳＷ１，ＳＷ２，・ＳＷｉ−１，ＳＷｉが並列に接続されている。
ヒューズ用ＭＯＳトランジスタＳＷ１，ＳＷ２，・ＳＷｉ−１，ＳＷｉのオンとオフを切り替えるための読出し回路８７及び不揮発性メモリセル８９が設けられている。読出し回路８７の出力は対応するヒューズ用ＭＯＳトランジスタＳＷ１，ＳＷ２，・ＳＷｉ−１，ＳＷｉのゲートに接続されている。不揮発性メモリセル８９には複数のメモリセルが配置されており、ヒューズ用ＭＯＳトランジスタＳＷ１，ＳＷ２，・ＳＷｉ−１，ＳＷｉをオン又はオフする情報が記憶されている。読出し回路８７は不揮発性メモリセル８９の記憶状態に応じてヒューズ用ＭＯＳトランジスタＳＷ１，ＳＷ２，・ＳＷｉ−１，ＳＷｉをオン又はオフさせる。
定電圧発生回路９０の演算増幅器７７では、出力端子がＰＭＯＳ７９のゲート電極に接続され、反転入力端子に基準電圧発生回路７５から基準電圧Ｖrefが印加され、非反転入力端子に出力電圧Ｖoutを分割抵抗８１と８３で分割した電圧が印加され、分割抵抗８１，８３の分割電圧が基準電圧Ｖrefに等しくなるように制御される。
図３８は分割抵抗回路と電圧検出回路を備えた一実施例を示す回路図である。図３７と同じ部分には同じ符号を付す。
電圧検出回路９１において、測定すべき端子の電圧（入力電圧Ｖsens）が入力される入力端子９３と接地電位の間に、分割抵抗８１，８３及び発振防止用抵抗素子ＲＨが直列に接続されている。分割抵抗８１，８３の構成は図３７と同じである。
電圧検出回路９１において、測定すべき端子の電圧（入力電圧Ｖsens）が入力される入力端子９３と接地電位の間に、分割抵抗８１，８３及び発振防止用抵抗素子ＲＨが直列に接続されている。分割抵抗８１，８３の構成は図３７と同じである。
抵抗値調整用抵抗素子Ｒ１，Ｒ２，・Ｒｉ−１，Ｒｉに対応してヒューズ用ＭＯＳトランジスタＳＷ１，ＳＷ２，・ＳＷｉ−１，ＳＷｉが並列に接続されている。ヒューズ用ＭＯＳトランジスタＳＷ１，ＳＷ２，・ＳＷｉ−１，ＳＷｉに読出し回路８７が接続されている。読出し回路８７に不揮発性メモリセル８９が接続されている。
分割抵抗８３と接地の間に発振防止用抵抗素子ＲＨが設けられている。発振防止用抵抗素子ＲＨに並列にＮチャンネル型の発振防止用ヒューズ用ＭＯＳトランジスタＳＷＨが接続されている。発振防止用ヒューズ用ＭＯＳトランジスタＳＷＨのゲートは演算増幅器７７の出力に接続されている。
演算増幅器７７の反転入力端子は分割抵抗８１と８３の間の接続点に接続されている。演算増幅器７７の非反転入力端子に基準電圧発生回路７５が接続され、基準電圧Ｖrefが印加される。演算増幅器７７の出力はインバータ９５及び出力端子（ＤＴout）９７を介して外部に出力される。
電圧検出回路９１において、高電圧検出状態では発振防止用抵抗素子ＲＨはオフ状態であり、入力端子９３から入力される測定すべき端子の電圧が高く、分割抵抗８１と分割抵抗８３及び発振防止用抵抗素子ＲＨにより分割された電圧が基準電圧Ｖrefよりも高いときは演算増幅器７７の出力が論理値０を維持し、その出力はインバータ９５により反転され論理値１にされて出力端子９７から出力される。このとき演算増幅器７７の反転入力端子に入力される分割電圧は、
{(R0)＋(RH)}／{(R1)＋・・・・・＋(Ri-1)＋(Ri)＋(R0)＋・・・・・・・・・・・・・
である。
{(R0)＋(RH)}／{(R1)＋・・・・・＋(Ri-1)＋(Ri)＋(R0)＋・・・・・・・・・・・・・
である。
測定すべき端子の電圧が降下してきて分割抵抗８１と分割抵抗８３及び発振防止用抵抗素子ＲＨにより分割された電圧が基準電圧Ｖref以下になると演算増幅器７７の出力が論理値１になり、その出力はインバータ９５により反転され論理値０にされて出力端子９７から出力される。
演算増幅器７７の出力が論理値１になると、発振防止用ヒューズ用ＭＯＳトランジスタＳＷＨがオン状態になり、分割抵抗８３が発振防止用ヒューズ用ＭＯＳトランジスタＳＷＨを介して接地電位に接続され、分割抵抗８１と８３の間の電圧が低下する。これにより、演算増幅器７７の出力は論理値１を維持し、電圧検出回路９１は低電圧検出状態になる。このように、発振防止用抵抗素子ＲＨ及び発振防止用ヒューズ用ＭＯＳトランジスタＳＷＨは入力電圧Ｖsensが低下してきたときに電圧検出回路９１の出力の発振を防止する。
電圧検出回路９１の低電圧検出状態における演算増幅器７７の反転入力端子に入力される分割電圧は、
(R0)／{(R1)＋・・・・・＋(Ri-1)＋(Ri)＋・・・・・・・・・・・・・
である。電圧検出回路９１を高電圧検出状態するための解除電圧は、低電圧検出状態における演算増幅器７７の反転入力端子に入力される分割電圧が基準電圧Ｖrefよりも大きくなる入力電圧Ｖsensである。
(R0)／{(R1)＋・・・・・＋(Ri-1)＋(Ri)＋・・・・・・・・・・・・・
である。電圧検出回路９１を高電圧検出状態するための解除電圧は、低電圧検出状態における演算増幅器７７の反転入力端子に入力される分割電圧が基準電圧Ｖrefよりも大きくなる入力電圧Ｖsensである。
図３７及び図３８に示した実施例において、読出し回路８７、基準電圧発生回路７５及び演算増幅器７７を構成するＭＯＳトランジスタ、並びに、ヒューズ用ＭＯＳトランジスタＳＷ１，ＳＷ２，・ＳＷｉ−１，ＳＷｉ及び発振防止用ヒューズ用ＭＯＳトランジスタＳＷＨとして、本発明の半導体装置を構成する周辺回路トランジスタが用いられる。ただし、上記のＭＯＳトランジスタの全部に本発明の半導体装置を構成する周辺回路トランジスタが用いられている必要はない。
図３７及び図３８に示した実施例では、読出し回路８７及び不揮発性メモリセル８９の制御により、ヒューズ用ＭＯＳトランジスタＳＷ１，ＳＷ２，・ＳＷｉ−１，ＳＷｉのオンとオフを選択して、分割抵抗８１の抵抗値を調整することができる。これにより、定電圧発生回路９０の出力電圧及び電圧検出回路９１の出力電圧について設定電圧を調整することができる。
従来の定電圧発生回路及び電圧検出回路では、ヒューズ用ＭＯＳトランジスタＳＷ１，ＳＷ２，・ＳＷｉ−１，ＳＷｉ、読出し回路８７及び不揮発性メモリセル８９に代えて、抵抗値調整用抵抗素子Ｒ１，Ｒ２，・Ｒｉ−１，Ｒｉごとにポリシリコン又は金属材料からなるヒューズが並列に接続され、ヒューズを切断することにより分割抵抗の抵抗値を調整していた。
図３７及び図３８に示した実施例では、読出し回路８７及び不揮発性メモリセル８９の制御により、ヒューズでは困難であった一度オフ状態にしたスイッチ（ヒューズ用ＭＯＳトランジスタＳＷ１，ＳＷ２，・ＳＷｉ−１，ＳＷｉ）を再度オン状態にすることができるので、定電圧発生回路９０の出力電圧及び電圧検出回路９１の出力電圧について設定電圧の変更を自由に行なうことができる。
さらに、不揮発性メモリセル８９への書込みによりヒューズ用ＭＯＳトランジスタＳＷ１，ＳＷ２，・ＳＷｉ−１，ＳＷｉのオン状態又はオフ状態を切り替えることができるので、半導体装置をパッケージに収容した後でも、定電圧発生回路９０の出力電圧及び電圧検出回路９１の出力電圧について設定電圧の調整及び変更を行なうことができる。
図３７及び図３８では、本発明の分割抵抗回路を定電圧発生回路及び電圧検出回路に適用しているが、本発明はこれに限定されるものではなく、本発明の分割抵抗回路を他の回路に適用することもできる。
以上、本発明の実施例を説明したが、数値、形状、材料、配置などは一例であり、本発明はこれらに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
１ Ｐ基板（半導体基板）
２ Ｎウェル
３ フィールド酸化膜
５，７，９，１９，２１ Ｎ型拡散層
１１，４３ 選択ゲート酸化膜
１３，３３，３９，５３，５５，６５ 選択ゲート
１５，４５，５７ メモリゲート酸化膜
１７，３５ 浮遊ゲート
２３，４７，５９ 周辺回路ゲート酸化膜
２５ 周辺回路ゲート
４９，５１ シリコン酸化膜
２ Ｎウェル
３ フィールド酸化膜
５，７，９，１９，２１ Ｎ型拡散層
１１，４３ 選択ゲート酸化膜
１３，３３，３９，５３，５５，６５ 選択ゲート
１５，４５，５７ メモリゲート酸化膜
１７，３５ 浮遊ゲート
２３，４７，５９ 周辺回路ゲート酸化膜
２５ 周辺回路ゲート
４９，５１ シリコン酸化膜
Claims (11)
- 半導体基板上に形成されたメモリゲート酸化膜と前記メモリゲート酸化膜上に形成された電気的に浮遊状態のポリシリコンからなる浮遊ゲートをもつＭＯＳトランジスタからなるメモリトランジスタと、
前記半導体基板上に形成された選択ゲート酸化膜と前記選択ゲート酸化膜上に形成されたポリシリコンからなる選択ゲートをもち、前記メモリトランジスタに直列に接続されたＭＯＳトランジスタからなる選択トランジスタを備えた不揮発性メモリセルと、
前記半導体基板上に形成された周辺回路ゲート酸化膜と前記周辺回路ゲート酸化膜上に形成されたポリシリコンからなる周辺回路ゲートをもつＭＯＳトランジスタからなる周辺回路トランジスタを備え、
前記浮遊ゲートのポリシリコン内の不純物濃度は、前記周辺回路ゲートのポリシリコン内の不純物濃度よりも薄いことを特徴とする半導体装置。 - 前記選択ゲートのポリシリコン内の不純物濃度は前記浮遊ゲートのポリシリコン内の不純物濃度と同じである請求項１に記載の半導体装置。
- 前記選択ゲートのポリシリコン内の不純物濃度は前記周辺回路ゲートのポリシリコン内の不純物濃度と同じである請求項１に記載の半導体装置。
- 前記メモリゲート酸化膜、前記選択ゲート酸化膜及び前記周辺回路ゲート酸化膜の膜厚は同じである請求項１、２又は３に記載の半導体装置。
- 前記メモリゲート酸化膜の膜厚は前記周辺回路ゲート酸化膜の膜厚よりも薄く形成されている請求項１、２又は３に記載の半導体装置。
- 前記選択ゲート酸化膜の膜厚は前記メモリゲート酸化膜の膜厚と同じである請求項５に記載の半導体装置。
- 前記選択ゲート酸化膜の膜厚は前記周辺回路ゲート酸化膜の膜厚と同じである請求項５に記載の半導体装置。
- 前記メモリトランジスタ及び前記選択トランジスタはＰＭＯＳトランジスタである請求項１から７のいずれかに記載の半導体装置。
- ２個以上の抵抗素子による分割によって電圧出力を得、ヒューズ素子の切断によって電圧出力を調整できる分割抵抗回路を備えた半導体装置において、
前記分割抵抗回路は、直列に接続された複数の抵抗値調整用抵抗素子と、前記ヒューズ素子として前記抵抗値調整用抵抗素子に対応して並列に接続された複数のヒューズ用ＭＯＳトランジスタと、請求項１から８のいずれかに記載の前記不揮発性メモリセル及び前記周辺回路トランジスタと、前記不揮発性メモリセルの記憶状態に応じて前記ヒューズ用ＭＯＳトランジスタのオンとオフを切り替えるための読出し回路を備え、
前記ヒューズ用ＭＯＳトランジスタもしくは前記読出し回路を構成するＭＯＳトランジスタ又はその両方が前記周辺回路トランジスタにより構成されていることを特徴とする半導体装置。 - 入力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、前記分割抵抗回路からの分割電圧と前記基準電圧発生回路からの基準電圧を比較するための比較回路をもつ電圧検出回路を備えた半導体装置において、
前記分割抵抗回路として請求項９に記載の分割抵抗回路を備えていることを特徴とする半導体装置。 - 入力電圧の出力を制御する出力ドライバと、出力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、前記分割抵抗回路からの分割電圧と前記基準電圧発生回路からの基準電圧を比較し、比較結果に応じて前記出力ドライバの動作を制御するための比較回路をもつ定電圧発生回路を備えた半導体装置において、
前記分割抵抗回路として請求項９に記載の分割抵抗回路を備えていることを特徴とする半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005097472A JP5004431B2 (ja) | 2005-03-30 | 2005-03-30 | 半導体装置 |
| US10/588,479 US7579645B2 (en) | 2004-12-24 | 2005-12-19 | Semiconductor device having non-volatile memory cell |
| PCT/JP2005/023699 WO2006068265A1 (en) | 2004-12-24 | 2005-12-19 | Semiconductor device |
| KR1020067016720A KR100779479B1 (ko) | 2004-12-24 | 2005-12-19 | 반도체 장치 |
| CN2008102153966A CN101373776B (zh) | 2004-12-24 | 2005-12-19 | 半导体装置 |
| TW094145942A TWI284987B (en) | 2004-12-24 | 2005-12-22 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005097472A JP5004431B2 (ja) | 2005-03-30 | 2005-03-30 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2006278848A true JP2006278848A (ja) | 2006-10-12 |
| JP2006278848A5 JP2006278848A5 (ja) | 2008-04-17 |
| JP5004431B2 JP5004431B2 (ja) | 2012-08-22 |
Family
ID=37213262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005097472A Expired - Fee Related JP5004431B2 (ja) | 2004-12-24 | 2005-03-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5004431B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009239161A (ja) * | 2008-03-28 | 2009-10-15 | Genusion Inc | 不揮発性半導体記憶装置及びその使用方法 |
| JP2010050134A (ja) * | 2008-08-19 | 2010-03-04 | Toppan Printing Co Ltd | 不揮発性半導体メモリセル及び不揮発性半導体メモリ装置 |
| US7842997B2 (en) | 2007-03-28 | 2010-11-30 | Samsung Electronics Co., Ltd. | Nonvolatile memory device having cell and peripheral regions and method of making the same |
| US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09153601A (ja) * | 1995-09-29 | 1997-06-10 | Nippon Steel Corp | 半導体装置及びその製造方法 |
| JPH11284089A (ja) * | 1998-01-30 | 1999-10-15 | Seiko Instruments Inc | 半導体装置の製造方法 |
| WO2003061011A2 (de) * | 2002-01-15 | 2003-07-24 | Infineon Technologies Ag | Nichtflüchtige zweitransistor-halbleiterspeicherzelle |
| JP2003324164A (ja) * | 2002-04-29 | 2003-11-14 | Powerchip Semiconductor Corp | 単・複ｅｐｒｏｍのペアの構造およびその製造方法ならびにそのメモリセルのプログラミング方法と読み取り方法 |
| JP2003332475A (ja) * | 2002-05-03 | 2003-11-21 | Ememory Technology Inc | 単層多結晶シリコンによってなる電気的に消去可能なプログラマブル読み出し専用メモリ |
| JP2003347435A (ja) * | 2002-05-24 | 2003-12-05 | Ricoh Co Ltd | 半導体装置 |
| JP2004165182A (ja) * | 2002-11-08 | 2004-06-10 | Ricoh Co Ltd | 半導体装置 |
-
2005
- 2005-03-30 JP JP2005097472A patent/JP5004431B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09153601A (ja) * | 1995-09-29 | 1997-06-10 | Nippon Steel Corp | 半導体装置及びその製造方法 |
| JPH11284089A (ja) * | 1998-01-30 | 1999-10-15 | Seiko Instruments Inc | 半導体装置の製造方法 |
| WO2003061011A2 (de) * | 2002-01-15 | 2003-07-24 | Infineon Technologies Ag | Nichtflüchtige zweitransistor-halbleiterspeicherzelle |
| JP2003324164A (ja) * | 2002-04-29 | 2003-11-14 | Powerchip Semiconductor Corp | 単・複ｅｐｒｏｍのペアの構造およびその製造方法ならびにそのメモリセルのプログラミング方法と読み取り方法 |
| JP2003332475A (ja) * | 2002-05-03 | 2003-11-21 | Ememory Technology Inc | 単層多結晶シリコンによってなる電気的に消去可能なプログラマブル読み出し専用メモリ |
| JP2003347435A (ja) * | 2002-05-24 | 2003-12-05 | Ricoh Co Ltd | 半導体装置 |
| JP2004165182A (ja) * | 2002-11-08 | 2004-06-10 | Ricoh Co Ltd | 半導体装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7842997B2 (en) | 2007-03-28 | 2010-11-30 | Samsung Electronics Co., Ltd. | Nonvolatile memory device having cell and peripheral regions and method of making the same |
| US7999307B2 (en) | 2007-03-28 | 2011-08-16 | Samsung Electronics Co., Ltd. | Nonvolatile memory device having cell and peripheral regions and method of making the same |
| US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
| US9030877B2 (en) | 2007-08-30 | 2015-05-12 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
| JP2009239161A (ja) * | 2008-03-28 | 2009-10-15 | Genusion Inc | 不揮発性半導体記憶装置及びその使用方法 |
| JP2010050134A (ja) * | 2008-08-19 | 2010-03-04 | Toppan Printing Co Ltd | 不揮発性半導体メモリセル及び不揮発性半導体メモリ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5004431B2 (ja) | 2012-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9812212B2 (en) | Memory cell with low reading voltages | |
| Cappelletti et al. | Flash memories | |
| JP2951605B2 (ja) | Ｐｍｏｓ単一ポリ非揮発性メモリ構成体 | |
| US6191980B1 (en) | Single-poly non-volatile memory cell having low-capacitance erase gate | |
| US7623368B2 (en) | Non-volatile semiconductor memory based on enhanced gate oxide breakdown | |
| JP5043357B2 (ja) | プログラム可能メモリセル | |
| EP1579479B1 (en) | High density semiconductor memory cell and memory array using a single transistor | |
| JP4784940B2 (ja) | 単層ポリシリコン不揮発性メモリーセルの動作方法 | |
| JP3906177B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2009540545A (ja) | 従来のロジックプロセスで埋め込まれる不揮発性メモリ及びそのような不揮発性メモリの動作方法 | |
| WO2007019109A2 (en) | One time programmable memory and method of operation | |
| JP4557950B2 (ja) | 不揮発性半導体記憶置 | |
| JP2007207418A (ja) | プログラムセルの数によってプログラム電圧を調節する半導体メモリ装置及びそのプログラム方法 | |
| US10783960B2 (en) | Non-volatile memory cell and non-volatile cell array | |
| JP2008300520A (ja) | 半導体装置 | |
| JP5004431B2 (ja) | 半導体装置 | |
| KR100779479B1 (ko) | 반도체 장치 | |
| JP2011023705A (ja) | 不揮発性半導体記憶装置 | |
| CN108806751B (zh) | 多次可程式闪存单元阵列及其操作方法、存储器件 | |
| JPH118324A (ja) | トランジスタ、トランジスタアレイおよび不揮発性半導体メモリ | |
| JPH06204492A (ja) | 不揮発性半導体記憶装置及びその書き換え方法 | |
| JP5004419B2 (ja) | 半導体装置 | |
| JPS6150372A (ja) | 半導体デバイスの製造方法 | |
| US6853027B2 (en) | Semiconductor nonvolatile memory with low programming voltage | |
| JPH06204491A (ja) | 不揮発性半導体記憶装置及びその書き換え方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080305 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111006 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120522 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |