JP2006275764A

JP2006275764A - ３軸磁気センサ

Info

Publication number: JP2006275764A
Application number: JP2005095285A
Authority: JP
Inventors: Yukio Wakui; 幸夫涌井
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2005-03-29
Filing date: 2005-03-29
Publication date: 2006-10-12
Anticipated expiration: 2025-03-29
Also published as: JP4613661B2

Abstract

【課題】同一基板上に少なくとも１個のホール素子と複数個の磁気抵抗素子、特に巨大磁気抵抗素子(ＧＭＲ素子)を併設した３軸磁気センサであり、ホール素子を、ＧＭＲ素子のバイアス磁石の磁界の影響を受けない、ＧＭＲ素子から離間した位置に設けた、小型で簡便な構造の３軸磁気センサとその製法を提供する。
【解決手段】シリコン基板１上に、Ｘ軸方向およびＹ軸方向に感知軸を持つＧＭＲ素子９を設け、ＧＭＲ素子９より、Ｘ−Ｙ平面方向およびＺ軸方向に離間した位置、すなわちＧＭＲ素子のバイアス磁石の磁界が互いに打ち消される位置に、Ｚ軸方向に感知軸を持つホール素子７を設けることにより、３軸方向の磁場を検知できるセンサとなる。ホール素子７をトランジスタ２と同時に形成し、ホール素子検査用コイル８を配線層３と同時に形成するため、小型で組み立てが簡便な３軸磁気センサとなる。
【選択図】図１

Description

本発明は、少なくとも１個のホール素子と複数個の磁気抵抗効果素子とが、一枚の基板に作成された３軸磁気センサとその製法に関するものである。

従来、磁気センサに使用される半導体素子としては、磁気抵抗効果素子（ＭＲ素子）およびホール素子がおもに知られている。ＭＲ素子は、デバイスに流れる電流経路が磁界をデバイスに与えることによって、デバイスの抵抗値が変化することを利用した素子であり、巨大磁気抵抗効果素子（ＧＭＲ素子）のほか、異方性磁気抵抗効果素子（ＡＭＲ素子）、磁気トンネル効果素子（ＴＭＲ素子）などが実用化され、ＧＭＲ素子は、磁界の変化を感度良く検出することができる。

一方、ホール素子は、半導体中に電流を加えた場合、電流と垂直な方向に磁界が加わると、これら電流と磁界のいずれにも垂直な方向に電圧（ホール起電力）が発生する、いわゆるホール効果を利用したものであり、ホール起電力を測定することで、磁界の強さを測定することができる。また簡単な構造で、磁界の変化を感度良く検出することができるため、モーターの回転スピードの調整、あるいはガウスメータ（磁束計）のセンサ部分などに実用化されている。

三次元で磁界の変化を測定する３軸磁気センサは、これら素子をそれぞれＸ軸方向、Ｙ軸方向およびＺ軸方向の磁界の変化を測定できるよう、一つずつ直交配置することで得られる。しかし携帯電話など、近年の半導体デバイスを使用した商品に使用するためには、小型化した高感度なセンサの実用化が望まれる。上記のような、３個の磁気センサを直交配置する構造のものでは、構造が複雑になり、組立工程も煩雑で、小型で安価な高感度の３軸磁気センサは得られない。

従来、一枚の基板に設けられた３軸磁気センサとして、例えば、実開６３−１５０３８４号公報に記載された構造が知られている。この従来の3軸磁気センサは、同一基板の同一平面上に近接して、ホール素子と磁気抵抗効果素子が併設された構造となっている。
実開昭６３−１５０３８４号公報

しかし、上記の実開６３−１５０３８４号公報に開示された3軸磁気センサは、ホール素子と磁気抵抗効果素子が同一基板上の同一平面内に近接して設置されているため、ホール素子が磁気抵抗効果素子のバイアス磁石の磁界の影響を受ける欠点があった。

本発明は、上記問題点を解決するためになされたもので、同一基板上に少なくとも１個のホール素子と複数個の磁気抵抗効果素子、特に巨大磁気抵抗効果素子(以下ＧＭＲ素子と記す)を併設した３軸磁気センサであり、ホール素子を、ＧＭＲ素子のバイアス磁石の磁界の影響を受けない、ＧＭＲ素子から離間した位置に設けた、小型で簡便な構造の３軸磁気センサを提供することを解決すべき課題とする。

上記課題を解決するため、
請求項１に記載の発明は、少なくとも１個のホール素子と複数個の磁気抵抗効果素子とが、一つの基板に形成された３軸磁気センサであって、基板に対して水平方向およびこれに垂直な方向に磁気抵抗効果素子から離間した位置にホール素子を設けたことを特徴とする３軸磁気センサである。

請求項２に記載の発明は、ホール素子の上方または下方に、ホール素子検査用コイルが設けられた請求項１記載の３軸磁気センサである。

請求項３に記載の発明は、ホール素子がトランジスタの形成と同時に形成されたものである請求項１記載の３軸磁気センサである。

請求項４に記載の発明は、シリコン基板上に、トランジスタと少なくとも１個のホール素子を同時に形成し、トランジスタの上に配線層を形成し、配線層の上に絶縁層を形成し、絶縁層の上に複数個の磁気抵抗効果素子を形成することを特徴とする請求項１記載の３軸磁気センサの製法である。

請求項５に記載の発明は、配線層を形成する際に、ホール素子検査用コイルを同時に形成することを特徴とする、請求項４記載の３軸磁気センサの製法である。

本発明によれば、ホール素子を、基板に対して水平方向およびこれに垂直な方向にＧＭＲ素子から離間した位置に設けることで、ホール素子がＧＭＲ素子のバイアス磁石の影響を受けない、一枚の基板からなる３軸磁気センサを作成することができる。

ホール素子検査用コイルを、ホール素子の上方または下方の層に設けることで、ホール素子の検査が必要な際に随時簡単に行うことができ、センサの構造を小型で簡便なものとすることができる。

シリコン基板上のトランジスタはホール素子と同時に形成し、トランジスタ上の配線層は、ホール素子検査用コイルと同時に形成し、絶縁層およびＧＭＲ素子も同一の薄膜形成プロセスで形成することができるため、組み立て工程を簡潔にすることができる。

以下、本発明を詳しく説明する。
図１および図２は、本発明の磁気センサの一例を模式的に示すものである。
図１は、本発明の磁気センサの構造を具体的に示すものであり、符号１はシリコン基板を示し、シリコン基板１上には、トランジスタ２が積層される。トランジスタ２の中央部には、ホール素子７が設けられている。
トランジスタ２上には、配線層３が積層され、この配線層３の中央部には、ホール素子７に近接してホール素子検査用コイル８が設けられている。
配線層３上には、絶縁層４が積層され、絶縁層４上には、ＧＭＲ素子９が設けられており、保護膜６で被覆され、外界より保護されている。

図２（a）は、トランジスタを上から見たものであり、ホール素子７には、制御電流用電極１０、１０と、ホール起電力検出用電極１１、１１が設けられている。これらの電極１０，１０，１１，１１は、一方の電極１０と他方の電極１０を結ぶ方向と、一方の電極１１と他方の電極１１を結ぶ方向とが直交するように、配置されている。ホール素子７は、図２（a）に対して垂直方向（図に示した座標軸におけるＺ軸方向）の磁界にその感知軸を有するものである。

図２（ｂ）は、絶縁層４を上からみたものであり、絶縁層４上に設けられた８個のＧＭＲ素子１２ないし１９の配置の様子を具体的に示すものである。８個のＧＭＲ素子は、２個ずつ絶縁層４上の周辺部に並んで設けられている。
４個のＧＭＲ素子１６，１７，１８，１９は、図に示した座標軸におけるＹ軸方向に沿って、２個ずつ並んで設けられており、Ｘ軸方向にその感知軸を有するものである。
ＧＭＲ素子１６，１７とＧＭＲ素子１８，１９は、絶縁層４の表面の中心点に対して、互いに対称の位置となるように設けられている。

また、残りの４個のＧＭＲ素子１２，１３，１４，１５は、Ｘ軸方向に沿って、２個ずつ並んで設けられており、Ｙ軸方向にその感知軸を有するものである。
ＧＭＲ素子１２，１３とＧＭＲ素子１４，１５は、絶縁層４の表面の中心点に対して、互いに対称の位置となるように設けられている。
なお、８個のＧＭＲ素子１２ないし１９は、図１の断面図においては、これらを代表して９と表示している。
また、図２（ｂ）に示した矢印は、ＧＭＲ素子の感知軸の向きを示すものである。

ホール素子７は、基板に対して水平方向およびこれに垂直な方向に、ＧＭＲ素子１２ないし１９から離間した位置に設けられており、この位置では、ＧＭＲ素子のバイアス磁石の磁界は互いに打ち消される。すなわち、ホール素子７は、ＧＭＲ素子１２ないし１９のバイアス磁石の磁界の影響を受けない。

よって、この磁気センサは、一枚の基板でＸ軸、Ｙ軸およびＺ軸の３軸方向の磁界の強さを測定できるものとなり、ホール素子７が、ＧＭＲ素子１２ないし１９より離間した位置に設けられ、ＧＭＲ素子のバイアス磁石の磁界の影響を受けないため、高感度な３軸磁気センサとなる。

なお、絶縁層４上に設けられたＧＭＲ素子１２ないし１９は、周知の構成のもので、平行に配置された複数の帯状の素子本体が、バイアス磁石を介して接続された構造を持っており、素子本体は、磁化の向きが所定の向きに固定（ピン）されたピンド層、および磁化の向きが外部磁界の向きに応じて変化するフリー層を備えたものである。

具体的には、ＧＭＲ素子本体はフリー層上に導電性のスペーサー層、ピンド層、キャッピング層が順次積層された構造を持つ、多層金属薄膜積層物で構成されており、例えばフリー層には、コバルト−ジルコニウム−ニオブのアモルファス磁性層とニッケル−コバルトの磁性層とコバルト−鉄層との３層から構成されるものが、スペーサー層には、銅層からなるものが、ピンド層には、コバルト−鉄強磁性層と白金−マンガン反磁性層との２層から構成されるものが、キャッピング層には、タンタル層からなるものが用いられる。

このようなＧＭＲ素子は、周知のスパッタ、蒸着、イオンプレーティングなどの薄膜形成手段と、ホトリソグラフィによって作成することができる。

シリコン基板１上に設けられたホール素子７は、周知の構成のもので、先に述べた構造を有するものであり、周知の拡散、不純物注入等の半導体プロセスの手段によって作成することができる。

ホール素子の材料として実用化されている半導体としては、シリコン、インジウム・アンチモン、ガリウム・ヒ素、ゲルマニウム、インジウム・ヒ素等があり、インジウム・アンチモンは高感度だが温度安定性が劣り、ガリウム・ヒ素は温度安定性に優れる。シリコンは、十分な感度および温度安定性を持ちかつ、周辺回路をホール素子と同一基板上に作成できるという利点を持つ。
ここでは、シリコンを用いた場合を例示して、３軸磁気センサの構造と半導体プロセスについて述べる。

図３は、シリコン基板１上に形成されたホール素子部４２およびトランジスタ部４１の具体的な構造を示すものであり、符号２０はシリコン基板１上に形成された酸化ケイ素からなる絶縁膜、符号２１は酸化ケイ素からなる素子分離酸化膜である。

符号２２はｎチャネル電界効果トランジスタのゲート電極、符号２３はｐチャネル電界効果トランジスタのゲート電極であり、これらは、ポリシリコン２５およびシリコンとタングステンとからなるシリサイド２６が積層された構造となっている。

シリコン基板１上にＰウェル３３が形成され、Ｐウェル３３の上部に、素子分離酸化膜２１に接するように、２個のｎ^＋拡散層２７が形成され、さらに信頼性を向上するため必要に応じて、ｎ^＋拡散層２７に接するように、電界緩和層２８および２９が向き合う形で設けられている。電界緩和層２８および２９に挟まれた領域の上方に、絶縁膜２０を介して、ｎチャネル電界効果トランジスタのゲート電極２２が設けられた構造となっている。

同様に、シリコン基板１上にＮウェル３４が形成され、Ｎウェル３４の上部に、素子分離酸化膜２１に接するように、２個のp^＋拡散層３０が形成され、さらにp^＋拡散層３０に接するように、電界緩和層３１および３２が向き合う形で設けらており、電界緩和層３１および３２に挟まれた領域の、絶縁膜２０上に、pチャネル電界効果トランジスタのゲート電極２３が設けられた構造となっている。

符号３５はｎ^＋拡散層２７と配線層（図示略）を電気的に接続するコンタクトホールであり、同様に、符号３６はｐ^＋拡散層３０と配線層（図示略）を電気的に接続するコンタクトホールである。

符号３７は、ホール素子部４２を構成するＰウェルであり、符号３８はｎ形拡散層である。符号３９はｎ形拡散層３８と配線層（図示略）を電気的に接続するコンタクトホールである。
コンタクトホール３５、３６および３９には、タングステン等が注入される。

トランジスタ部４１とホール素子部４２は、酸化ケイ素からなる層間絶縁膜４０を介して、配線層（図示略）につながっている。

図４ないし図９は、シリコン基板１上にホール素子部４２とトランジスタ部４１を形成する方法の一例を、工程順に示すものである。
図４に示すように、シリコン基板１の表面全体を、熱酸化により厚さ１５nm程度の酸化ケイ素からなるパッド酸化膜４３で被覆する。さらにパッド酸化膜４３を、化学気相成長法（ＣＶＤ法）により、耐酸化膜である１５０nm程度の窒化ケイ素膜４４で被覆する。

図５に示すように、素子分離領域に相当する部位４５の窒化ケイ素膜とパッド酸化膜を、エッチングにより除去する。残った窒化ケイ素膜被覆部が、素子形成領域となる。

図６に示すように、素子分離領域４５を熱酸化することで、素子分離酸化膜２１を形成する。素子分離酸化膜２１を形成後、窒化ケイ素膜４４とパッド酸化膜４３を除去し、イオン注入によりＰウェル３３および３７とＮウェル３４を形成する。

図７に示すように、ウェル部分の表面を熱酸化して、酸化ケイ素からなる絶縁膜２０を形成し、絶縁膜２０上に、ゲート電極の材料となる、ポリシリコン２５を堆積し、ポリシリコン２５上に、シリコンとタングステンとからなるシリサイド２６を堆積し、シリサイド２６上にレジストを堆積する。ゲート電極に相当する部位をマスクし、エッチングによりゲート形成部位以外の絶縁膜２０、ポリシリコン２５およびシリサイド２６を除去する。マスクとレジストを除去し、絶縁膜２０上にｎチャネル電界効果トランジスタとなるゲート電極２２、およびｐチャネル電界効果トランジスタとなるゲート電極２３を作成する。

続いて、ホール素子部４２のＰウェル３７とトランジスタ部４１のＰウェル３３およびＮウェル３４に、拡散法により不純物を注入する。トランジスタは、ｎチャネル電界効果トランジスタのゲート電極２２およびｐチャネル電界効果トランジスタのゲート電極２３それぞれがウェルを持つツインウェル型である。

不純物注入による、ホール素子の拡散層の条件は、具体的には以下の通りである。不純物濃度は１×１０^１５ｃｍ^−３ないし１×１０^１９ｃｍ^−３、望ましくは、１×１０^１６ｃｍ^−３ないし１×１０^１８ｃｍ^−３とし、拡散深さは、０．２ないし１．０μｍ程度とする。不純物の注入条件は、例えばリンを用いた場合、注入エネルギー４０ｋｅＶ、注入量２×１０^１３ｃｍ^−２程度である。
ホール素子の拡散層は、トランジスタの電界緩和層２８，２９と同じ工程で作ることも可能である。

基板表面にレジストを堆積し、ゲート電極と電界緩和層形成部位以外の部分をマスクする。（図示略）レジストを除去したのち、不純物を注入し、図８に示すように、Ｐウェル内に電界緩和層２８および２９とｎ^＋拡散層２７を形成し、Ｎウェル内に電界緩和層３１および３２とｐ^＋拡散層３０を形成する。

図９に示すように、基板表面に、ＣＶＤ法により酸化ケイ素膜を積層し、層間絶縁膜４０を形成する。エッチングにより、半導体と外部回路を接続するためのコンタクトホール３５、３６および３９を形成する。

続いて、レジストを積層し、ホール素子部のレジストをフォトリソ工程で除去したのち、ホール素子部４２にのみ、ｎ型不純物であるリンを注入し、レジストを除去する。（図示略。）

コンタクトホール３５、３６および３９にタングステンを埋め込み、図３に示す構造の、シリコン基板１上にホール素子部４２およびトランジスタ部４１が同時に形成された基板を得る。

図１０ないし図１４は、基板のうち、トランジスタから上層の構造を形成する方法の一例を、具体的に示すものである。
図１０に示すように、トランジスタ２上に、ホール素子検査用コイル８を含む配線層３を形成する。図１５に示すように、ホール素子検査用コイル８は、トランジスタ２中のホール素子７の上方近傍に、ホール素子７を取り囲むように設ける。

続いて、図１１に示すように、配線層３上に、酸化ケイ素、窒化ケイ素などからなる絶縁層４を積層し、絶縁層４上にＧＭＲ素子膜４６を積層する。ＧＭＲ素子膜４６は、周知のスパッタなどの薄膜形成手段により形成する。このＧＭＲ素子膜４６上にレジスト４７を積層する。

続いて図１２に示すように、レジスト４７に露光、現像し、４個のＸ軸方向感知用のＧＭＲ素子と、４個のＹ軸方向感知用のＧＭＲ素子を同時に形成するよう、ＧＭＲ素子形成位置に相当するＧＭＲ素子膜４６を、レジスト４７で被覆した状態とする。

続いて図１３に示すように、レジスト４７で被覆されていない部分のＧＭＲ素子膜４６をイオンミリング等のエッチングにより除去し、次にＧＭＲ素子膜４６上に残っているレジスト４７を除去する。
これにより、図１４に示すように、絶縁層４上にＧＭＲ素子９が形成される。なお、ＧＭＲ素子９は、図２（ｂ）に示す８個のＧＭＲ素子１２ないし１９のうち、２個を代表するものとして示している。

続いて、ＧＭＲ素子９を、酸化ケイ素、窒化ケイ素などからなる保護膜６で被覆することで、図１および図２に示すような、一枚の基板上に形成された３軸磁気センサが作成される。
よって、この磁気センサは、ホール素子７が、ＧＭＲ素子１２ないし１９より離間した位置に設けられ、ＧＭＲ素子のバイアス磁石の磁界の影響を受けないため、高感度な３軸磁気センサとなる。
またホール素子７が、トランジスタ２の形成時に同一の薄膜形成プロセスで形成され、ホール素子検査用コイル８が、配線層３形成時に同一の薄膜形成プロセスで形成されるため、簡略な基板組立工程で得られる、小型で簡便な構造の３軸磁気センサとなる。

本発明の３軸磁気センサは、小型かつ高感度であるため、携帯電話をはじめとする小型機器を中心に多くの重要な用途を有する。例えば電子機器の誤動作防止、医療用内視鏡やカテーテルの先端の姿勢あるいは位置の検出、さらには道路に埋め込まれた磁石の磁界を車両上のセンサで検出して安全・自動運転を支援する高度道路交通システムへの展開などである。

本発明の磁気センサの一例を示す概略断面図である。本発明の磁気センサの一例を示す概略平面図である。本発明の磁気センサの一例を示す断面図である。本発明の磁気センサの製法の一例の工程を示す断面図である。本発明の磁気センサの製法の一例の工程を示す断面図である。本発明の磁気センサの製法の一例の工程を示す断面図である。本発明の磁気センサの製法の一例の工程を示す断面図である。本発明の磁気センサの製法の一例の工程を示す断面図である。本発明の磁気センサの製法の一例の工程を示す断面図である。本発明の磁気センサの製法の一例の工程を示す概略断面図である。本発明の磁気センサの製法の一例の工程を示す概略断面図である。本発明の磁気センサの製法の一例の工程を示す概略断面図である。本発明の磁気センサの製法の一例の工程を示す概略断面図である。本発明の磁気センサの製法の一例の工程を示す概略断面図である。本発明の磁気センサのホール素子とホール素子検査用コイルの一例を示す概略斜視図である。

符号の説明

１・・・シリコン基板、２・・・トランジスタ、３・・・配線層、４・・・絶縁層、５・・・ＧＭＲ素子層、６・・・保護膜、７・・・ホール素子、８・・・ホール素子検査用コイル、９・・・ＧＭＲ素子

Claims

少なくとも１個のホール素子と複数個の磁気抵抗効果素子とが、一つの基板に形成された３軸磁気センサであって、
基板に対して水平方向およびこれに垂直な方向に磁気抵抗効果素子から離間した位置にホール素子を設けたことを特徴とする３軸磁気センサ。
ホール素子の上方または下方に、ホール素子検査用コイルが設けられた請求項１記載の３軸磁気センサ。
ホール素子が、トランジスタの形成と同時に形成されたものである請求項１記載の３軸磁気センサ。
シリコン基板上に、トランジスタと少なくとも１個のホール素子を同時に形成し、トランジスタの上に配線層を形成し、配線層の上に絶縁層を形成し、絶縁層の上に複数個の磁気抵抗効果素子を形成することを特徴とする請求項１記載の３軸磁気センサの製法。
配線層を形成する際に、ホール素子検査用コイルを同時に形成することを特徴とする、請求項４記載の３軸磁気センサの製法。