JP2013201231A

JP2013201231A - ホールセンサ

Info

Publication number: JP2013201231A
Application number: JP2012068031A
Authority: JP
Inventors: Takaaki Tobioka; 孝明飛岡
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2012-03-23
Filing date: 2012-03-23
Publication date: 2013-10-03
Anticipated expiration: 2032-03-23
Also published as: JP6043076B2

Abstract

【課題】チップサイズの増加がなく、作製が容易なオフセット電圧の除去が可能なホールセンサを提供する。
【解決手段】正方形もしくは十字型のＮ型不純物領域の磁気感受部及びその各頂点及び端部にＮ型高濃度不純物領域の制御電流入力端子及びホール電圧出力端子を有し、磁気感受部と制御電流入力端子及びホール電圧出力端子の深さを最適化したホールセンサとする。
【選択図】図１

Description

本発明は、半導体ホール素子に関し、高感度でかつ、オフセット電圧の除去が可能なホールセンサに関する。

ホール素子の磁気検出原理について説明する。物質中に流れる電流に対して垂直な磁界を印加するとその電流と磁界の双方に対して垂直な方向に電界(ホール電圧)が生じる。

図３のようなホール素子を考えたとき、ホール素子磁気感受部１の幅Ｗ、長さＬ、電子移動度μ、電流を流すための電源２の印加電圧Ｖｄｄ、印加磁場をＢとしたとき、電圧計３から出力されるホール電圧は
VH=μB(W/L)Vdd
とあらわされ、このホール素子の磁気感度Ｋｈは、
Kh=μ(W/L)Vdd
と表される。この関係式より高感度化するための方法の１つはＷ／Ｌ比を大きくすることであることがわかる。

一方、実際のホール素子では磁界が印加されていないときでも、出力電圧が生じている。この磁場０のときに出力される電圧をオフセット電圧という。オフセット電圧が生じる原因は、外部から素子に加わる機械的な応力や製造過程でのアライメントずれなどの素子内部の電位分布の不均衡によるものであると考えられている。

オフセット電圧を補償する方法は、一般的に以下の方法で行っている。
図３に示すようなスピニングカレントによるオフセットキャンセル回路である。ホール素子１００は対称的な形状で、１対の入力端子に制御電流を流し、他の１対の出力端子から出力電圧を得る４端子Ｔ１、Ｔ２、Ｔ３、Ｔ４を有している。ホール素子の一方の一対の端子Ｔ１、Ｔ２が制御電流入力端子となる場合、他方の一対の端子Ｔ３、Ｔ４がホール電圧出力端子となる。このとき、入力端子に電圧Ｖｉｎを印加すると、出力端子には出力電圧Ｖｈ＋Ｖｏｓが発生する。ここでＶｈはホール素子の磁場に比例したホール電圧、Ｖｏｓはオフセット電圧を示している。次に、Ｔ３、Ｔ４を制御電流出力端子、Ｔ１、Ｔ２をホール電圧出力端子として、Ｔ３、Ｔ４間に入力電圧Ｖｉｎを印加すると、出力端子に電圧−Ｖｈ＋Ｖｏｓが発生する。

以上の２方向に電流を流したときの出力電圧を減算することによりオフセット電圧Ｖｏｓはキャンセルされ、磁場に比例した出力電圧２Ｖｈを得ることができる。
しかし、このオフセットキャンセル回路でオフセット電圧を完全にキャンセルすることができない。その理由を以下で説明する。

ホール素子は、図４に示す等価回路で表される。ホール素子は、４つの端子を、４つの抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４で接続したブリッジ回路として表される。前記のとおり２方向に電流を流したときの出力電圧を減算することによりオフセット電圧をキャンセルする。

ホール素子の一方の一対の端子Ｔ１、Ｔ２に電圧Ｖｉｎを印加すると、他方の一対の端子Ｔ３、Ｔ４間には、ホール電圧
Vouta = (R2*R4-R1*R3)/(R1+R4)/(R2+R3)*Vin
が出力される。一方、端子Ｔ３、Ｔ４に電圧Ｖｉｎを印加すると、Ｔ１、Ｔ２にはホール電圧
Voutb = (R1*R3-R2*R4)/(R3+R4)/(R1＋R2)*Vin
が出力される。
２方向の出力電圧の差をとると、
Vouta-Voutb = (R1-R3)*(R2-R4)*(R2*R4-R1*R3)/(R1+R4)/(R2+R3)/(R3+R4)/(R1+R2)*Vin
となる。したがって、オフセット電圧は各々の等価回路の抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４が異なる場合でもオフセットキャンセルできる。しかし、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４が電流印加方向、印加電圧により値が変化する場合、前記の式が成り立たないため、オフセットキャンセルできない。

図５は一般的なホール素子の断面図である（例えば、特許文献１参照）。ホール素子磁気感受部となるＮ型の不純物領域の周辺部は分離のためＰ型の不純物領域に囲まれている。ホール電流印加端子に電圧を印加すると、ホール素子磁気感受部とその周辺部の境界では空乏層が広がる。空乏層中にはホール電流は流れないため、空乏層が広がっている領域ではホール電流は抑制され、抵抗は増加する。また、空乏層幅は印加電圧に依存する。そのため、図４で示す等価回路の抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４が電圧印加方向により値が変化するためオフセットキャンセル回路で磁気オフセットキャンセルができない。

素子周辺及び素子上部に空乏層制御電極を配置し、空乏層がホール素子内へ延びることを各々の電極に印加する電圧を調節することにより空乏層を抑制する方法が採られている場合もある（例えば、特許文献２参照）。

国際公開第２００７／１１６８２３号特開平０８−３３０６４６号公報

特許文献１の方法では、ホール素子に電圧を印加すると、薄いＮ型不純物領域であるホール素子磁気感受部とＰ型基板である周辺部及び底面部との接合部で空乏層が広がる。空乏層がホール素子中に流れる電流を抑制し、抵抗値が変化する。印加電圧及びその方向により、空乏層幅が変化する。このため、前記のオフセットキャンセル回路によるスピニングカレントによるオフセット電圧除去ができない。

また、特許文献２の方法では、空乏層制御電極により、空乏層幅を制御し、オフセットキャンセル回路を用いてオフセット電圧を除去可能である。しかしながら、複数の空乏層制御電極を用い、複雑な制御回路も必要とするため、チップサイズが大きくなり、コストアップにつながる等といった難点がある。
そこで、本願発明は、空乏層幅が変化しにくく、複雑な制御回路を使わずにオフセット電圧が除去できるホールセンサを提供することを課題とする。

上記の課題を解決するため、本発明は以下のような構成をした。
まず、ホール素子中を流れる制御電流をＮ型不純物領域であるホール素子磁気感受部とＰ型基板のその周辺部との接合部と分離して流すことができることを特徴とするホールセンサとした。

また、ホール素子の形状は、正方形もしくは十字型のＮ型不純物領域の磁気感受部及びその各頂点及び端部にＮ型高濃度不純物領域の制御電流入力端子及びホール電圧出力端子を有することを特徴とするホールセンサとした。
また、磁気感受部のＮ型不純物領域は、深さは５００〜８００ｎｍに、濃度は１×１０¹⁶（atoms/cm³）≦Ｎ≦５×１０¹⁶（atoms/cm³）にピークを持つことを特徴とするホールセンサとした。

また、制御電流入力端子及びホール電圧出力端子は、ホール磁気感受部より浅いとすることを特徴とするホールセンサとした。
また、スピニングカレントによりオフセット電圧を除去できることを特徴とするホールセンサとした。

上記手段を用いることにより、ホール素子中を流れる制御電流をＮ型不純物領域であるホール素子磁気感受部上部で流し、ホール素子磁気感受部下部とＰ型基板との接合部で生じる空乏層に抑制されることなく流すことができる。そのため、印加電圧及びその方向により各々の端子間の抵抗が変化しない。したがって、スピニングカレントによりオフセット電圧を除去することができる。

また、ホール素子磁気感受部の深さを最適化することにより、空乏層抑制電極や複雑な回路を用いることなく、空乏層による抵抗値変化を抑制することができるため、オフセット電圧が除去可能でかつ、チップサイズを小さく、コストを抑制することができる。

本発明のホール素子の構成を示す図である。（Ａ）は上面図、（Ｂ）は側面図である。理想的なホール効果の原理について説明するための図である。スピニングカレントによるオフセット電圧の除去方法を説明するための図である。ホール素子のオフセット電圧を説明するための等価回路の図である。一般的なホール素子の断面構造の図である。

図１は本発明のホール素子の構成を示した図である。本発明のホール素子は１辺が５０〜１５０umの正方形のＮ型不純物領域１２１の磁気感受部及びその各頂点にＮ型高濃度不純物領域の制御電流入力端子及びホール電圧出力端子１１，１２，１３，１４を有する。磁気感受部のＮ型不純物領域は深さ５００〜８００ｎｍ程度、不純物濃度は１×１０¹⁶（atoms/cm³）≦Ｎ≦５×１０¹⁶（atoms/cm³）。制御電流入力端子及びホール電圧出力端子となる高濃度Ｎ型不純物領域の深さは３００ｎｍ程度にすることが好ましい。つまり、磁気感受部は深くし，制御電流入力端子及びホール電圧出力端子は、ホール磁気感受部より浅い位置に配置する。

以上の関係を保つことにより制御電流はホール磁気感受部の上方側を流れるので、ホール磁気感受部の濃度が最も濃い領域から下部の領域とその周辺のＰ型基板との接合部において、制御電流を印加することで生じる空乏層の影響を抑制することができる。したがって、ホール電圧出力端子を１１、１３、制御電流入力端子を１２、１４としたときの各々の端子間の抵抗値とホール電圧出力端子を１２、１４、制御電流入力端子を１１、１３としたときの各々の端子間の抵抗値は一定となる。これによりスピニングカレントによりオフセット電圧を消去できる。

また、本発明のホール素子の製造方法も容易である。まず、ホール磁気感受部であるＮ型不純物領域１２１を形成する。このとき、Ｎ型不純物領域は深さ５００〜８００ｎｍ、不純物濃度１×１０¹⁶（atoms/cm³）≦Ｎ≦５×１０¹⁶（atoms/cm³）とするピークを有する。この深さ、濃度の不純物領域は通常のイオン注入装置で形成可能である。また、イオン注入装置により不純物を注入すると、Ｎ型不純物領域の深さ方向の濃度分布は深いところ濃度のピークを持つため、表面付近のＮ型不純物濃度は非常に小さくなるため、制御電流はほとんど流れなくなる。表面付近は界面準位や格子欠陥が大きいため、電子移動度が低下し感度が低下する。表面付近に制御電流が流れなくなるため、感度低下を防ぐこともできる。

次に、制御電流入力端子及びホール電圧出力端子となる高濃度不純物領域を形成する。高濃度不純物領域は深さ３００ｎｍであり、特に他の要素と別の工程を必要とせず、共通して形成可能である。

さらに、実施例として正方形の磁気感受部及びその各頂点に制御電流入力端子とホール電圧出力端子を有し、Ｎ型不純物領域は深さ５００〜８００ｎｍ、濃度１×１０¹⁶（atoms/cm³）≦Ｎ≦５×１０¹⁶（atoms/cm³）として、制御電流入力端子とホール電圧出力端子を浅く配置したホール素子形状を例にとったがこの素子形状は正方形に限らない。Ｎ型不純物領域の深さ５００〜８００ｎｍにピークを持つ磁気感受部及びその各頂点にＮ型高濃度不純物領域の制御電流入力端子及びホール電圧出力端子を有する、スピニングカレントによるオフセット電圧を消去できる形状の対称型ホール素子であればよい。例えば、Ｎ型不純物領域の深さ５００〜８００ｎｍにピークを持つ４５°傾けた十字型のホール素子磁気感受部とその各端部にＮ型不純物領域よりも浅いホール電流制御電極及びホール電圧出力端子を配置した形状など正方形状以外のでも同様の効果が得られる。

以上より図１のような構造をとることにより複雑な回路や複雑な構造をとる必要もなく、特別な工程を追加する必要もせず、制御電流への空乏層の影響を抑制し、スピニングカレントによりオフセット電圧を消去でき、チップサイズが小さく、安価なホールセンサが実現できる。

１０、１２０ホール素子
１００Ｐ型基板
１１０Ｎ型高濃度不純物領域
１２１Ｎ型不純物領域
１１、１２、１３、１４ホール電圧出力端子及び制御電流入力端子
２、１２電源
３、１３電圧計
１１切替信号発生器
Ｓ１、Ｓ２、Ｓ３、Ｓ４センサー端子切替手段
Ｔ１、Ｔ２、Ｔ３、Ｔ４端子
Ｒ１、Ｒ２、Ｒ３、Ｒ４抵抗

Claims

ホール素子中を流れる制御電流が、Ｎ型不純物領域である磁気感受部とＰ型基板である前記磁気感受部の周辺部とが形成する接合部から離れて流れるように
前記磁気感受部のＮ型不純物領域は、深さは５００〜８００ｎｍに、濃度は１×１０¹⁶（atoms/cm³）から５×１０¹⁶（atoms/cm³）の間にピークを持ち、
制御電流入力端子及びホール電圧出力端子は、前記磁気感受部に配置されており、前記制御電流入力端子及び前記ホール電圧出力端子は、前記磁気感受部より浅い位置に配置されており、
前記制御電流は前記磁気感受部の上方側を流れることを特徴とするホールセンサ。
前記磁気感受部が正方形もしくは十字型であり、その各頂点及び端部にＮ型高濃度不純物領域の制御電流入力端子及びホール電圧出力端子を有することを特徴とする請求項１記載のホールセンサ。
スピニングカレントによりオフセット電圧を除去できることを特徴とする請求項１記載のホールセンサ。