JP2006268483A5 - - Google Patents

Claims (7)

1. データ転送を制御するデータ転送制御装置であって、
   １つのデータ単位がＫビット（Ｋは２以上の整数）となるデータがインターフェースバスを介して入力されるインターフェース回路と、
   シリアルバスを介して送信するパケットの生成を行うリンクコントローラとを含み、
   前記リンクコントローラは、
   Ｋビットの前記データに対してＬビット（Ｌは０以上の整数）のダミーデータを付加することで得られる（Ｋ＋Ｌ）ビットのデータが、Ｍ個（Ｍは１以上の整数）ずつ集まった（Ｎ×Ｉ）バイト（Ｎ、Ｉは１以上の整数）のパック化データを生成するデータフォーマッタと、
   前記シリアルバスを介して送信するパケットとして、前記パック化データがデータフィールドに挿入されるパケットを生成するパケット生成回路とを含み、
   前記データフォーマッタは、
   前記Ｋに応じて前記Ｌ及びＭが可変に設定される前記パック化データを生成することを特徴とするデータ転送制御装置。
2. 請求項１において、
   前記データフォーマッタは、
   Ｋ＝６、 Ｉ＝１である場合にはＬ＝０、Ｍ＝４、Ｎ＝３となり、或いは
   Ｋ＝７、 Ｉ＝１である場合にはＬ＝１、Ｍ＝２、Ｎ＝２となり、或いは
   Ｋ＝８、 Ｉ＝１である場合にはＬ＝０、Ｍ＝２、Ｎ＝２となり、或いは
   Ｋ＝１０、Ｉ＝１である場合にはＬ＝２、Ｍ＝２、Ｎ＝３となり、或いは
   Ｋ＝１２、Ｉ＝１である場合にはＬ＝０、Ｍ＝２、Ｎ＝３となり、或いは
   Ｋ＝１６、Ｉ＝１である場合にはＬ＝０、Ｍ＝１、Ｎ＝２となり、或いは
   Ｋ＝２４、Ｉ＝１である場合にはＬ＝０、Ｍ＝１、Ｎ＝３となるパック化データを生成することを特徴とするデータ転送制御装置。
3. 請求項１又は２において、
   前記データフォーマッタは、
   Ｋ＝６、 Ｉ＝２である場合にはＬ＝０、Ｍ＝８、Ｎ＝３となり、或いは
   Ｋ＝７、 Ｉ＝２である場合にはＬ＝１、Ｍ＝４、Ｎ＝２となり、或いは
   Ｋ＝８、 Ｉ＝２である場合にはＬ＝０、Ｍ＝４、Ｎ＝２となり、或いは
   Ｋ＝１０、Ｉ＝２である場合にはＬ＝１、Ｍ＝３、Ｎ＝２となり、或いは
   Ｋ＝１２、Ｉ＝２である場合にはＬ＝０、Ｍ＝４、Ｎ＝３となり、或いは
   Ｋ＝１６、Ｉ＝２である場合にはＬ＝０、Ｍ＝２、Ｎ＝２となり、或いは
   Ｋ＝２４、Ｉ＝２である場合にはＬ＝０、Ｍ＝２、Ｎ＝３となるパック化データを生成することを特徴とするデータ転送制御装置。
4. 請求項１において、
   Ｎ×８×Ｉ＝（Ｋ＋Ｌ）×Ｍであることを特徴とするデータ転送制御装置。
5. 請求項１乃至４のいずれかにおいて、
   前記パケット生成回路は、
   前記シリアルバスを介して送信するパケットのヘッダに、前記Ｍ、Ｎを設定するための設定情報を挿入することを特徴とするデータ転送制御装置。
6. 請求項１乃至５のいずれかにおいて、
   前記Ｍ、Ｎを設定するための設定情報を記憶する内部レジスタを含み、
   前記データフォーマッタは、
   前記設定情報に基づいて、前記ダミーデータを挿入することを特徴とするデータ転送制御装置。
7. 請求項１乃至６のいずれかに記載のデータ転送制御装置と、
   前記インターフェースバスを介して前記データ転送制御装置に接続される１又は複数のデバイスとを含むことを特徴とする電子機器。