CN106055504B - 控制数据传输的方法、装置及计算机设备 - Google Patents
控制数据传输的方法、装置及计算机设备 Download PDFInfo
- Publication number
- CN106055504B CN106055504B CN201610327941.5A CN201610327941A CN106055504B CN 106055504 B CN106055504 B CN 106055504B CN 201610327941 A CN201610327941 A CN 201610327941A CN 106055504 B CN106055504 B CN 106055504B
- Authority
- CN
- China
- Prior art keywords
- data packet
- type
- transport
- transmission
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明涉及一种控制数据传输的方法、装置及计算机设备。该方法包括:接收IO请求;解析IO请求,确定IO请求所包括的数据包的类型;根据数据包的类型,设置每个数据包的传输类型及发送顺序;根据每个数据包的传输类型及发送顺序,传输每个数据包至存储单元。实现保序数据包到达储存单元时,该保序数据包之前的数据包都已经到达储存单元,保证了计算机设备内业务数据的一致性,提高了计算机设备的总线传输性能。
Description
技术领域
本发明涉及计算机技术领域,尤其涉及一种控制数据传输的方法、装置及计算机设备。
背景技术
现有技术中,一般控制器,例如ARM控制器具有两种控制数据传输的方法:第一种方法是保序传输方法,即按照数据包被发送的顺序将数据包传送至接收端,即多个数据包串行发送;另外一种为乱序传输,即多个数据包可以并行发送,且数据包在传输的过程中可以根据设置的规则超越其他数据包,从而比其他数据包早到达接收端。
在计算机设备中,所述ARM控制器使用所述保序传输方法并通过外设部件内部互联(英文:Peripheral Component Interconnect Express,PCIe)协议控制数据写入存储器时,由于串行发送的数据,需要在其前一个数据传输完成后才能进行传输,因此在设备负载较大的情况下,数据的传输会出现较大时延,并且得到的带宽较小,从而导致设备的最大传输性能较低;
所述ARM控制器使用所述乱序传输方法控制数据写入存储器时,为了减少数据在保序传输过程中出现的时延,并获取更好的带宽,ARM控制器内部的接口会并行发出写操作,同时进行乱序写操作,从而提高传输效率。然而,这种方法无法保证在控制数据包到达时要写入的数据已经到达,这样,可能导致写入数据的错误,也就是说,该方法无法满足数据一致性要求。
由此可见,现有技术中ARM设备的总线数据传输方法,并不能使ARM设备总线在达到高效的传输效率同时,保证数据的一致性。
发明内容
本申请描述了一种控制数据传输的方法、装置及计算机设备,以实现快速、高效的传输数据,从而可以提升数据传输效率。
一方面,提供了一种控制数据传输的方法,该方法包括:
接收IO请求,如可以通过PCIe总线接收IO请求,并解析该IO请求,确定IO请求所包括的数据包的类型;根据数据包的类型,设置每个数据包的传输类型及发送顺序,如通过对数据包进行标记来设置该IO请求中每个数据包的传输类型及发送顺序;根据每个数据包的传输类型及发送顺序,传输每个数据包至存储单元,从而提高传输性能,保证数据的一致性。
在一个可能的设计中,数据包的传输类型包括保序传输和乱序传输;传输类型为保序传输的数据包在传输过程中不会超过在传输类型为保序传输的数据包之前发送的数据包;传输类型为乱序传输的数据包在传输过程中可以超过在传输类型为乱序传输的数据包之前发送的数据包。其中,乱序传输可以获取较大带宽,保序传输可以保证数据的一致性。
在一个可能的设计中,数据包的类型包括操作数据包及控制数据包,操作数据包为IO请求所要操作的数据信息,数据信息可以是该IO请求所要操作的数据地址,控制数据包为对操作数据包所要执行的操作指令,操作指令包括但不限制于对数据信息的读操作指令、写操作指令或删除操作指令。操作数据包的传输类型为乱序传输,控制数据包的传输类型为保序传输。根据数据包的类型,设置每个数据包的传输类型及发送顺序,具体包括:根据数据包的类型(操作数据包和控制数据包),将IO请求中的控制数据包排在操作数据包之后。
在一个可能的设计中,根据数据包的地址信息,对操作数据包进行排序。
另一方面,提供了一种控制数据传输装置,该控制数据传输的装置具有实现上述控制数据传输方法实际中计算机行为的功能。所述功能可以通过硬件实现,也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的模块。
该装置可以包括:接收单元用于接收IO请求,如接收单元可以通过PCIe总线接收IO请求。解析单元用于解析接收单元接收的IO请求,确定IO请求所包括的数据包的类型。设置单元用于根据解析单元解析出的数据包的类型,设置数据包中每个数据包的传输类型及发送顺序,如通过对数据包进行标记来设置该IO请求中每个数据包的传输类型及发送顺序。传输单元用于根据设置单元设置的每个数据包的传输类型及发送顺序,传输每个数据包至存储单元。
在一个可能的设计中,设置单元设置的数据包的传输类型包括保序传输和乱序传输。其中传输类型为保序传输的数据包在传输过程中不会超过在传输类型为保序传输的数据包之前发送的数据包;传输类型为乱序传输的数据包在传输过程中可以超过在传输类型为乱序传输的数据包之前发送的数据包。其中,乱序传输可以获取较大带宽,保序传输可以保证数据的一致性。
在一个可能的设计中,解析单元解析的数据包的类型包括操作数据包及控制数据包,操作数据包为IO请求所要操作的数据信息,数据信息可以是该IO请求所要操作的数据地址,控制数据包为对操作数据包所要执行的操作指令,操作指令包括但不限制于对数据信息的读操作指令、写操作指令或删除操作指令。操作数据包的传输类型为乱序传输,控制数据包的传输类型为保序传输。设置单元具体用于:根据数据包的类型,将IO请求中的控制数据包排在操作数据包之后。
在一个可能的设计中,设置单元还用于根据数据包的地址信息,对操作数据包进行排序。
又一方面,提供了一种计算机设备,该计算机设备包括:处理器、存储器、总线和收发器。
收发器用于接收IO请求。
存储器用于存储计算机设备的可执行指令。处理器与存储器通过总线连接。
处理器执行存储器存储的计算机执行指令,以使计算机设备执行如下方法:解析接收器接收的IO请求,确定IO请求所包括的数据包的类型。根据数据包的类型,设置每个数据包的传输类型及发送顺序;根据每个数据包的传输类型及发送顺序,传输每个数据包至存储单元。
在一个可能的设计中,处理器还用于根据数据包的地址信息,对操作数据包进行排序。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本发明提供的控制数据传输方法的网络拓扑图之一;
图2为本发明提供的控制数据传输方法的网络拓扑图之二;
图3为本发明实施例提供的一种控制数据传输的方法流程图;
图4为本发明实施例提供的一种控制数据传输装置的结构示意图;
图5为本发明实施例提供的一种计算机设备结构示意图。
具体实施方式
下面通过附图和实施例,对本发明的技术方案做进一步的详细描述。
本发明提供的控制数据传输方法应用于图1所示的计算机设备,该计算机设备可以包括至少一个处理器、存储设备和接口设备,也就是说,该计算机设备可以是多处理设备。处理器可以是高级精简指令集计算机(英文:Advanced RISC Machine,ARM)设备。接口设备可以是端点(英文:end point,EP)接口或非透明桥(英文:non-transparent bridge,NTB)接口,用于与外接设备进行数据包传输。
图1和图2为计算机设备进行数据包传输过程的网络拓扑图。处理器以一个ARM设备为例,存储设备以至少一个存储器为例进行描述。
图1中,计算机设备可以包括:ARM设备、EP接口和至少一个存储器。具体的,ARM设备通过EP接口的PCIe总线与外接设备进行数据包传输,之后ARM设备将收到的数据包下发到相应存储器中,进行数据操作。
图2中,计算机设备可以包括:ARM设备、NTB接口和至少一个存储器。具体的,ARM设备通过NTB接口的PCIe总线与外接设备进行数据包传输,之后ARM设备将收到的数据包下发到相应存储器中,进行数据操作。
其中,ARM设备通过EP接口或NTB接口与外接设备进行的数据包传输方式包括但不限于系统CPU传输方式和直接内存存取(英文:directional memory access,DMA)传输方式,计算机设备中可以还包括DMA控制器,用于发起DMA传输方式。通过DMA传输方式,ARM设备与外接设备之间进行数据包传输,从而来提高ARM设备的传输效率。
外接设备可以是另一个ARM设备,也可以是具有PCIe总线的其他设备;为了实现快速,高效的数据传输,存储器可以是双倍速率同步动态随机存储器(英文:double datarate,DDR),此处的DDR存储器可实现一个时钟周期内进行两次读/写操作,即在时钟的上升沿和下降沿分别执行一次读/写操作;ARM设备具有保序和乱序并行执行的能力,以及具有对数据包的排序行为。该行为是指ARM设备根据数据包的传输类型,对接收到的数据包进行先后顺序排序。
图3为本发明实施例提供的一种控制数据传输方法的流程图,该方法的执行主体可以是ARM设备,如图3所示,该方法可以包括:
步骤310、接收IO请求。
ARM设备接收外接设备通过PCIe总线发送的IO请求。IO请求中可以包括至少两个数据包。
步骤320、解析IO请求,确定IO请求所包括的数据包的类型。
数据包的类型包括操作数据包及控制数据包。其中,操作数据包为IO请求所要操作的数据信息,所述控制数据包为对操作数据包所要执行的操作指令,该操作指令包括但不限制于对数据信息的读操作指令、写操作指令或删除操作指令。
需要说明的是,当操作指令是读操作指令或删除操作指令时,此时的操作数据包为IO请求所要操作的数据地址。IO请求中数据包的地址信息可以是数据包的目的地址,如数据信息的存储地址。
具体的,ARM设备对接收到的IO请求进行解析,确定IO请求中数据包的类型,即操作数据包与控制数据包,同时也可以确定每个数据包携带的地址信息,其中,控制数据包可以不携带地址信息。
步骤330、根据数据包的类型,设置每个数据包的传输类型及发送顺序。
数据包的传输类型包括保序传输和乱序传输。传输类型为乱序传输的数据包在传输过程中可以超过在传输类型为乱序传输的数据包之前发送的数据包;传输类型为保序传输的数据包在传输过程中不会超过在传输类型为保序传输的数据包之前发送的数据包。
ARM设备可以根据数据包的类型,通过对数据包进行标记,设置IO请求中每个数据包的传输类型及发送顺序。即是将操作数据包标记为乱序,将控制数据包标记为保序,且标记后数据包携带的相应标识信息。
ARM设备根据数据包的传输类型,将IO请求中的控制数据包排在操作数据包之后。
由此可知,操作数据包通过乱序传输可以获取较大带宽,从而提高传输性能,控制数据包通过保序传输可以实现在操作数据包到达之后到达,从而保证数据的一致性。
进一步的,ARM设备可以根据数据包的地址信息,对IO请求中的操作数据包进行排序。
也就是说,当ARM设备的IO请求队列中包括至少一个IO请求时,每个IO请求中包括至少一个操作数据包和至少一个控制数据包。根据至少一个IO请求中每个IO请求所包括的数据包的类型和/或地址信息进行排序。
步骤340、根据每个数据包的传输类型及发送顺序,传输每个数据包至存储单元。
在一个例子中,介绍ARM设备对一个IO请求中的数据包进行排序的方法。假设ARM设备的IO请求队列中包括一个IO请求时,解析出IO请求中包括3个操作数据包和1个控制数据包,以及每个数据包的地址信息。根据数据包的类型,将操作数据包设置成乱序(英文:relaxed order,RO)传输,将控制数据包设置成保序(英文:strict order,SO)传输。由此,IO请求包括的操作数据包分别是RO1、RO2和RO3,控制数据包是SO1。传输过程中RO1、RO2和RO3间进行乱序传输,SO1在RO1、RO2和RO3传输完成后进行传输,即保序传输。数据流顺序为RO1->RO2->RO3->SO1,也就是说,实际发送到存储器的顺序为控制数据包SO1到达时,操作数据包RO1至RO3一定已经到达。
在另一个例子中,介绍ARM设备对IO请求队列中的多个IO请求进行排序的方法。假设ARM设备的IO请求队列中包括两个IO请求时,解析出第一IO请求包括三个操作数据包RO1、RO2和RO3,一个控制数据包S01以及每个数据包的地址信息;第二IO请求包括两个数据包RO3及RO4,一个控制数据包SO2以及每个数据包的地址信息,在每个IO请求中,将操作数据包设置成乱序传输,将控制数据包设置成保序传输,并且两个IO请求根据IO队列的先进先出的原则,可知这两个IO请求的数据包排序为:RO1->RO2->RO3->SO1->RO3->RO4->SO2。也就是说,实际发送到存储器的顺序为控制数据包SO1到达时,操作数据包RO1至RO3一定已经到达;控制数据包SO2达到时,操作数据包RO1至RO5一定已经达到;控制数据包SO2到达时,控制数据包SO1一定已经到达。
与上述控制数据传输方法对应地,本发明实施例还提供了一种控制数据传输的装置,如图4所示,该装置包括:接收单元410、解析单元420、设置单元430、传输单元440。
接收单元410,用于接收IO请求;
解析单元420,用于解析接收单元410接收的IO请求,确定IO请求所包括的数据包的类型;
设置单元430,用于根据解析单元420解析出的数据包的类型,设置每个数据包的传输类型及发送顺序;
传输单元440,用于根据设置单元430设置的每个数据包的传输类型及发送顺序,传输每个数据包至存储单元。
可选地,设置单元430设置的数据包的传输类型包括保序传输和乱序传输;
其中,传输类型为保序传输的数据包在传输过程中不会超过在传输类型为保序传输的数据包之前发送的数据包;传输类型为乱序传输的数据包在传输过程中可以超过在传输类型为乱序传输的数据包之前发送的数据包。
可选地,解析单元420解析的数据包的类型包括操作数据包及控制数据包,操作数据包为IO请求所要操作的数据信息,控制数据包为对操作数据包所要执行的操作指令,操作数据包的传输类型为乱序传输,控制数据包的传输类型为保序传输。
设置单元430,具体用于:根据数据包的类型,将IO请求中的控制数据包排在操作数据包之后。
进一步的,设置单元430,还可以用于根据数据包的地址信息对操作数据包进行排序。
图5为本发明实施例提供的一种计算机设备,如图5所示,该设备包括:
收发器510、处理器520、总线530和储存器540。
举例来说,收发器510可以是IO接口。
处理器520可以是中央处理器(CPU),通用处理器、数字信号处理器(DSP)、专用集成电路(英文:application-specific integrated circuit,ASIC),现场可编程门阵列(英文:field-programmable gate array,FPGA)或者其他可编程逻辑器件、晶体管逻辑器件,硬件部件或者其任意组合。其可以实现或执行结合本发明公开内容所描述的各种示例性的逻辑方框,模块和电路。
存储器540可以通过计算机设备的总线530与处理器520连接。存储器540可以是永久存储器,例如硬盘驱动器和闪存,存储器540中具有软件模块和设备驱动程序。软件模块能够执行本发明上述方法的各种功能模块;设备驱动程序可以是网络和接口驱动程序。
收发器510,用于接收IO请求;
处理器520,用于解析收发器接收的IO请求,确定IO请求所包括的数据包的类型,根据数据包的类型,设置每个数据包的传输类型及发送顺序,根据每个数据包的传输类型及发送顺序,传输每个数据包至存储器540。
可选地,处理器520根据数据包的类型设置的数据包的传输类型包括保序传输和乱序传输。传输类型为保序传输的数据包在传输过程中不会超过在传输类型为保序传输的数据包之前发送的数据包,传输类型为乱序传输的数据包在传输过程中可以超过在传输类型为乱序传输的数据包之前发送的数据包。
可选地,处理器520解析IO请求,确定的数据包的类型包括操作数据包及控制数据包,操作数据包为IO请求所要操作的数据信息,控制数据包为对操作数据包所要执行的操作指令,操作数据包的传输类型为乱序传输,控制数据包的传输类型为保序传输。
处理器520具体用于:根据数据包的类型,将IO请求中的控制数据包排在所述操作数据包之后。
结合本发明公开内容所描述的方法或者算法的步骤可以硬件的方式来实现,也可以是由处理器执行软件指令的方式来实现。软件指令可以由相应的软件模块组成,软件模块可以被存放于RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、移动硬盘、CD-ROM或者本领域熟知的任何其它形式的存储介质中。一种示例性的存储介质耦合至处理器,从而使处理器能够从该存储介质读取信息,且可向该存储介质写入信息。当然,存储介质也可以是处理器的组成部分。当然,处理器和存储介质也可以作为分立组件存在于用户设备中。
本领域技术人员应该可以意识到,在上述一个或多个示例中,本发明所描述的功能可以用硬件、软件、固件或它们的任意组合来实现。当使用软件实现时,可以将这些功能存储在计算机可读介质中或者作为计算机可读介质上的一个或多个指令或代码进行传输。存储介质可以是通用或专用计算机能够存取的任何可用介质。
以上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施方式而已,并不用于限定本发明的保护范围,凡在本发明的技术方案的基础之上,所做的任何修改、等同替换、改进等,均应包括在本发明的保护范围之内。
Claims (6)
1.一种控制数据传输的方法,其特征在于,所述方法包括:
接收IO请求;
解析所述IO请求,确定所述IO请求所包括的数据包的类型;
根据所述数据包的类型,设置每个数据包的传输类型及发送顺序;
根据所述每个数据包的传输类型及发送顺序,传输所述每个数据包至存储单元;
所述数据包的类型包括操作数据包和控制数据包,所述操作数据包为所述IO请求所要操作的数据信息,所述控制数据包为对所述操作数据包所要执行的操作指令;
所述数据包的传输类型包括保序传输和乱序传输;
根据所述数据包的类型,设置每个数据包的传输类型及发送顺序包括:
设置所述操作数据包的传输类型为乱序传输,设置所述控制数据包的传输类型为保序传输;
设置所述IO请求中的所述控制数据包排在所述操作数据包之后。
2.根据权利要求1所述的方法,其特征在于,传输类型为保序传输的数据包在传输过程中不会超过在传输类型为保序传输的数据包之前发送的数据包;
传输类型为乱序传输的数据包在传输过程中可以超过在传输类型为乱序传输的数据包之前发送的数据包。
3.一种控制数据传输的装置,其特征在于,所述装置包括:
接收单元,用于接收IO请求;
解析单元,用于解析所述接收单元接收的所述IO请求,确定所述IO请求所包括的数据包的类型;
设置单元,用于根据所述解析单元解析出的所述数据包的类型,设置每个数据包的传输类型及发送顺序;
传输单元,用于根据所述设置单元设置的所述每个数据包的传输类型及发送顺序,传输所述每个数据包至存储单元;
所述解析单元解析的所述数据包的类型包括操作数据包及控制数据包,所述操作数据包为所述IO请求所要操作的数据信息,所述控制数据包为对所述操作数据包所要执行的操作指令;
所述设置单元设置的所述数据包的传输类型包括保序传输和乱序传输;设置所述操作数据包的传输类型为乱序传输,所述控制数据包的传输类型为保序传输;
所述设置单元,具体用于:根据所述数据包的类型,将所述IO请求中的所述控制数据包排在所述操作数据包之后。
4.根据权利要求3所述的装置,其特征在于,传输类型为保序传输的数据包在传输过程中不会超过在传输类型为保序传输的数据包之前发送的数据包;
传输类型为乱序传输的数据包在传输过程中可以超过在传输类型为乱序传输的数据包之前发送的数据包。
5.一种计算机设备,其特征在于,所述设备包括处理器、存储器、总线和收发器;
所述收发器,用于接收IO请求;
所述存储器,用于存储所述计算机设备的可执行指令;
所述处理器与所述存储器通过所述总线连接,
所述处理器执行所述存储器存储的所述计算机执行指令,以使所述计算机设备执行如下方法:
解析所述IO请求,确定所述IO请求所包括的数据包的类型;
根据所述数据包的类型,设置每个数据包的传输类型及发送顺序;
根据所述每个数据包的传输类型及发送顺序,传输所述每个数据包至存储器;
所述处理器解析所述IO请求,确定的数据包类型包括操作数据包及控制数据包,所述操作数据包为所述IO请求所要操作的数据信息,所述控制数据包为对所述操作数据包所要执行的操作指令;
所述处理器根据所述数据包的类型,设置的数据包的传输类型包括保序传输和乱序传输;设置所述操作数据包的传输类型为乱序传输,所述控制数据包的传输类型为保序传输;
所述处理器具体用于:根据所述数据包的类型,将所述IO请求中的所述控制数据包排在所述操作数据包之后。
6.根据权利要求5所述的设备,其特征在于,传输类型为保序传输的数据包在传输过程中不会超过在传输类型为保序传输的数据包之前发送的数据包;
传输类型为乱序传输的数据包在传输过程中可以超过在传输类型为乱序传输的数据包之前发送的数据包。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610327941.5A CN106055504B (zh) | 2016-05-17 | 2016-05-17 | 控制数据传输的方法、装置及计算机设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610327941.5A CN106055504B (zh) | 2016-05-17 | 2016-05-17 | 控制数据传输的方法、装置及计算机设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106055504A CN106055504A (zh) | 2016-10-26 |
CN106055504B true CN106055504B (zh) | 2019-08-16 |
Family
ID=57177008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610327941.5A Active CN106055504B (zh) | 2016-05-17 | 2016-05-17 | 控制数据传输的方法、装置及计算机设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106055504B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108123990B (zh) * | 2016-11-30 | 2020-06-16 | 华为技术有限公司 | 一种数据存储方法、数据存储系统及数据处理设备 |
CN111488122A (zh) | 2017-10-25 | 2020-08-04 | 华为技术有限公司 | 数据写入方法和存储设备 |
CN108388484A (zh) * | 2018-01-24 | 2018-08-10 | 上海爱数信息技术股份有限公司 | 一种保证cdp系统io一致性的系统及方法 |
CN112765057B (zh) * | 2020-12-30 | 2024-04-30 | 京信网络系统股份有限公司 | 数据传输方法、pcie系统、设备及存储介质 |
CN116940934A (zh) * | 2021-03-31 | 2023-10-24 | 华为技术有限公司 | 读写操作执行方法和SoC芯片 |
WO2022251984A1 (zh) * | 2021-05-29 | 2022-12-08 | 华为技术有限公司 | 一种数据处理方法及装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103905331A (zh) * | 2012-12-26 | 2014-07-02 | 中国移动通信集团公司 | 一种实时媒体数据传输方法、装置及系统 |
CN103986666A (zh) * | 2013-02-07 | 2014-08-13 | 华为技术有限公司 | 一种数据处理方法、装置和系统 |
CN104969514A (zh) * | 2013-02-21 | 2015-10-07 | 雷诺股份公司 | 用于在两条can总线之间传输帧的方法和装置 |
CN105099945A (zh) * | 2014-04-24 | 2015-11-25 | 比亚迪股份有限公司 | Can网络系统及报文传输控制方法 |
-
2016
- 2016-05-17 CN CN201610327941.5A patent/CN106055504B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103905331A (zh) * | 2012-12-26 | 2014-07-02 | 中国移动通信集团公司 | 一种实时媒体数据传输方法、装置及系统 |
CN103986666A (zh) * | 2013-02-07 | 2014-08-13 | 华为技术有限公司 | 一种数据处理方法、装置和系统 |
CN104969514A (zh) * | 2013-02-21 | 2015-10-07 | 雷诺股份公司 | 用于在两条can总线之间传输帧的方法和装置 |
CN105099945A (zh) * | 2014-04-24 | 2015-11-25 | 比亚迪股份有限公司 | Can网络系统及报文传输控制方法 |
Non-Patent Citations (1)
Title |
---|
"An Evaluation of One-Sided and Two-Sided Communication Paradigms on Relaxed-Ordering Interconnect";Khaled等;《Proceedings of 2014 IEEE 28th International Parallel and Distributed Processing Symposium》;20140523;第1115-1125页 |
Also Published As
Publication number | Publication date |
---|---|
CN106055504A (zh) | 2016-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106055504B (zh) | 控制数据传输的方法、装置及计算机设备 | |
EP3042297B1 (en) | Universal pci express port | |
TWI239187B (en) | System and method for managing and validating remote keys which correspond to outstanding data transactions | |
US9430432B2 (en) | Optimized multi-root input output virtualization aware switch | |
CN112543925B (zh) | 用于使用专用低延迟链路的多个硬件加速器的统一地址空间 | |
CN109558344B (zh) | 一种适用于网络传输的dma传输方法及dma控制器 | |
US10909655B2 (en) | Direct memory access for graphics processing unit packet processing | |
US20050060479A1 (en) | High speed and flexible control for bridge controllers | |
JP2020113137A (ja) | ストレージ装置 | |
CN104461979A (zh) | 基于环形总线的多核片上通信网络实现方法 | |
CN109983741A (zh) | 经由直接存储器访问设备在虚拟机之间传送分组 | |
DK2778935T3 (en) | Effective input / output (I / O) operations | |
US20160011994A1 (en) | Multi-processor with efficient search key processing | |
CN102750245B (zh) | 报文接收方法、报文接收模块、装置及系统 | |
CN112867998B (zh) | 运算加速器、交换器、任务调度方法及处理系统 | |
CN101577712A (zh) | 支持多终端远程接入的业务前置机及其网络接口卡 | |
US8281049B2 (en) | Host-daughtercard configuration with double data rate bus | |
WO2013062109A1 (ja) | I/oデバイス制御システムおよびi/oデバイス制御方法 | |
JP5847013B2 (ja) | 計算機及び計算機における入出力制御方法 | |
JP2011113163A (ja) | Ioアクセス通信システムにおけるエンドポイント間通信制御装置および方法 | |
JP5587530B2 (ja) | エンジン・プロセッサ連携システム及び連携方法 | |
CN110399322B (zh) | 一种数据传输方法及乒乓dma架构 | |
US8296481B2 (en) | Device and method for improving transfer efficiency of odd number of data blocks | |
US20130159574A1 (en) | Data transferring apparatus and data transferring method | |
JP4567373B2 (ja) | データ転送装置及び通信データ処理システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |