JP2016518750A5 - - Google Patents

Download PDF

Info

Publication number
JP2016518750A5
JP2016518750A5 JP2016503136A JP2016503136A JP2016518750A5 JP 2016518750 A5 JP2016518750 A5 JP 2016518750A5 JP 2016503136 A JP2016503136 A JP 2016503136A JP 2016503136 A JP2016503136 A JP 2016503136A JP 2016518750 A5 JP2016518750 A5 JP 2016518750A5
Authority
JP
Japan
Prior art keywords
cyclic redundancy
redundancy check
packet
units
check value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016503136A
Other languages
English (en)
Other versions
JP2016518750A (ja
JP6220045B2 (ja
Filing date
Publication date
Priority claimed from US13/841,574 external-priority patent/US9350385B2/en
Application filed filed Critical
Publication of JP2016518750A publication Critical patent/JP2016518750A/ja
Publication of JP2016518750A5 publication Critical patent/JP2016518750A5/ja
Application granted granted Critical
Publication of JP6220045B2 publication Critical patent/JP6220045B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (15)

  1. データパケットにCRCを追加するための装置であって、
    データワードを複数の経路に分割するためのスプリッタと、
    複数の巡回冗長検査ユニットとを備え、前記巡回冗長検査ユニットの各々は前記経路のそれぞれ1つを処理するためのものであり、前記巡回冗長検査ユニットの各々は、
    前記巡回冗長検査ユニット内で終了するパケットの巡回冗長検査値を出力するための第1の出力ポートと、
    前記巡回冗長検査ユニット内で開始するまたは進行中のパケットの巡回冗長検査値を出力するための第2の出力ポートとを備える、装置。
  2. 前記複数の巡回冗長検査ユニットの第1のもの内で開始するまたは進行中のパケットの第1の巡回冗長検査値を前記複数の巡回冗長検査ユニットの第2のもの内で終了するパケットの第2の巡回冗長検査値と組合せるための少なくとも1つの結合器をさらに備える、請求項1に記載の装置。
  3. 前記複数の巡回冗長検査ユニットの前記第1のもの内で開始するまたは進行中の前記パケットと、前記複数の巡回冗長検査ユニットの前記第2のもの内で終了する前記パケットとは同じパケットである、請求項2に記載の装置。
  4. 前記複数の巡回冗長検査ユニットのうち少なくとも2つによって処理される少なくとも1つのパケットが前記複数の巡回冗長検査ユニットのうち前記少なくとも2つの間で連続的か否かを検査するための少なくとも1つの検査回路をさらに備える、請求項2または3に記載の装置。
  5. 前記検査回路は、パケット開始信号が前記2つの巡回冗長検査ユニットのうちの第1の巡回冗長検査ユニットに関連付けられる第1の経路中に見出されるかまたは前記パケットが第1の経路中で進行中である場合、かつパケット終了信号が前記2つの巡回冗長検査ユニットのうちの前記第2の巡回冗長検査ユニットに関連付けられる第2の経路中に見出される場合、前記2つの巡回冗長検査ユニットの間で前記パケットが連続していると判断する、請求項4に記載の装置。
  6. 前記巡回冗長検査ユニットの各々はさらに、
    前記経路の1つを複数のレーンに分割するためのスプリッタと、
    前記複数のレーンのうちそれぞれ1つのビットの部分的巡回冗長検査値を算出するための複数の巡回冗長検査モジュールとを備える、請求項1から5のいずれかに記載の装置。
  7. 前記巡回冗長検査ユニットの各々はさらに、前記巡回冗長検査ユニット内で終了する前記パケットの前記巡回冗長検査値としての出力のための巡回冗長検査値を選択するための選択モジュールを備える、請求項1から6のいずれかに記載の装置。
  8. 前記巡回冗長検査ユニットの各々はさらに、前記巡回冗長検査ユニット内で開始するまたは進行中の前記パケットの前記巡回冗長検査値としての出力のための巡回冗長検査値を選択するための選択モジュールを備え、前記選択モジュールは、前記レーンのいずれにもパケット開始信号が存在しなければ、前記レーンのうち1つの中のパケット開始信号に基づいてまたはデフォルト条件に基づいて、前記巡回冗長検査ユニット内で開始するまたは進行中の前記パケットの前記巡回冗長検査値としての出力のための前記巡回冗長検査値を選択するためのものである、請求項1から6のいずれかに記載の装置。
  9. 前記巡回冗長検査ユニットの各々はさらに、少なくとも第1の巡回冗長検査モジュールからの部分的巡回冗長検査値と少なくとも第2の巡回冗長検査モジュールからの部分的巡回冗長検査値とを組合せて、前記第2の巡回冗長検査モジュールに関連付けられる前記レーンのうちそれぞれ1つの巡回冗長検査値を出力するための少なくとも1つの結合器を備える、請求項3から6のいずれかに記載の装置。
  10. 前記巡回冗長検査ユニットの各々はさらに、少なくとも1つのフォワーディングモジュールのレーンと宛先レーンとの間の多数のビットに基づいて少なくとも1つの部分的巡回冗長検査値をビットフォワーディングするための少なくとも1つのフォワーディングモジュールを備える、請求項1から9のいずれかに記載の装置。
  11. 以前のデータワードからの積算巡回冗長検査値を受信するための入力ポート、または
    次のデータワードの積算巡回冗長検査値を出力するための出力ポートをさらに備える、請求項1から10のいずれかに記載の装置。
  12. 積算巡回冗長検査値を、前記巡回冗長検査ユニットの少なくとも1つ内で終了するパケットの少なくとも1つの巡回冗長検査値と組合せるための少なくとも1つの結合器をさらに備え、
    前記複数の巡回冗長検査ユニットによって処理されるパケットのサイズは前記経路の各々の少なくとも経路サイズである、請求項3から6のいずれかに記載の装置。
  13. 少なくとも1つのフォワーディングユニットのそれぞれの経路と宛先経路との間の多数のビットに基づいて少なくとも1つの巡回冗長検査値をビットフォワーディングするための少なくとも1つのフォワーディングユニットをさらに備える、請求項1から12のいずれかに記載の装置。
  14. パケットの終わりとレーンの終わりとの間または前記パケットの前記終わりと経路の終わりとの間の多数の空ビットに基づいて少なくとも1つの巡回冗長検査値の行列変換を行なうための少なくとも1つのアンロールユニットをさらに備える、請求項1から13のいずれかに記載の装置。
  15. データパケットにCRCを追加するための方法であって、
    データワードを複数の経路に分割することと、
    前記経路の各々を並列に処理することとを備え、各経路毎に、前記処理することは、
    前記経路内で終了するパケットの巡回冗長検査値を算出することと、
    前記経路内で開始するまたは進行中のパケットの巡回冗長検査値を算出することとを備える、方法。
JP2016503136A 2013-03-15 2014-03-14 モジュール式および拡張可能な巡回冗長検査計算回路 Active JP6220045B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/841,574 2013-03-15
US13/841,574 US9350385B2 (en) 2013-03-15 2013-03-15 Modular and scalable cyclic redundancy check computation circuit
PCT/US2014/029554 WO2014144941A1 (en) 2013-03-15 2014-03-14 Modular and scalable cyclic redundancy check computation circuit

Publications (3)

Publication Number Publication Date
JP2016518750A JP2016518750A (ja) 2016-06-23
JP2016518750A5 true JP2016518750A5 (ja) 2017-04-13
JP6220045B2 JP6220045B2 (ja) 2017-10-25

Family

ID=50442744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016503136A Active JP6220045B2 (ja) 2013-03-15 2014-03-14 モジュール式および拡張可能な巡回冗長検査計算回路

Country Status (6)

Country Link
US (1) US9350385B2 (ja)
EP (1) EP2974036B1 (ja)
JP (1) JP6220045B2 (ja)
KR (1) KR102068384B1 (ja)
CN (1) CN105103454B (ja)
WO (1) WO2014144941A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9542261B2 (en) * 2013-07-01 2017-01-10 Ixia Methods, systems, and computer readable media for multi-packet cyclic redundancy check engine
US9684580B2 (en) 2013-11-05 2017-06-20 Ixia Methods, systems, and computer readable media for efficient scrambling of data for line rate transmission in high speed communications networks
US9471416B2 (en) * 2014-02-28 2016-10-18 Cavium, Inc. Partitioned error code computation
US9787434B2 (en) * 2014-12-11 2017-10-10 Mediatek Inc. Cyclic redundancy check device and method
DE102015004580A1 (de) * 2015-04-14 2016-10-20 Airbus Defence and Space GmbH Übertragungsverfahren und Vorrichtungen zur Übertragung
CN105099466B (zh) * 2015-08-17 2018-04-17 中国航天科技集团公司第九研究院第七七一研究所 一种用于128位并行数据的crc校验矩阵生成方法
DE102017208826A1 (de) * 2017-05-24 2018-11-29 Wago Verwaltungsgesellschaft Mbh Eingebettete zyklische Redundanzprüfungswerte
US10812103B1 (en) 2018-02-23 2020-10-20 Xilinx, Inc. Cyclic redundancy check engine and method therefor
US10652162B2 (en) * 2018-06-30 2020-05-12 Intel Corporation Scalable packet processing
IT201900007371A1 (it) * 2019-05-27 2020-11-27 St Microelectronics Srl Circuito di Cyclic Redundancy Check, dispositivo e procedimento corrispondenti
CN110377452A (zh) * 2019-07-19 2019-10-25 上海燧原智能科技有限公司 一种循环冗余校验数据的处理方法、循环冗余校验电路及存储介质
CN111082810B (zh) * 2020-01-07 2023-03-31 西安电子科技大学 一种基于fpga低开销并行循环冗余校验方法及应用
FR3108812B1 (fr) * 2020-03-30 2022-03-18 Kalray Circuit de calcul de CRC rapide utilisant un polynôme réducteur reconfigurable au vol
CN117271201B (zh) * 2023-11-22 2024-03-19 北京紫光芯能科技有限公司 循环冗余校验装置及循环冗余校验方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3269415B2 (ja) * 1997-01-22 2002-03-25 日本電気株式会社 Crc演算回路
US6029186A (en) 1998-01-20 2000-02-22 3Com Corporation High speed calculation of cyclical redundancy check sums
JP2001285076A (ja) * 2000-03-31 2001-10-12 Ando Electric Co Ltd Crc符号演算回路、及びcrc符号演算方法
US6810501B1 (en) * 2001-01-03 2004-10-26 Juniper Networks, Inc. Single cycle cyclic redundancy checker/generator
JP3546959B2 (ja) * 2001-05-31 2004-07-28 日本電気株式会社 Crc演算装置
JP3554715B2 (ja) * 2001-07-31 2004-08-18 アンリツ株式会社 誤り検出装置
CN1193294C (zh) * 2003-01-27 2005-03-16 西安电子科技大学 一种多通道多位并行计算crc码的方法
US7249306B2 (en) * 2004-02-20 2007-07-24 Nvidia Corporation System and method for generating 128-bit cyclic redundancy check values with 32-bit granularity
KR100645388B1 (ko) * 2005-11-30 2006-11-14 한국전자통신연구원 임의의 크기의 병렬 처리가 가능한 병렬 crc 생성 장치및 방법
CN101296053A (zh) * 2007-04-25 2008-10-29 财团法人工业技术研究院 计算循环冗余校验码之方法及系统
US8095846B2 (en) * 2007-06-08 2012-01-10 Cortina Systems, Inc. Data coding apparatus and methods
US8037399B2 (en) 2007-07-18 2011-10-11 Foundry Networks, Llc Techniques for segmented CRC design in high speed networks
JP4831018B2 (ja) 2007-08-28 2011-12-07 日本電気株式会社 並列巡回符号生成装置および並列巡回符号検査装置
JP5550413B2 (ja) * 2010-03-29 2014-07-16 三菱電機株式会社 Crc演算回路
CN102571266B (zh) * 2011-01-04 2015-11-25 华为技术有限公司 一种传输块循环冗余校验的方法及装置
US8468439B2 (en) * 2011-06-02 2013-06-18 Nexus Technology, Inc. Speed-optimized computation of cyclic redundancy check codes

Similar Documents

Publication Publication Date Title
JP2016518750A5 (ja)
WO2014146027A3 (en) Data bus inversion memory circuitry, configuration and operation
KR102068384B1 (ko) 모듈식 및 스케일러블 순환 중복 검사 계산 회로
TW201614476A (en) Systems and methods for reordering packet transmissions in a scalable memory system protocol
JP2012194992A5 (ja) データ処理装置、プログラム、データ構造、データ処理システム、パケットデータ、記録媒体、記憶装置、データ処理方法、データ通信方法および命令セット
WO2015044696A8 (en) Computer architecture and processing method
JP2016535913A5 (ja)
GB2497698A (en) Performing a multiply-multiply-accumulate instruction
JP2016504002A5 (ja)
WO2014080872A3 (ja) 再構成可能な半導体装置の論理構成方法
JP2016517680A5 (ja)
JP2016082582A5 (ja)
GB201118074D0 (en) Methods of estabilishing communication in a sensor network and apparatus
JP2013251888A5 (ja)
WO2014020032A3 (de) Hochverfügbares rechnersystem, arbeitsverfahren und dessen verwendung
JP2014220663A5 (ja)
GB201206682D0 (en) Fibre channel input/output data routing system and method
TW201612743A (en) Bit group interleave processors, methods, systems, and instructions
GB2555315A (en) Element size increasing instruction
FI20165570A (fi) Järjestelmä datavirran viestien prosessointiin
JP2011151786A5 (ja)
US10447599B2 (en) Packet forwarding method, system, and apparatus
US9542261B2 (en) Methods, systems, and computer readable media for multi-packet cyclic redundancy check engine
FI3605963T3 (fi) Menetelmä ja laitteisto datan käsittelemiseksi
WO2015170179A3 (en) Method and apparatus for selecting a next hop