JP2016535913A5

JP2016535913A5 -

Info

Publication number: JP2016535913A5
Application number: JP2016551066A
Authority: JP
Filing date: 2014-10-28
Publication date: 2017-12-14
Anticipated expiration: 2034-10-28

Claims

複数のスレッドを同時に取り扱うことが可能な構成可能処理回路であって、
スレッドデータストアと、
複数の構成可能実行ユニットと、
前記スレッドデータストアを前記実行ユニットに接続する構成可能ルーティングネットワークと、
構成インスタンスを記憶し、該構成インスタンスのそれぞれがルーティングネットワークの構成及び前記複数の実行ユニットのうち１つ以上の構成を規定している、構成データストアと、
前記実行ユニット、前記ルーティングネットワーク及び前記スレッドデータストアから形成されるとともに複数のパイプラインセクションを備え、該複数のパイプラインセクションが、各クロックサイクルにおいて各スレッドが一つのパイプラインセクションから次のパイプラインセクションに伝播するように構成されている、パイプラインとを備え、
（ｉ）各スレッドを構成インスタンスと関連付け、
（ｉｉ）各クロックサイクルにおいて、前記複数のパイプラインセクションのそれぞれを、そのクロックサイクル中にそのパイプラインセクション内を伝播する各スレッドと関連付けられた構成インスタンスに従うように構成する
ように構成された回路。
各構成インスタンスを構成識別子と関連付けるように構成された、請求項１に記載の構成可能処理回路。
スレッドと関連付けられた構成識別子を、該スレッドと協調して前記パイプライン内を伝播させるように構成された、請求項２に記載の構成可能処理回路。
前記構成データストアが、複数のメモリを備え、
前記構成インスタンスを前記複数のメモリに亘って分割して、各メモリが特定のパイプラインセクションに適用可能な前記構成インスタンスの部分を記憶するように構成された、請求項１〜３のいずれか一項に記載の構成可能処理回路。
各パイプラインセクションが、それに適用可能な前記構成インスタンスの部分を記憶する前記メモリにアクセスすることにより構成インスタンスにアクセスするように構成されている、請求項４に記載の構成可能処理回路。
前記パイプラインの各セクションが、スレッドと関連付けられた前記構成識別子を使用して、前記構成データストア内のそのスレッドと関連付けられた前記構成インスタンスにアクセスするように構成されている、請求項２〜５のいずれか一項に記載の構成可能処理回路。
前記複数のスレッドが独立している、請求項１〜６のいずれか一項に記載の構成可能処理回路。
２つ以上のスレッドを同一の構成識別子と関連付けるように構成された、請求項１〜７のいずれか一項に記載の構成可能処理回路。
スレッドが前記回路内の第２の後続の経路とは異なる前記回路内の一経路上の構成に追従できるように、そのスレッドと関連付けられた前記構成識別子を変更することが可能な、請求項１〜８のいずれか一項に記載の構成可能処理回路。
前記スレッドと関連付けられた入力に対して動作を行う際に、前記実行ユニットの１つにより生成された出力に基づき前記構成識別子を変更するように構成された、請求項９に記載の構成可能処理回路。
前記構成可能ルーティングネットワークが、複数のネットワーク入力及び複数のネットワーク出力を備え、各ネットワーク入力をネットワーク出力に接続するように構成可能である、請求項１〜１０のいずれか一項に記載の構成可能処理回路。
前記構成可能ルーティングネットワークが、任意のネットワーク入力を任意のネットワーク出力に接続することが可能である、請求項１１に記載の構成可能処理回路。
前記構成可能ルーティングネットワークが、任意のネットワーク入力を前記ネットワーク出力のうちの任意の１つ以上に接続することが可能である、請求項１１又は１２に記載の構成可能処理回路。
前記構成可能ルーティングネットワークの出力が、前記実行ユニットの入力に接続されている、請求項１〜１３のいずれか一項に記載の構成可能処理回路。
前記構成可能ルーティングネットワークが、マルチステージスイッチを備える、請求項１〜１４のいずれか一項に記載の構成可能処理回路。
前記マルチステージスイッチが、各ステージに１つ以上のスイッチを備え、各スイッチが、複数のスイッチ入力及び複数のスイッチ出力を有し、各スイッチ入力をスイッチ出力に接続するように構成可能である、請求項１５に記載の構成可能処理回路。
前記マルチステージスイッチの各ステージにおけるスイッチが、同じ数のスイッチ入力及びスイッチ出力を備える、請求項１６に記載の構成可能処理回路。
前記マルチステージスイッチの１つのステージに備えられた前記スイッチが、他のステージに備えられた前記スイッチとは異なる数のスイッチ入力及びスイッチ出力を備える、請求項１６に記載の構成可能処理回路。
パイプラインセクションが、前記マルチステージスイッチの１つ以上のステージに備えられた前記スイッチから形成されている、請求項１５〜１８のいずれか一項に記載の構成可能処理回路。
前記マルチステージスイッチの内側ステージにおけるスイッチから形成されたパイプラインセクションが、該マルチステージスイッチにおける、前記マルチステージスイッチの外側ステージに備えられたスイッチから形成されたパイプラインセクションとは異なる数のステージからのスイッチを備える、請求項１９に記載の構成可能処理回路。
前記構成可能ルーティングネットワークが、Ｃｌｏｓネットワークを備える、請求項１〜２０のいずれか一項に記載の構成可能処理回路。
前記構成可能ルーティングネットワークが、１つ以上のクロスバースイッチを備える、請求項１〜２１のいずれか一項に記載の構成可能処理回路。
前記構成可能ルーティングネットワークが、非ブロッキングである、請求項１〜２２のいずれか一項に記載の構成可能処理回路。
前記構成可能ルーティングネットワークが、完全に構成可能である、請求項１〜２３のいずれか一項に記載の構成可能処理回路。
前記構成可能ルーティングネットワークが、部分的に構成可能である、請求項１〜２３のいずれか一項に記載の構成可能処理回路。
各実行ユニットのために専用のオンチップメモリを備える、請求項１〜２５のいずれか一項に記載の構成可能処理回路。
前記スレッドデータストア内に記憶されたデータが有効であることをチェックするチェックユニットを備える、請求項１〜２６のいずれか一項に記載の構成可能処理回路。
前記チェックユニットは、無効データを認識すると、前記実行ユニットが前記スレッドデータストアに書き込みを行うのを一旦停止するように構成され、且つ／又は、それらが前記無効データを読み出したスレッドに対して動作しているときに、メモリアクセス動作を実行する、請求項２７に記載の構成可能処理回路。
無効データを読み出したスレッドを、前記回路内のその次の経路上での同じ状態と関連付けるように構成された、請求項２７又は２８に記載の構成可能処理回路。
前記スレッドデータストア内の位置が、２つの有効ビットと関連付けられている、請求項１〜２９のいずれか一項に記載の構成可能処理回路。
前記構成可能ルーティングネットワークが、前記スレッドデータストアから読み出されたデータを運ぶためのマルチプルビットワイドであるデータ経路を備える、請求項１〜３０のいずれか一項に記載の構成可能処理回路。
２つの構成可能ルーティングネットワークを備え、前記構成可能ルーティングネットワークの一方が、他方よりも広いデータ経路を備える、請求項１〜３１のいずれか一項に記載の構成可能処理回路。
フラクチャブル実行ユニットを備える、請求項１〜３２のいずれか一項に記載の構成可能処理回路。
前記構成可能ルーティングネットワークが、前記スレッドデータストアを、実行ユニットを交換可能な入力と、実行ユニットを交換不可能な入力とに接続するように構成され、前記構成可能ルーティングネットワークの最外側のステージが、前記スレッドデータストアを前記実行ユニットを交換可能な入力に接続するように構成された第１の数のスイッチと、前記スレッドデータストアを前記実行ユニットを交換不可能な入力に接続するように構成された第２の数のスイッチとを備え、前記第１の数が、接続された入力１つ当たりで、前記第２の数よりも少ない、請求項１５〜３３のいずれか一項に記載の構成可能処理回路。
動的再構成が可能な、請求項１〜３４のいずれか一項に記載の構成可能処理回路。
スレッドデータストアと、複数の構成可能実行ユニットと、前記スレッドデータストアを前記実行ユニットに接続する構成可能ルーティングネットワークと、前記実行ユニット、前記ルーティングネットワーク及び前記スレッドデータストアから形成され、複数のパイプラインセクションを備えるパイプラインとを備える構成可能処理回路において、複数のスレッドを同時に取り扱う方法であって、
各スレッドを、前記ルーティングネットワークの構成及び前記複数の実行ユニットのうちの１つ以上の構成を規定する構成インスタンスと関連付けることと、
各クロックサイクルにおいて、各スレッドを、一つのパイプラインセクションから次のパイプラインセクションに伝播させることと、
各クロックサイクルにおいて、前記複数のパイプラインセクションのそれぞれを、そのクロックサイクル中にそのパイプラインセクション内を伝播する各スレッドと関連付けられた前記構成インスタンスに応じるように構成することと
を含む方法。