JP2016517680A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2016517680A5 JP2016517680A5 JP2016504323A JP2016504323A JP2016517680A5 JP 2016517680 A5 JP2016517680 A5 JP 2016517680A5 JP 2016504323 A JP2016504323 A JP 2016504323A JP 2016504323 A JP2016504323 A JP 2016504323A JP 2016517680 A5 JP2016517680 A5 JP 2016517680A5
- Authority
- JP
- Japan
- Prior art keywords
- fill level
- lanes
- data packet
- time stamp
- lane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000875 corresponding Effects 0.000 claims 1
Description
式(1):補正済みタイムスタンプ=タイムスタンプ+/−レーンのフィルレベル+/−基準フィルレベル
一実施形態においては、補正論理モジュール118は、計算に一貫性が得られ得るように、すべての値を共通の単位に変換してもよい。たとえば、レーンのフィルレベルおよび基準フィルレベルは、ビット数であってもよい。補正論理モジュール118は、クロックサイクル毎の既知のビット数およびクロックサイクルの周波数に基づいて、フィルレベルおよび基準レベルのビット数をクロックサイクルまたはナノ秒の単位に変換してもよい。たとえば、回路100が66ビット/クロックサイクルを読出し、回路100が1ナノ秒当たり2.1クロックサイクルを有する場合、クロックサイクルまたはナノ秒のいずれかの点から補正済みタイムスタンプが計算され得る。
一実施形態においては、補正論理モジュール118は、計算に一貫性が得られ得るように、すべての値を共通の単位に変換してもよい。たとえば、レーンのフィルレベルおよび基準フィルレベルは、ビット数であってもよい。補正論理モジュール118は、クロックサイクル毎の既知のビット数およびクロックサイクルの周波数に基づいて、フィルレベルおよび基準レベルのビット数をクロックサイクルまたはナノ秒の単位に変換してもよい。たとえば、回路100が66ビット/クロックサイクルを読出し、回路100が1ナノ秒当たり2.1クロックサイクルを有する場合、クロックサイクルまたはナノ秒のいずれかの点から補正済みタイムスタンプが計算され得る。
Claims (13)
- 複数のレーンを有するマルチレーン通信リンクにおけるタイムスタンプを補正するための方法であって、
データパケット、データパケットのためのタイムスタンプ、およびデータパケットを担持する複数のレーンのうち或るレーンについてのフィルレベルを受信するステップを含み、フィルレベルは、複数のレーンのうち他のレーンに対する前記或るレーンのスキューを補償するために用いられるビット数を含み、前記方法はさらに、
少なくともタイムスタンプ、フィルレベル、および複数のレーンすべてについてのそれぞれのフィルレベルから得られる基準フィルレベルの関数として、データパケットのための補正済みタイムスタンプを計算するステップと、
データパケットのためのタイムスタンプを補正済みタイムスタンプと置換えるステップとを含む、方法。 - 前記受信するステップ、前記計算するステップおよび前記置換えるステップが、それぞれのデータパケットを有する複数のレーンのレーン毎に繰返される、請求項1に記載の方法。
- タイムスタンプは、データパケットの開始のタイムスタンプに対応する、請求項1または2に記載の方法。
- タイムスタンプは、データパケットを含む入力信号を複数のレーンに分割するギアボックスの後に、直列化/非直列化クロックドメインにおいてクロックサイクル毎に取込まれる、請求項1から3のいずれかに記載の方法。
- フィルレベルは、1ビット以上の基準を含む、請求項1から4のいずれかに記載の方法。
- フィルレベルは、第1のクロックドメインにおける読出しポインタと第2のクロックドメインにおける書込みポインタとの時間平均に基づいて、複数のレーンのレーン毎に先入れ先出しバッファによって計算される、請求項1から5のいずれかに記載の方法。
- 基準フィルレベルはそれぞれのフィルレベルすべてのうち最低フィルレベルを含む、請求項1に記載の方法。
- 基準フィルレベルはそれぞれのフィルレベルすべてのうち最高フィルレベルを含む、請求項1に記載の方法。
- 基準フィルレベルはそれぞれのフィルレベルすべてから計算される平均フィルレベルを含む、請求項1に記載の方法。
- タイムスタンプ、レーンのフィルレベルおよび基準フィルレベルは各々、クロックサイクルの単位に変換される、請求項7から9のいずれかに記載の方法。
- タイムスタンプ、レーンのフィルレベルおよび基準フィルレベルは各々、ナノ秒の単位に変換される、請求項7から9のいずれかに記載の方法。
- 集積回路であって、
入力信号を複数のレーンに分割するためのデマルチプレクサおよびギアボックスモジュールを含み、各々のレーンは少なくとも1つのデータパケットを担持し、前記集積回路はさらに、
少なくとも1つのデータパケットの各々のためのタイムスタンプを取込むためのタイムスタンプ取込みモジュールと、
複数のレーンの各レーンについてのフィルレベルを生成するためのレーンアラインバッファとを含み、フィルレベルは、複数のレーンのうち他のレーンに対する複数のレーンの前記各々のレーンのスキューを補償するために用いられるビット数を含み、前記集積回路はさらに、
補正論理モジュールを含み、前記補正論理モジュールは、少なくとも1つのデータパケット、少なくとも1つのデータパケットのためのタイムスタンプ、および、少なくとも1つのデータパケットを担持する複数のレーンの各レーンについてのフィルレベルを受信し、少なくともタイムスタンプ、少なくとも1つのデータパケットを担持する複数のレーンのうち或るレーンのフィルレベル、および複数のレーンすべてについてのそれぞれのフィルレベルから得られる基準フィルレベルの関数として、少なくとも1つのデータパケットのための補正済みタイムスタンプを計算し、少なくとも1つのデータパケットのためのタイムスタンプを補正済みタイムスタンプと置換えるためのものである、集積回路。 - 基準フィルレベルは、最少フィルレベルまたは最大フィルレベルまたは平均フィルレベルを含む、請求項12に記載の集積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/846,683 US9167058B2 (en) | 2013-03-18 | 2013-03-18 | Timestamp correction in a multi-lane communication link with skew |
US13/846,683 | 2013-03-18 | ||
PCT/US2014/030774 WO2014153298A2 (en) | 2013-03-18 | 2014-03-17 | Timestamp correction in a multi-lane communication link with skew |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016517680A JP2016517680A (ja) | 2016-06-16 |
JP2016517680A5 true JP2016517680A5 (ja) | 2017-06-08 |
JP6149150B2 JP6149150B2 (ja) | 2017-06-14 |
Family
ID=50694016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016504323A Active JP6149150B2 (ja) | 2013-03-18 | 2014-03-17 | スキューのあるマルチレーン通信リンクにおけるタイムスタンプ補正 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9167058B2 (ja) |
EP (1) | EP2976866B1 (ja) |
JP (1) | JP6149150B2 (ja) |
KR (1) | KR102091302B1 (ja) |
CN (1) | CN105379220B (ja) |
WO (1) | WO2014153298A2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9619478B1 (en) * | 2013-12-18 | 2017-04-11 | EMC IP Holding Company LLC | Method and system for compressing logs |
CN106126466B (zh) * | 2016-06-27 | 2019-10-11 | 哈尔滨明快机电科技有限公司 | 一种并行数据变串行数据的传输方法 |
CN108880723B (zh) * | 2017-05-16 | 2020-12-11 | 深圳市中兴软件有限责任公司 | 一种时钟同步的方法和装置 |
AU2017437863B2 (en) | 2017-10-30 | 2023-04-06 | Huawei Technologies Co., Ltd. | Clock synchronization method and apparatus |
US11153191B2 (en) | 2018-01-19 | 2021-10-19 | Intel Corporation | Technologies for timestamping with error correction |
US10686581B2 (en) * | 2018-02-20 | 2020-06-16 | Keysight Technologies, Inc. | Methods, systems, and computer readable media for transmit timestamp autocalibration |
US10291247B1 (en) | 2018-03-07 | 2019-05-14 | Xilinx, Inc. | Chopping switch time-skew calibration in time-interleaved analog-to-digital converters |
CN111355549B (zh) * | 2018-12-21 | 2023-05-02 | 深圳市中兴微电子技术有限公司 | 一种数据保护方法及装置 |
US10956124B2 (en) * | 2019-03-18 | 2021-03-23 | Viavi Solutions Inc. | Slip detection on multi-lane serial datalinks |
US11265096B2 (en) | 2019-05-13 | 2022-03-01 | Intel Corporation | High accuracy time stamping for multi-lane ports |
US11140097B2 (en) * | 2019-10-09 | 2021-10-05 | Arista Networks, Inc. | Cross point switch of network device for reordering lanes of network interfaces |
US11637645B1 (en) | 2020-09-18 | 2023-04-25 | Xilinx, Inc. | Method for time stamping with increased accuracy |
US20220006607A1 (en) * | 2020-12-26 | 2022-01-06 | Intel Corporation | Timestamp alignment for multiple nodes |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040213155A1 (en) * | 2001-03-29 | 2004-10-28 | Mitel Semiconductor V.N. Inc. | Multi-processor data traffic shaping and forwarding |
US7668243B2 (en) | 2004-05-18 | 2010-02-23 | Texas Instruments Incorporated | Audio and video clock synchronization in a wireless network |
US8194662B2 (en) * | 2006-06-08 | 2012-06-05 | Ilnickl Slawomir K | Inspection of data |
JP5230367B2 (ja) | 2008-06-03 | 2013-07-10 | 日本電信電話株式会社 | パラレル光伝送装置及び方法 |
US8135105B2 (en) * | 2008-06-17 | 2012-03-13 | Integraded Device Technologies, Inc. | Circuit for correcting an output clock frequency in a receiving device |
JP5203153B2 (ja) | 2008-11-28 | 2013-06-05 | 日本電信電話株式会社 | パラレル伝送方法及びパラレル伝送装置 |
CN101888292B (zh) * | 2009-05-13 | 2014-07-16 | 中兴通讯股份有限公司 | 基于包交换的时钟同步方法及装置 |
US9065736B2 (en) * | 2009-06-08 | 2015-06-23 | Broadcom Corporation | Method and system for compensated time stamping for time-sensitive network communications |
JP5544896B2 (ja) * | 2010-01-22 | 2014-07-09 | 富士通株式会社 | 受信回路、情報処理装置、およびバッファ制御方法 |
JP5525942B2 (ja) * | 2010-07-06 | 2014-06-18 | アンリツ株式会社 | 先頭レーン検出回路及び方法並びにデスキュー回路及び方法 |
US20120030438A1 (en) * | 2010-07-29 | 2012-02-02 | Sarance Technologies Inc. | Method and Apparatus for Performing Skew Removal in the Receiver of a Multi-Lane Communication Link |
CN104380632B (zh) * | 2012-06-26 | 2018-04-24 | 马维尔国际贸易有限公司 | 用于精确加时间戳的方法和装置 |
US8971352B2 (en) * | 2012-09-28 | 2015-03-03 | Thomas Jost | High accuracy 1588 timestamping over high speed multi lane distribution physical code sublayers |
-
2013
- 2013-03-18 US US13/846,683 patent/US9167058B2/en active Active
-
2014
- 2014-03-17 KR KR1020157028983A patent/KR102091302B1/ko active IP Right Grant
- 2014-03-17 CN CN201480016642.9A patent/CN105379220B/zh active Active
- 2014-03-17 WO PCT/US2014/030774 patent/WO2014153298A2/en active Application Filing
- 2014-03-17 JP JP2016504323A patent/JP6149150B2/ja active Active
- 2014-03-17 EP EP14723591.5A patent/EP2976866B1/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016517680A5 (ja) | ||
JP6149150B2 (ja) | スキューのあるマルチレーン通信リンクにおけるタイムスタンプ補正 | |
JP2012120159A (ja) | 送信装置、送信方法、受信装置、受信方法、およびプログラム | |
JP2016518750A5 (ja) | ||
BRPI1105259A2 (pt) | Método e um aparelho para transferir um fluxo de vídeo | |
JP2019501458A (ja) | データ処理方法及び装置 | |
WO2016058344A1 (zh) | 一种确定链路延时的方法、装置、通信设备和存储介质 | |
RU2012118710A (ru) | Устройство связи, способ связи, компьютерная программа и система связи | |
JP2007236000A5 (ja) | ||
JP5936030B2 (ja) | 情報処理装置、情報処理方法、及びプログラム | |
JP6261822B2 (ja) | 時刻同期装置及び時刻同期システム及び時刻同期方法 | |
CN103970692A (zh) | RapidIO串行数据处理方法 | |
WO2006075206A3 (en) | Digital clock dividing circuit | |
RU2016102119A (ru) | Устройство обработки информации, способ обработки информации и программа | |
EP2775638A3 (en) | Sub-rate mapping for lowest-order optical data unit | |
US20180139404A1 (en) | Image capturing apparatus | |
JP2018082282A5 (ja) | ||
CN105320625B (zh) | 一种硬件封包的基于PCIe的DMA传输方法 | |
CN108549329B (zh) | 一种基于fpga实现脉冲均匀输出的方法及装置 | |
JP2011211431A (ja) | スキュー検出装置及びスキュー検出方法 | |
JP6360578B1 (ja) | デスキュー回路及びデスキュー方法 | |
JP5383856B2 (ja) | 送信回路 | |
JP5551998B2 (ja) | 画像信号生成装置 | |
JP5523201B2 (ja) | デスキュー装置およびデスキュー処理方法 | |
JP2016092632A (ja) | データ送受信システム、データ送信装置、データ受信装置、データ送受信方法及びプログラム |