JP5551998B2 - 画像信号生成装置 - Google Patents

Description

本発明は、表示装置に画像を表示するための画像信号を生成する画像信号生成装置に関するものである。

近年、画像通信の分野では、メインクロック（以下、リンククロックともいう）と画像情報とを送信し、ピクセルクロックについては、送信側（以下、ソース側、あるいは単にソースともいう）からピクセルクロック生成に必要な情報が受信側（以下、シンク側、あるいは単にシンクともいう）に与えられて、受信側で当該情報に基づき、ピクセルクロックを生成する方法が用いられている。

例えば、DisplayPortの仕様では、ピクセルクロック（ＰＣＬＫ）の周波数は、下記の式（１）で与えられる。
ＰＣＬＫ＝Ｍ／Ｎ × ＭＡＩＮＣＬＫ ・・・ （１）
ここで、Ｍ，Ｎはピクセルクロックの周波数情報であり、ＭＡＩＮＣＬＫはメインクロック（リンククロック）の周波数であり、それぞれソース側から与えられる。

このように、ピクセルクロックは、リンククロック（２７０ＭＨｚまたは１６２ＭＨｚ）をもとに、シンク側でピクセルクロックの周波数情報であるＭ，Ｎを用いた、割り算を含む計算により生成されている。

図６は、Displayportを用いた、従来の画像通信システム１００である。
ディスプレイポートシンク１０２は、データ受信部１０４、設定データ読み出し部１０６、ピクセルクロック生成部（ＰＣＬＫ生成部）１１０、ピクセルクロックカウンタ１１２、およびビデオデータ生成部１１４によって構成される。

ディスプレイポートソースから送信された画像データは、データ受信部１０４で受信されてＤＡＴＡ信号が出力される。ＤＡＴＡ信号は、設定データ読み出し部１０６に入力されてメインクロックが生成され、また、Ｍ値Ｎ値取出し部１０８に入力されてＭ値Ｎ値が出力される。メインクロック、Ｍ値、およびＮ値はＰＣＬＫ生成部１１０に入力されてピクセルクロックが出力される。ピクセルクロックは、ピクセルクロックカウンタ１１２に入力されてカウント値が出力され、カウント値はビデオデータ生成部１１４に入力されて、ＤＡＴＡ信号およびカウント値から画像信号が生成され出力される。

DisplayPortのシンク側では、図６のディスプレイポートシンク１０２に示すように、生成されたピクセルクロック（ＰＣＬＫ）は、正しいクロックであるか否かが判定されないまま用いられている。このため、ピクセルクロックの生成が正しく行われず、期待した精度を満たしていなかったとしても、誤ったピクセルクロックに基づいてシンク側で画像信号が生成され、誤った画像が表示されてしまう等の問題が発生する恐れがあった。

ここで、ピクセルクロックが期待した精度を満たしていない要因としては、Ｍ値およびＮ値はソース側から送られてくるため、伝送路のノイズ等により誤った値を受信した場合、および、シンク側の回路上のノイズ等により、Ｍ値およびＮ値に基づくピクセルクロックの生成が正しく行われなかった場合が挙げられる。
これらの要因により、一度、誤ったピクセルクロックが生成されてしまうと、誤りが訂正されないままピクセルクロックを使い続けてしまう問題があった。なお、Ｍ値およびＮ値は、それぞれのフレームの間の垂直ブランキング期間にソース側から送られてくる。そして、その値が大きく変化した場合には、あらたな値に基づいたピクセルクロックの生成が行われる。しかし、正しいＭ値およびＮ値を受信したにもかかわらず、シンク側でのピクセルクロック生成が正しく行われなかった場合には、誤ったピクセルクロックを使い続けることになる。

これに対し、特許文献１では、ピクセルクロックの入力が正常であるか否かを判定するために、受信側に基準クロックおよびカウンタを設け、基準クロックの計数値が定める期間内のピクセルクロックの計数値を用いて判定し、正常であればタイミング信号を通過させるフェイルセーフ回路が開示されている。

また、特許文献２には、スレーブ局が制御信号の受信を開始してから終了するまでの間、クロック信号の数をカウントし、当該カウントされたクロック信号の数に基づいて、クロックが正常であるかどうかを判定する多重通信システムが開示されている。

特開２０１０−２６２９４号公報 特開２００４−１６６０６５号公報

しかしながら、特許文献１に記載の回路では、基準クロックおよび基準クロックのカウンタを用意しなければならず、回路規模の増加が大きくなるという問題もあった。特許文献２に記載のシステムにおいても、クロック信号をカウントするカウンタを用意する必要があり、回路規模の増加が大きい。

これに対して、シンク側が備えている既存のカウンタをクロックの異常判定のために利用することにより、回路規模の増加を抑制することが考えられる。例えば、ディスプレイポートシンク１０２は、ピクセルクロックをカウントして初期値から最終値までのカウント値を繰り返すピクセルクロックカウンタ１１２を備えている。このカウンタをクロックの異常判定に利用することによって、回路規模の増加を抑制することが考えられる。しかしながら、既存のピクセルクロックのカウンタだけを用いた場合には、このカウンタが期待する周波数で動いているかどうかわからないという問題もあった。
例えば、精度を±５％、ピクセルクロックカウンタの初期値を０、最終値を１００とした場合、毎ラインでのカウンタの値が１００±５％、つまりカウンタ値が０〜５，９５〜１００の場合には正常と判定してピクセルクロックの再生成を行わず、それ以外の場合には異常と判定してピクセルクロックの再生成を行うことが考えられる。
ところが、ピクセルクロックが何かの拍子で停止してしまった場合には、カウンタはリセット状態の０のままとなってしまい、上記の０〜５に収まっているのでピクセルクロックの再生成は行われない。

また、１ラインの終わりのカウンタ値が４だった場合、カウンタが１周した後の４ならば許容範囲であるが、ピクセルクロックが遅すぎてカウンタ値が４であった場合、異常と判定すべきであるはずが、上記の０〜５に収まっているのでピクセルクロックの再生成が行われないことになってしまう。
つまり、カウンタ値を期待値と比較するだけでは、ピクセルクロックが期待した精度を満たしているかどうかを確実に判定することができないという問題があった。

本発明の目的は、大きな回路規模の増大をまねくことなく、生成されたピクセルクロックが期待した精度を満たさない場合に、確実に判定することができる画像信号生成装置を提供することにある。

上記課題を解決するために、本発明は、表示装置に画像を表示するための画像信号を生成する画像信号生成装置であって、ソース側から前記画像信号を生成するための情報を示す画像情報と、ピクセルクロックを生成するための情報を示すクロック情報とを受信し、さらに、前記画像を構成する画素のデータを、前記画像の単位区間のそれぞれを構成する複数の画素のデータを単位として、該単位の間の区切りを示す区切り信号とともに受信する受信部と、前記クロック情報に基づいて前記ピクセルクロックを生成するピクセルクロック生成部と、前記区切り信号のタイミングで初期値に初期化されるとともに、前記ピクセルクロックをカウントして、該初期値から前記画像情報に基づいて設定した最終値までの範囲のカウント値を繰り返すカウンタと、前記カウンタのカウント値に基づいて、前記単位区間の前記画像信号を生成する画像信号生成部とを備えるとともに、前記初期値から最終値までの範囲内の複数の地点のそれぞれに対応して設けられ、前記カウンタのカウント値が対応する地点を通過したときにトグルするフラグを記憶する複数のフラグ記憶器と、前記複数のフラグ記憶器に記憶されたフラグの値に基づいて、前記ピクセルクロックの正常性を判定する判定回路とからなるピクセルクロック判定部とを備えることを特徴とする画像信号生成装置を提供する。

また、前記クロック情報が、前記ソース側から受信した画素データから再生した受信クロックの周期と、前記ピクセルクロックの周期との比を表す値であり、前記ピクセルクロック生成部が、前記受信クロックと前記比を表す値とに基づいて前記ピクセルクロックを生成することが好ましい。

本発明によれば、大きな回路規模の増大をまねくことなく、生成されたピクセルクロックが期待した精度を満たさない場合に、確実に判定することができる。この判定結果を利用して、例えば、ピクセルクロック生成部にリセットをかけることで、期待した精度のピクセルクロック以外で動作し続けて、間違った画像が表示されたり、画像が表示されない等の問題の発生を防止することができる。

本発明に係る画像信号生成装置を有する画像通信システムの構成の一例を示すブロック図である。 ＰＣＬＫ判定部の構成の一例を示すブロック図である。 画像のデータ構造を模式的に表した説明図である。 ＰＣＬＫの周波数が高い場合のタイミングチャートの一例である。 ＰＣＬＫの周波数が低い場合のタイミングチャートの一例である。 従来の画像信号生成装置を有する画像通信システムの一例を示すブロック図である。

本発明に係る画像信号生成装置を、添付の図面に示す好適実施形態に基づいて以下に詳細に説明する。

図１は、本発明に係る画像通信システム１０の構成を表す一実施形態のブロック図である。図１に示す画像通信システム１０は、ディスプレイポートシンク２０とディスプレイポートソース４２とで構成される。

ディスプレイポートシンク２０は、画像信号生成装置であり、データ受信部２２、設定データ読み出し部２４、ピクセルクロック生成部２８、ピクセルクロックカウンタ３０、ピクセルクロック判定部（以下、ＰＣＬＫ判定部という）３２、およびビデオデータ生成部３４によって構成される。
また、図２は、ＰＣＬＫ判定部３２の構成の一例を示すブロック図である。ＰＣＬＫ判定部３２は、ブランキングスタート検出回路３６、フラグ生成回路３８、およびＰＣＬＫ周波数判定回路４０によって構成される。

データ受信部２２は、差動信号を受信するフィジカルレイヤ（物理層、ＰＨＹ）である。データ受信部２２では、ディスプレイポートソース４２から送信される画像データが受信され、画像信号を生成するための情報を示す画像情報、ピクセルクロックを生成するための情報を示すクロック情報、画像を構成する画素の画素データ、および、画像の単位区間のそれぞれを構成する複数の画素データを単位として、該単位の間の区切りを示す区切り信号から構成されるＤＡＴＡ信号が出力される。

設定データ読み出し部２４には、ＤＡＴＡ信号が入力される。設定データ読み出し部２４では、ＤＡＴＡ信号から画像情報（Htotal）および画素データが抽出され、画素データから受信クロックが再生され、画像情報（Htotal）および受信クロック（メインクロック）が出力される。また、設定データ読み出し部２４には、Ｍ値Ｎ値取出し部２６が設けられ、ＤＡＴＡ信号からピクセルクロックのクロック情報であるＭ値およびＮ値が抽出され出力される。

ピクセルクロック生成部（以下、ＰＣＬＫ生成部という）２８には、メインクロック、、Ｍ値、およびＮ値が入力される。ＰＣＬＫ生成部２８では、メインクロック、Ｍ値、およびＮ値に基づき、上記の式（１）に従って、ピクセルクロック（ＰＣＬＫ）が生成され出力される。

ブランキングスタート検出回路３６には、ＤＡＴＡ信号が入力される。ブランキングスタート検出回路３６では、ＤＡＴＡ信号からＢＳパケットが検出されると、ブランキングスタート信号（以下、ＢＳ信号ともいう）が出力される。

ピクセルクロックカウンタ３０には、ピクセルクロック（ＰＣＬＫ）が入力されるとともに、特定のタイミング（例えば、各フレームの最初）には、ＢＳ信号が入力される。ピクセルクロックカウンタ３０は、ＢＳ信号が入力されると初期値に初期化（リセット）される。つまり、各フレームの最初の区切り信号（ＢＳパケット）が入力されるとカウンタが初期化される。その後、ピクセルカウンタ３０は、ピクセルクロックをカウントして初期値から最終値までの範囲のカウント値を繰り返し、カウント値が出力される。初期値は、例えば０とする。最終値は、画像情報（Htotal）に基づいて設定される。具体的には、１ライン（単位期間）当たりの画素数であり、正確に生成されたピクセルクロックの１ライン（単位期間）の期間内のサイクル数である。最も単純には、Htotalの値がそのまま最終値として利用される。

ビデオデータ生成部３４には、ＤＡＴＡ信号およびカウント値が入力される。ビデオデータ生成部３４は画像信号生成部であり、ＤＡＴＡ信号およびカウント値から、画像信号であるＨＳＹＮＣ、ＶＳＹＮＣ、ＤＥ、およびピクセルデータ（画素データ）が生成され、出力される。

フラグ生成回路３８には、画像情報（Htotal）、カウント値、およびＢＳ信号が入力される。フラグ生成回路３８では、画像情報（Htotal）に基づいてピクセルカウンタ３０のカウント値の最終値を設定し、ピクセルカウンタ３０に出力する。また、初期値から最終値までの範囲内に、予め設定された精度に応じて、ポイント地点が設けられる。ポイント地点は、例えば、１ライン数の５％，２５％，５０％，７５％，９５％の地点に設けられる。カウント値が各ポイント地点に対応する値に達すると、当該ポイント地点に対応したフラグ信号が反転される。つまり、カウント値が対応するポイント地点を通過したときにフラグ信号がトグルすることにより、フラグ生成回路３８は、フラグが記憶されるフラグ記憶器として動作する。また、カウント値が１周した場合には、誤検出を防止するために１周を表すフラグ信号が反転される。なお、各フラグ信号は、次のＢＳ信号が入力されるとリセットされる。

ＰＣＬＫ周波数判定回路４０には、ＢＳ信号、および各フラグ信号が入力される。ＰＣＬＫ周波数判定回路４０では、ＢＳ信号が出力されるたびに各フラグ信号の状態が確認され、各フラグ信号の状態からピクセルクロックの周波数の精度が判定される。設定された精度を満たさない場合には、ＢＳ信号のタイミングで、例えば、ＰＣＬＫの１周期分のパルス幅を持つリセット（ＲＳＴ）信号が出力される。ＰＣＬＫ周波数判定回路４０としては、例えば、図２に示すように、ＮＡＮＤゲートとフリップフロップで構成されるようにしてもよいし、カウント値が何周したか判るようにして、２周以上カウントした場合にはリセット信号が出力されるようにしてもよい。

ディスプレイポートソース４２からは、画像データが送信される。画像データには、画像情報、クロック情報、画素データ、および区切り信号が含まれている。ディスプレイポートソース４２は、例えば、パーソナルコンピュータに設けられたビデオカードに実装されている。

次に、本発明に係るディスプレイポートシンク２０の動作を説明する。

まず、図３を用いて画像データの構造を説明する。
ディスプレイポートソース４２からディスプレイポートシンク２０に対して送信される画像データは、ブランキングスタート（BlankingStart）が１ライン中に一度、水平ブランキング期間の最初に同じタイミングで現れる。ブランキングエンド（BlankingEnd）は、各ラインの水平ブランキング期間の最後に現れる。しかし、画像信号が存在しない垂直ブランキング期間内のラインと、画像信号が存在するラインとでは、画像信号の有無により水平ブランキング期間の長さが変わるため、そのタイミングは一定ではない。Htotalは、１つのブランキングスタートから次のブランキングスタートまでの、ブランキング期間および画像信号を含めた１ラインのピクセルクロック数を表す。また、図３中の画像信号は、実際に表示される画像を構成するそれぞれの画像のデータを含む。そして、画像信号が含まれるラインにおいては、１つのＢＳパケットと次のＢＳパケットとの間の期間に、より厳密には、１つのＢＥパケットと次のＢＳパケットの間の期間に、１つのラインを構成する画素のデータが送信され、ディスプレイポートシンク２０がこれを受信する。すなわち、１つのラインの区間を画像データの単位区間とすると、ディスプレイポートシンク２０は、この単位区間のそれぞれを構成する複数の画素のデータを単位として、その間の区切りを示す信号であるＢＳパケットおよびＢＥパケットとともに、受信する。

続いて、ディスプレイポートシンク２０の動作を説明する。
ディスプレイポートソース４２から画像データが送信されて、ディスプレイポートシンク２０に入力されると、データ受信部２２で受信され、ＤＡＴＡ信号が出力される。

ＤＡＴＡ信号は設定データ読み出し部２４に入力され、ＤＡＴＡ信号から、Htotal、およびメインクロックが生成される。また、Ｍ値Ｎ値取出し部２６により、Ｍ値およびＮ値が抽出される。すなわち、設定データ読み出し部２４からは、Htotal、メインクロック、Ｍ値、およびＮ値が出力される。
さらに、ＤＡＴＡ信号は、ＰＣＬＫ判定部３２のブランキングスタート検出回路３６にも入力され、ＢＳ信号が出力される。

メインクロック、Ｍ値、およびＮ値は、ＰＣＬＫ生成部２８に入力され、上記の式（１）に従ってピクセルクロック（ＰＣＬＫ）が生成され出力される。
生成されたピクセルクロックは、ピクセルクロックカウンタ３０に入力される。ピクセルクロックカウンタ３０は、ＤＡＴＡ信号中の各フレームの最初のＢＳパケットの入力によって初期化される。その後、ピクセルクロックがカウントされ、カウント値が出力される。
ピクセルクロックのカウント値は最終値に到達する度に初期値に戻り、再びカウントアップを繰り返す。つまり、ピクセルクロックカウンタ３０は、Htotalのピクセルクロック数をカウントすると（すなわち、ピクセルクロックが正しく生成されている場合には、１ライン毎に）リセットされる。

カウント値は、HtotalおよびＢＳ信号とともに、ＰＣＬＫ判定部３２のフラグ生成回路３８に入力される。Htotalによって表される１ラインのピクセルクロック数から設定されたポイント地点の値と、カウント値とが比較され、同じ値であったならばフラグ信号が反転される。また、ＢＳ信号と次のＢＳ信号との間でカウント値が１周したかどうか監視し、１周していた場合は１周を示すフラグ信号が反転される。

フラグ信号およびＢＳ信号は、ＰＣＬＫ周波数判定回路４０に入力される。ＢＳ信号が入力されるタイミングで、各フラグ信号の状態が判定され、設定された精度を満たさないことを示すフラグ信号があれば、リセット信号が出力される。例えば、１ラインのピクセルクロック数の、５％、２５％、５０％、７５％、９５％のポイント地点にカウンタ値が達したときに反転するフラグ信号があった場合、全てのポイント地点を１回カウント値が通過した状態（全てのフラグ信号が１回反転した状態）で、次のＢＳ信号が入力されれば設定された精度が満たされているためリセット信号は出力されない。しかし、この５つのフラグ信号のうち１つでも反転していなければ、つまり、５つのフラグ信号のうち１つでも値が異なるものがあれば、ピクセルクロックが設定された精度を満たさないと判定し、リセット信号が出力される。

リセット信号は、ＰＣＬＫ生成部２８に入力される。ＰＣＬＫ生成部２８では、リセット信号が入力されると、再度、メインクロック、Ｍ値、およびＮ値が読み込まれ、上記の式（１）に従ってピクセルクロック（ＰＣＬＫ）が再生成され出力される。そして、例えば、次のラインのＢＳパケットのタイミングでピクセルクロックカウンタがリセットされ、それ以降、再生成されたピクセルクロックをカウントしたピクセルクロックカウンタのカウント値に基づいて画像信号の生成が行われる。これによって、再生成によって正しくピクセルクロックの生成が行われた場合には、正常な画像が表示される。

リセット信号が出力されない状態、つまり、ピクセルクロックの精度が設定された精度を満たしている場合には、ビデオデータ生成部３４に入力されたＤＡＴＡ信号およびカウント値に基づき、画像信号であるＨＳＹＮＣ、ＶＳＹＮＣ、ＤＥ、およびピクセルデータが出力される。

ここで、ピクセルクロックの周波数が設定値よりも高かった場合のタイミングチャートを図４に示す。
ＢＳパケットが入力されると、ピクセルクロックカウンタ３０によってピクセルクロック（ＰＣＬＫ）がカウントされ、１ラインのピクセルクロック数の５％に達したとき、フラグ信号の５％ＦＬＡＧが“Ｌ”から“Ｈ”に反転する。カウンタ値がカウントアップされていくと、同様に、フラグ信号の２５％ＦＬＡＧ、５０％ＦＬＡＧ、７５％ＦＬＡＧ、９５％ＦＬＡＧが反転していく。

ところが、ピクセルクロックの周波数が設定値よりも高いためにカウンタが１周し、５％ＦＬＡＧが“Ｈ”から“Ｌ”に反転する（図４中のＡ）。すると、次のＢＳパケットが入力された時点で、５％ＦＬＡＧのみ“Ｌ”、残りのフラグ信号は“Ｈ”であり、ピクセルクロックが設定された精度を満たさないことが判定され、リセット信号（図４中ＲＥＳＥＴ）が“Ｈ”となり、ＰＣＬＫ生成部２８がリセットされる。

続いて、ピクセルクロックの周波数が設定値よりも低かった場合のタイミングチャートを図５に示す。
図４と同様に、フラグ信号の５％ＦＬＡＧ、２５％ＦＬＡＧ、５０％ＦＬＡＧ、７５％ＦＬＡＧが反転していくが、ピクセルクロックの周波数が設定値よりも低いために、カウンタ値がピクセルクロック数の９５％まで達せず、９５％ＦＬＡＧは反転しないままとなる（図５中のＢ）。すると、次のＢＳパケットが入力された時点で、９５％ＦＬＡＧのみ“Ｌ”、残りのフラグ信号は“Ｈ”であり、ピクセルクロックが設定された精度を満たさないことが判定され、リセット信号（図５中ＲＥＳＥＴ）が“Ｈ”となり、ＰＣＬＫ生成部２８がリセットされる。

このように、複数の地点に対応するフラグ信号を用いることで、ピクセルクロックの周波数が高い場合であっても、低い場合であっても、ピクセルクロックが期待した精度を満たさないときに確実に判定することができる。そして、判定結果を利用してＰＣＬＫ生成部にリセットをかけてピクセルクロックを再生成することができ、誤ったピクセルクロックで動作し続けることによる誤った画像の表示、もしくは、画像が表示されない等の問題の発生を防止することができる。
また、複数の地点に対応するフラグを判定に用いるため、ピクセルクロックが途中で止まってしまった場合であっても、判定を行うことができる。

また、上記の実施形態では、フラグ信号のポイント地点を、Htotal（１ラインのピクセルクロック数）のパーセントで規定したが、Htotalの値からビットシフト等を用いて簡単に算出できる値とすれば、ＰＣＬＫ判定部の回路規模をより小さくすることができる。

さらに、ＢＳパケットの前後に位置するフラグ信号のポイント地点は任意に設定可能であり、例えば、３％，９７％等にすることで、ピクセルクロックの精度を高くしてもよいし、例えば、１０％，９０％等にすることで、ピクセルクロックの精度を低くしてもよい。

ＰＣＬＫ周波数判定回路がピクセルクロックが期待した精度を満たさないと判定したときに、直ちにＰＣＬＫ生成部をリセットすることは必須ではない。例えば、画像信号を含むラインのＢＳパケットのタイミングにおいてピクセルクロックが期待した精度を満たさないことが判定された場合には、直ちにリセットを行うのではなく、その判定結果を記憶し、次のフレームの垂直ブランキング期間内にリセットを行うことが可能である。

ＰＣＬＫ周波数判定回路による判定を、全てのラインのＢＳパケットのタイミングにおいて行うことは必須ではない。例えば、画像信号を含むラインにおいては判定を行わず、垂直ブランキング期間内に、１回、もしくは、所定の回数だけ判定を行うことが可能である。垂直ブランキング期間内の判定によって、ピクセルクロックが期待した精度を満たさないと判定された場合には、画像信号を受信するより前にＰＣＬＫ生成部のリセットを行うことが可能である。これによって正常なピクセルクロックの生成が行われれば、そのフレームの表示を正常に行うことができる。

ピクセルクロックカウンタのリセットを、フレームの最初のＢＳパケットのタイミングで行うことも必須ではなく、２ライン目もしくはそれ以降のラインのＢＳパケットのタイミングでリセットを行うことも可能である。ただし、垂直ブランキング期間内に少なくとも１回の判定を行うことができるよう、垂直ブランキング期間内の最後のラインから２つ目、もしくはそれ以前のラインでリセットを行うことが好ましい。

以上、本発明の画像信号生成装置について詳細に説明したが、本発明は、上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において、各種の改良や変更を行ってもよい。

１０ 画像通信システム
２０ ディスプレイポートシンク
２２ データ受信部
２４ 設定データ読み出し部
２６ Ｍ値Ｎ値取出し部
２８ ピクセルクロック生成部（ＰＣＬＫ生成部）
３０ ピクセルクロックカウンタ
３２ ピクセルクロック判定部（ＰＣＬＫ判定部）
３４ ビデオデータ生成部
３６ ブランキングスタート検出回路
３８ フラグ生成回路
４０ ＰＣＬＫ周波数判定回路
４２ ディスプレイポートソース

Claims (3)

1. 表示装置に画像を表示するための画像信号を生成する画像信号生成装置であって、
   ソース側から前記画像信号を生成するための情報を示す画像情報と、ピクセルクロック
   を生成するための情報を示すクロック情報とを受信し、さらに、前記画像を構成する画素
   のデータを、前記画像の単位区間のそれぞれを構成する複数の画素のデータを単位として
   、該単位の間の区切りを示す区切り信号とともに受信する受信部と、
   前記クロック情報に基づいて前記ピクセルクロックを生成するピクセルクロック生成部
   と、
   前記区切り信号のタイミングで初期値に初期化されるとともに、前記ピクセルクロック
   をカウントして、該初期値から前記画像情報に基づいて設定した最終値までの範囲のカウ
   ント値を繰り返すカウンタと、
   前記カウンタのカウント値に基づいて、前記単位区間の前記画像信号を生成する画像信
   号生成部とを備えるとともに、
   前記初期値から最終値までの範囲内の複数の地点のそれぞれに対応して設けられ、前記
   カウンタのカウント値が対応する地点を通過したときにトグルするフラグを記憶する複数
   のフラグ記憶器と、
   前記複数のフラグ記憶器に記憶されたフラグの値に基づいて、前記ピクセルクロックの
   正常性を判定する判定回路とからなるピクセルクロック判定部とを備えることを特徴とす
   る画像信号生成装置。
2. 前記クロック情報が、前記ソース側から受信した画素データから再生した受信クロック
   の周期と、前記ピクセルクロックの周期との比を表す値であり、前記ピクセルクロック生
   成部が、前記受信クロックと前記比を表す値とに基づいて前記ピクセルクロックを生成す
   ることを特徴とする請求項１記載の画像信号生成装置。
3. 前記単位区間が前記画像の各ラインの区間であることを特徴とする請求項１または２記
   載の画像信号生成装置。

Images