JP5525942B2 - 先頭レーン検出回路及び方法並びにデスキュー回路及び方法 - Google Patents

先頭レーン検出回路及び方法並びにデスキュー回路及び方法 Download PDF

Info

Publication number
JP5525942B2
JP5525942B2 JP2010153843A JP2010153843A JP5525942B2 JP 5525942 B2 JP5525942 B2 JP 5525942B2 JP 2010153843 A JP2010153843 A JP 2010153843A JP 2010153843 A JP2010153843 A JP 2010153843A JP 5525942 B2 JP5525942 B2 JP 5525942B2
Authority
JP
Japan
Prior art keywords
lane
time
procedure
unit
lanes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010153843A
Other languages
English (en)
Other versions
JP2012019271A (ja
Inventor
智宏 伊藤
隆志 古家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2010153843A priority Critical patent/JP5525942B2/ja
Publication of JP2012019271A publication Critical patent/JP2012019271A/ja
Application granted granted Critical
Publication of JP5525942B2 publication Critical patent/JP5525942B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Description

本発明は、先頭レーンを検出する先頭レーン検出回路及び先頭レーン検出方法と、先頭レーン検出回路を備えるデスキュー回路及びデスキュー方法に関する。
複数のレーンを用いてデータを送受信する際に、レーン間に生じるスキューを調整するためのデスキュー方法が規定されている(例えば、非特許文献1参照。)。非特許文献1のデスキュー方法は、図6(a)に示すように、信号ブロックB〜B19を送信する際、信号ブロックB〜B19に全レーンとも同じタイミングでアライメントマーカ(Alignment Marker)を挿入する。図6では、アライメントマーカの挿入された信号ブロックを墨網のかかった信号ブロックで示した。受信側では、図6(b)に示すように、アライメントマーカを検出する。このとき、アライメントマーカを最初に検出したレーン番号#0のレーンを先頭レーンに決定する。そして、図6(c)に示すように、そのレーン番号#0の先頭レーンにおけるアライメントマーカの検出時点と他のレーンにおけるアライメントマーカの検出時点との時間差を測定し、アライメントマーカのタイミングを調整することで、デスキューを行う。
IEEE802.3
非特許文献1のデスキュー方法では、前述のとおり、アライメントマーカを最初に検出したレーンを先頭レーンに決定する。しかし、クロックデータリカバリや伝送経路のスキューにより、アライメントマーカを最初に検出したレーンが先頭レーンにならない場合がある。
そこで、本発明は、アライメントマーカの検出順序に依存しない先頭レーン検出回路、先頭レーン検出方法、デスキュー回路及びデスキュー方法の提供を目的とする。
上記目的を達成するために、本願発明の先頭レーン検出回路は、予め定められたデータ量を有する信号ブロックのうちの予め定められた識別子が含まれる特定ブロックに同期するタイミング信号が複数のレーンに入力され、前記複数のレーンから選択した1つの基準レーンの前記タイミング信号の時点から前記基準レーン以外のレーンの前記タイミング信号の時点までの遅延時間を測定する時間測定部(11)と、前記複数のレーンのうちの1つのレーンを前記基準レーンに設定する基準レーン設定部(12)と、前記基準レーンの前記タイミング信号の時点から予め定められた所定時間内に前記時間測定部が前記基準レーン以外の全てのレーンの遅延時間を測定すると、前記基準レーンのレーン番号を先頭レーンのレーン番号に決定する先頭レーン決定部(13)と、前記時間測定部が前記基準レーン以外の全てのレーンの遅延時間を測定する前に前記所定時間を経過すると前記基準レーン設定部の設定する前記基準レーンを順次変更する基準レーン変更部(14)と、を備え、前記予め定められた所定時間が、送信側で同時に挿入されたアライメントマーカであるか否かを判定可能な時間、或いは、最大スキュー値よりも大きな値である。
時間測定部を備えるため、前記識別子としてアライメントマーカを検出したときの各レーンのスキューを測定することができる。基準レーン設定部を備えるため、複数のレーンのうちの任意の1つのレーンを基準にしたときの、各レーンのスキューを測定することができる。いずれかのレーンが所定時間内でない場合、基準レーン変更部を用いて基準レーンを順次変更していく。そして、すべてのレーンが所定時間内であるとき、そのときの基準レーンを先頭レーンと判定する。これにより、所定時間内に測定されたアライメントマーカの先頭を先頭レーンに決定することができる。したがって、アライメントマーカの検出順序に依存しない先頭レーン検出回路を提供することができる。
上記目的を達成するために、本願発明のデスキュー回路は、本願発明の先頭レーン検出回路(10)と、前記信号ブロックが複数のレーンに入力され、前記特定ブロックに同期するタイミング信号をレーンごとに前記時間測定部に出力するとともに、前記信号ブロックの入力タイミングに対応させて前記信号ブロックをレーンごとに出力する同期部(31)と、前記同期部の出力する各レーンの前記信号ブロックを、前記同期部への入力タイミングに対応するアドレスに関連付けて記憶するデータ記憶部(32)と、前記データ記憶部から前記信号ブロックを読み出すアドレスを、前記先頭レーン決定部の測定する各レーンの遅延時間に従ってシフトさせるアドレス制御部(33)と、を備える。
本願発明のデスキュー回路は、前記先頭レーン決定部の決定した先頭レーンのタイミング信号の時点から当該先頭レーン以外のレーンのタイミング信号の時点までの遅延時間を測定し、測定した各レーンの遅延時間に変化があった旨を表示する表示部をさらに備えていてもよい。
本願発明の先頭レーン検出回路を備えるため、先頭レーン及び各レーンの遅延時間を測定することができる。さらに、同期部、データ記憶部及びアドレス制御部を備えるため、先頭レーン検出回路の検出した先頭レーン及び各レーンの遅延時間を用いてスキューの補正を行うことができる。したがって、アライメントマーカの検出順序に依存しないデスキュー回路を提供することができる。
上記目的を達成するために、本願発明の先頭レーン検出方法は、複数のレーンのうちの1つのレーンを基準レーンに設定する基準レーン設定手順(S101)と、予め定められたデータ量を有する信号ブロックのうちの予め定められた識別子が含まれる特定ブロックに同期するタイミング信号が複数のレーンに入力され、前記基準レーンのタイミング信号の時点から前記基準レーン以外のレーンのタイミング信号の時点までの遅延時間を測定し、測定した各レーンの遅延時間を前記基準レーンのレーン番号と共に記憶する遅延時間測定手順(S102)と、前記基準レーンの前記タイミング信号の時点から予め定められた所定時間内に前記基準レーン以外の全てのレーンの遅延時間の測定が完了したか否かを判定する時間判定手順(S103及びS105)と、前記時間判定手順において前記所定時間内に前記基準レーン以外の全てのレーンの遅延時間の測定が完了したとき、前記基準レーンのレーン番号を先頭レーンのレーン番号に決定する先頭レーン決定手順(S104)と、前記時間判定手順において前記所定時間内に前記基準レーン以外の全てのレーンの遅延時間の測定が完了しないとき、前記基準レーンのレーン番号を変更して前記基準レーン設定手順に移行する基準レーン変更手順(S106及びS107)と、を有し、前記予め定められた所定時間が、送信側で同時に挿入されたアライメントマーカであるか否かを判定可能な時間、或いは、最大スキュー値よりも大きな値である。
遅延時間測定手順を有するため、前記識別子としてアライメントマーカを検出したときの各レーンのスキューを測定することができる。基準レーン設定手順を有するため、複数のレーンのうちの任意の1つのレーンを基準にしたときの、各レーンのスキューを測定することができる。先頭レーン決定手順において、いずれかのレーンが所定時間内でない場合、基準レーン変更手順を実行した後に、基準レーン設定手順に戻る。そして、先頭レーン決定手順において、すべてのレーンが所定時間内であるとき、そのときの基準レーンを先頭レーンと判定する。これにより、所定時間内に測定されたアライメントマーカの先頭を先頭レーンに決定することができる。したがって、アライメントマーカの検出順序に依存しない先頭レーン検出方法を提供することができる。
上記目的を達成するために、本願発明のデスキュー方法は、本願発明の先頭レーン検出方法と、前記基準レーン設定手順の前又は前記基準レーン設定手順と前記遅延時間測定手順の間に、前記特定ブロックに同期するタイミング信号をレーンごとに出力するとともに、前記信号ブロックの入力タイミングに対応するアドレスに前記信号ブロックを記憶する信号ブロック記憶手順(S301)と、前記先頭レーン決定手順の後に、前記遅延時間測定手順で記憶した各レーンの遅延時間に従ってアドレスをシフトさせ、前記信号ブロック記憶手順で記憶した信号ブロックを読み出す信号ブロック読み出し手順(S312)と、を有する。
本願発明のデスキュー方法は、前記先頭レーンのタイミング信号の時点から前記先頭レーン以外のレーンのタイミング信号の時点までの遅延時間を測定し、測定した各レーンの遅延時間に変化があった旨を表示する表示手順を、前記信号ブロック読み出し手順の後にさらに有してもよい。
本願発明の先頭レーン検出方法を実行するため、先頭レーン及び各レーンの遅延時間を測定することができる。さらに、信号ブロック記憶手順及び信号ブロック読み出し手順を実行するため、先頭レーン検出方法で検出した先頭レーン及び各レーンの遅延時間を用いてスキューの補正を行うことができる。したがって、アライメントマーカの検出順序に依存しないデスキュー方法を提供することができる。
本発明によれば、アライメントマーカの検出順序に依存しない先頭レーン検出回路、先頭レーン検出方法、デスキュー回路及びデスキュー方法を提供することができる。
本実施形態に係るデスキュー回路の一例を示す。 デスキュー回路へ入力する信号ブロックの一例を示す。 本実施形態に係るデスキュー方法の一例を示す。 データ記憶部の各信号ブロックの記憶例を示す。 時間測定部の記憶する遅延時間の一例を示す。 非特許文献1のデスキュー方法を示す。
添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施の例であり、本発明は、以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。
図1に、本実施形態に係るデスキュー回路の一例を示す。本実施形態に係るデスキュー回路101は、先頭レーン検出回路10と、同期部31と、データ記憶部32と、アドレス制御部33と、を備える。先頭レーン検出回路10は、時間測定部11と、基準レーン設定部12と、先頭レーン決定部13と、基準レーン変更部14と、を備える。
本実施形態に係るデスキュー回路101は、予め定められたデータ量を有する信号ブロックB〜B19のデスキューを行う。図2に、デスキュー回路へ入力する信号ブロックの一例を示す。レーン番号#0に信号ブロックB(1)〜B(8)が入力され、レーン番号#1に信号ブロックB(1)〜B(8)が順に入力され、レーン番号#2に信号ブロックB(1)〜B(8)が順に入力され、・・・レーン番号#19に信号ブロックB19(1)〜B19(8)が順に入力される。各信号ブロックB(1)〜B19(8)のなかには、予め定められた識別子がアライメントマーカとして含まれる特定ブロックがある。例えば、信号ブロックB(2)、信号ブロックB(4)、信号ブロックB(3)、・・・信号ブロックB19(4)が特定ブロックである。以下、信号ブロックB(2)が入力され、次いで信号ブロックB(3)が入力され、次いで信号ブロックB(4)及び信号ブロックB19(4)が入力される場合について説明する。
図3に、本実施形態に係るデスキュー方法の一例を示す。本実施形態に係るデスキュー方法は、信号ブロック記憶手順S301と、本実施形態に係る先頭レーン検出方法と、信号ブロック読み出し手順S312と、を順に有する。以下、本実施形態に係るデスキュー方法について、図1を参照しながら説明する。
信号ブロック記憶手順S301では、信号ブロックB〜B19が複数のレーンに入力され、同期部31が特定ブロックに同期するタイミング信号T〜T19をレーンごとに時間測定部11に出力するとともに、信号ブロックB〜B19の入力タイミングに対応させて信号ブロックB〜B19をレーンごとに出力する。例えば、同期部31は、図2に示す信号ブロックB(2)に含まれる識別子を検出した時点でタイミング信号Tを出力する。他のレーンの信号ブロックB〜B19についても同様である。
データ記憶部32は、同期部31の出力する各レーンの信号ブロックB〜B19を、同期部31への入力タイミングに対応するアドレスに関連付けて記憶する。図4に、データ記憶部の各信号ブロックの記憶例を示す。図2に示す信号ブロックB(1)〜B(8)が、信号ブロックB(1)〜B(8)の入力タイミングに関連したアドレスA(1)〜A(8)に記憶される。他のレーンの信号ブロックB(1)〜B19(8)についても同様である。
本実施形態に係る先頭レーン検出方法では、先頭レーン検出回路10がタイミング信号T〜T19を用いて先頭ブロックを検出する。本実施形態に係る先頭レーン検出方法は、基準レーン設定手順S101と、遅延時間測定手順S102と、時間判定手順S103及びS105と、先頭レーン決定手順S104と、基準レーン変更手順S106及びS107と、を有する。以下、本実施形態に係る先頭レーン検出方法について、図1を参照しながら説明する。
基準レーン設定手順S101では、基準レーン設定部12が、複数のレーンのうちの任意の1つのレーンを基準レーンに設定する。例えば、基準レーン設定部12は、基準レーン変更部14からレーン番号#2が入力されると、レーン番号#2のレーンを時間測定部11の基準レーンに設定する。
遅延時間測定手順S102では、タイミング信号T〜T19が時間測定部11の複数のレーンに入力される。時間測定部11は、基準レーンのレーン番号#2を先頭レーン決定部13に出力する。先頭レーン決定部13は、時間測定部11からの基準レーンのレーン番号#2を記憶する。
そして、時間測定部11にタイミング信号Tが入力されると、時間測定部11は、タイミング信号Tの時点から基準レーン以外のレーンのタイミング信号T,T,T〜T19の時点までの遅延時間ΔT,ΔT,ΔT〜ΔT19の測定を開始する。次に、時間測定部11は、タイミング信号Tの後にタイミング信号T及びタイミング信号T19が入力されると、タイミング信号Tに対するタイミング信号T及びタイミング信号T19の遅延時間ΔT及びΔT19を測定する。
次に、時間測定部11は、いずれかのレーン、例えばレーン番号#1の遅延時間ΔTを測定すると、測定した遅延時間ΔTを先頭レーン決定部13に出力する。先頭レーン決定部13は、時間測定部11からの遅延時間ΔTを、基準レーンのレーン番号#2と関連付けて記憶する。
時間判定手順S103及びS105では、基準レーンのタイミング信号Tの時点から予め定められた所定時間内に基準レーン以外の全てのレーンの遅延時間ΔT,ΔT,ΔT〜ΔT19の測定が完了したか否かを判定する。例えば、先頭レーン決定部13は、基準レーンのタイミング信号Tの時点から予め定められた所定時間を経過したか否かを判定する(S105)。一方で、先頭レーン決定部13は、時間測定部11が基準レーン以外の全てのレーンの遅延時間ΔT,ΔT,ΔT〜ΔT19を測定したか否かを判定する(S103)。ここで、予め定められた所定時間は、任意の時間であるが、送信側で同時に挿入されたアライメントマーカであるか否かを判定可能な時間であることが好ましい。例えば、予め定められた所定時間は、IEEE802.3で定められている最大スキュー値である。また、予め定められた所定時間は、当該最大スキュー値よりも大きな値としてもよい。
図5に、時間測定部の記憶する遅延時間の一例を示す。基準レーンがレーン番号#2のときに、図2に示す信号ブロックB(3)の直前に信号ブロックB(2)が同期部31に入力される。この場合、信号ブロックB(2)の次に同期部31に入力されるときには前記所定時間は経過しているため、前記所定時間経過時点においては、先頭レーン決定部13には遅延時間ΔTが記憶されていない。このため、先頭レーン決定部13は、時間測定部11が基準レーン以外の全てのレーンの遅延時間ΔT,ΔT,ΔT〜ΔT19を測定していないと判定する。
一方、基準レーンがレーン番号#0のときには、前記所定時間内に、基準レーン以外の全てのレーンの遅延時間ΔT〜ΔT19を測定し終わり、全てのレーンの遅延時間ΔT〜ΔT19が先頭レーン決定部13に記憶されている。この場合、先頭レーン決定部13は、時間測定部11が基準レーン以外の全てのレーンの遅延時間ΔT〜ΔT19を測定したと判定する。
基準レーン変更手順S106及びS107では、時間判定手順S103及びS105において所定時間内に基準レーン以外の全てのレーンの遅延時間の測定が完了しないとき、基準レーンのレーン番号を変更して基準レーン設定手順S101に移行する。このとき、先頭レーン決定部13は、基準レーン変更部14に基準レーンを変更する旨の通知Lを行う。例えば、基準レーンがレーン番号#2のとき、基準レーン以外の全てのレーンの遅延時間ΔT,ΔT,ΔT〜ΔT19を測定していない。この場合、先頭レーン決定部13は、基準レーンのレーン番号#2とともに、基準レーンを変更する旨の通知Lを、基準レーン変更部14に出力する。
そして、基準レーン変更部14は、基準レーン設定部12の設定する基準レーンのレーン番号#0を順次変更する。このとき、基準レーン変更部14は、先頭レーン決定部13から基準レーンのレーン番号Lを取得して蓄積し、基準レーンに設定していないレーン番号を抽出する。そして、まだ設定していないレーン番号のなかから基準レーンに設定するレーン番号を決定する。例えば、基準レーンに設定したのはレーン番号#2のみである場合、基準レーン変更部14は、レーン番号#1〜#19のいずれか、例えば基準レーンをレーン番号#0のレーンに変更する。そして、基準レーン設定手順S101に移行する。
再度の基準レーン設定手順S101では、基準レーン設定部12は、基準レーン変更部14からレーン番号#0が入力されると、レーン番号#0のレーンを時間測定部11の基準レーンに設定する。
再度の遅延時間測定手順S102では、時間測定部11は、基準レーンのレーン番号#0を先頭レーン決定部13に出力する。先頭レーン決定部13は、時間測定部11からの基準レーンのレーン番号#0を記憶する。
そして、時間測定部11にタイミング信号Tが入力されると、時間測定部11は、タイミング信号Tの時点から基準レーン以外のレーンのタイミング信号T〜T19の時点までの遅延時間ΔT〜ΔT19の測定を開始する。そして、タイミング信号Tの後にタイミング信号T〜T19が入力されると、タイミング信号Tに対する各タイミング信号T〜T19の遅延時間ΔT〜ΔT19を測定する。そして、先頭レーン決定部13は、時間測定部11からの遅延時間ΔT〜ΔT19を、基準レーンのレーン番号#0と関連付けて記憶する。
再度の時間判定手順S103及びS105では、基準レーンのタイミング信号Tの時点から予め定められた所定時間内に基準レーン以外の全てのレーンの遅延時間の測定が完了したか否かを判定する。例えば、先頭レーン決定部13は、基準レーンのタイミング信号Tの時点から予め定められた所定時間を経過したか否かを判定する(S105)。一方で、先頭レーン決定部13は、時間測定部11が基準レーン以外の全てのレーンの遅延時間を測定したか否かを判定する(S103)。例えば、遅延時間ΔT〜ΔT19のすべてが入力されたか否かを判定する。
先頭レーン決定手順S104では、時間判定手順S103及びS105において所定時間内に基準レーン以外の全てのレーンの遅延時間の測定が完了したとき、基準レーンのレーン番号を先頭レーンのレーン番号に決定する。例えば、レーン番号#0を基準レーンにしたとき、先頭レーン決定部13は、基準レーンのタイミング信号Tの時点から予め定められた所定時間内に時間測定部11が基準レーン以外の全てのレーンの遅延時間ΔT〜ΔT19を測定している。この場合、先頭レーン決定部13は、基準レーンのレーン番号#0を先頭レーンのレーン番号#0に決定する。そして、先頭レーンのレーン番号#0及び遅延時間ΔT〜ΔT19をアドレス制御部33に出力する。
信号ブロック読み出し手順S312では、遅延時間測定手順S102で最後に記憶した各レーンの遅延時間ΔT〜ΔT19に従ってアドレスをシフトさせる。このとき、アドレス制御部33は、先頭レーン決定部13の測定する各レーンの遅延時間ΔT〜ΔT19に従ってアドレスのシフト量ΔA〜ΔA19をデータ記憶部32に出力する。例えば、アドレスのシフト量ΔAは、アドレスA(4)とアドレスA(2)との間のアドレスのシフト量である。これにより、アドレス制御部33は、データ記憶部32から信号ブロックB〜B19を読み出すアドレスA〜A19を、先頭レーン決定部13の測定する各レーンの遅延時間ΔT〜ΔT19に従ってシフトさせる。例えば、信号ブロックB(4)の読み出しのタイミングをΔA早め、アドレスA(3)の読み出しのタイミングをΔA早める。これにより、信号ブロックB(2)、信号ブロックB(4)、信号ブロックB(3)、・・・信号ブロックB19(4)を、同じタイミングで読み出すことができる。
そして、データ記憶部32は、アドレスのシフト量ΔA〜ΔA19に従ってシフトしたアドレスで、信号ブロック記憶手順S301で記憶した信号ブロックを読み出す。これにより、信号ブロックB〜B19のデスキューを行うことができる。
なお、信号ブロック記憶手順S301は、基準レーン設定手順S101の前に行ったが、基準レーン設定手順S101と同時に行ってもよいし、基準レーン設定手順S101と遅延時間測定手順S102の間に行ってもよい。
また、本実施形態では、複数のレーンがレーン番号#0から#19までの例について説明したが、レーン番号は任意の数とすることができる。
各レーンが同期した後は、基準レーンのレーン番号#0及びデータ記憶部32のアドレスのシフト量ΔA〜ΔA19は固定にすることができるため、基準レーン変更部14の動作を停止してもよい。この場合、先頭レーン決定部13は、いずれかのレーンの遅延時間ΔT〜ΔT19に変化があったか否かを判定し、遅延時間に変化があった旨を表示手段に表示してもよい。
また、先頭レーン決定部13は、各レーンの遅延時間ΔT〜ΔT19を用いて各レーンのスキュー量の相対値を算出してもよい。この場合、アライメントマーカ間に幾つの信号ブロックがあったかを表示手段に表示してもよい。
本発明は、情報通信産業に適用することができる。
10:先頭レーン検出回路
11:時間測定部
12:基準レーン設定部
13:先頭レーン決定部
14:基準レーン変更部
31:同期部
32:データ記憶部
33:アドレス制御部
101:デスキュー回路

Claims (6)

  1. 予め定められたデータ量を有する信号ブロックのうちの予め定められた識別子が含まれる特定ブロックに同期するタイミング信号が複数のレーンに入力され、前記複数のレーンから選択した1つの基準レーンの前記タイミング信号の時点から前記基準レーン以外のレーンの前記タイミング信号の時点までの遅延時間を測定する時間測定部(11)と、
    前記複数のレーンのうちの1つのレーンを前記基準レーンに設定する基準レーン設定部(12)と、
    前記基準レーンの前記タイミング信号の時点から予め定められた所定時間内に前記時間測定部が前記基準レーン以外の全てのレーンの遅延時間を測定すると、前記基準レーンのレーン番号を先頭レーンのレーン番号に決定する先頭レーン決定部(13)と、
    前記時間測定部が前記基準レーン以外の全てのレーンの遅延時間を測定する前に前記所定時間を経過すると前記基準レーン設定部の設定する前記基準レーンを順次変更する基準レーン変更部(14)と、
    を備え
    前記予め定められた所定時間が、送信側で同時に挿入されたアライメントマーカであるか否かを判定可能な時間、或いは、最大スキュー値よりも大きな値である先頭レーン検出回路。
  2. 請求項1に記載の先頭レーン検出回路(10)と、
    前記信号ブロックが複数のレーンに入力され、前記特定ブロックに同期するタイミング信号をレーンごとに前記時間測定部に出力するとともに、前記信号ブロックの入力タイミングに対応させて前記信号ブロックをレーンごとに出力する同期部(31)と、
    前記同期部の出力する各レーンの前記信号ブロックを、前記同期部への入力タイミングに対応するアドレスに関連付けて記憶するデータ記憶部(32)と、
    前記データ記憶部から前記信号ブロックを読み出すアドレスを、前記先頭レーン決定部の測定する各レーンの遅延時間に従ってシフトさせるアドレス制御部(33)と、
    を備えるデスキュー回路。
  3. 前記先頭レーン決定部の決定した先頭レーンのタイミング信号の時点から当該先頭レーン以外のレーンのタイミング信号の時点までの遅延時間を測定し、測定した各レーンの遅延時間に変化があった旨を表示する表示部をさらに備えることを特徴とする請求項2に記載のデスキュー回路。
  4. 複数のレーンのうちの1つのレーンを基準レーンに設定する基準レーン設定手順(S101)と、
    予め定められたデータ量を有する信号ブロックのうちの予め定められた識別子が含まれる特定ブロックに同期するタイミング信号が複数のレーンに入力され、前記基準レーンのタイミング信号の時点から前記基準レーン以外のレーンのタイミング信号の時点までの遅延時間を測定し、測定した各レーンの遅延時間を前記基準レーンのレーン番号と共に記憶する遅延時間測定手順(S102)と、
    前記基準レーンの前記タイミング信号の時点から予め定められた所定時間内に前記基準レーン以外の全てのレーンの遅延時間の測定が完了したか否かを判定する時間判定手順(S103及びS105)と、
    前記時間判定手順において前記所定時間内に前記基準レーン以外の全てのレーンの遅延時間の測定が完了したとき、前記基準レーンのレーン番号を先頭レーンのレーン番号に決定する先頭レーン決定手順(S104)と、
    前記時間判定手順において前記所定時間内に前記基準レーン以外の全てのレーンの遅延時間の測定が完了しないとき、前記基準レーンのレーン番号を変更して前記基準レーン設定手順に移行する基準レーン変更手順(S106及びS107)と、
    を有し、
    前記予め定められた所定時間が、送信側で同時に挿入されたアライメントマーカであるか否かを判定可能な時間、或いは、最大スキュー値よりも大きな値である先頭レーン検出方法。
  5. 請求項に記載の先頭レーン検出方法と、
    前記基準レーン設定手順の前又は前記基準レーン設定手順と前記遅延時間測定手順の間に、前記特定ブロックに同期するタイミング信号をレーンごとに出力するとともに、前記信号ブロックの入力タイミングに対応するアドレスに前記信号ブロックを記憶する信号ブロック記憶手順(S301)と、
    前記先頭レーン決定手順の後に、前記遅延時間測定手順で記憶した各レーンの遅延時間に従ってアドレスをシフトさせ、前記信号ブロック記憶手順で記憶した信号ブロックを読み出す信号ブロック読み出し手順(S312)と、
    を有することを特徴とするデスキュー方法。
  6. 前記先頭レーンのタイミング信号の時点から前記先頭レーン以外のレーンのタイミング信号の時点までの遅延時間を測定し、測定した各レーンの遅延時間に変化があった旨を表示する表示手順を、前記信号ブロック読み出し手順の後にさらに有することを特徴とする請求項5に記載のデスキュー方法。
JP2010153843A 2010-07-06 2010-07-06 先頭レーン検出回路及び方法並びにデスキュー回路及び方法 Active JP5525942B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010153843A JP5525942B2 (ja) 2010-07-06 2010-07-06 先頭レーン検出回路及び方法並びにデスキュー回路及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010153843A JP5525942B2 (ja) 2010-07-06 2010-07-06 先頭レーン検出回路及び方法並びにデスキュー回路及び方法

Publications (2)

Publication Number Publication Date
JP2012019271A JP2012019271A (ja) 2012-01-26
JP5525942B2 true JP5525942B2 (ja) 2014-06-18

Family

ID=45604208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010153843A Active JP5525942B2 (ja) 2010-07-06 2010-07-06 先頭レーン検出回路及び方法並びにデスキュー回路及び方法

Country Status (1)

Country Link
JP (1) JP5525942B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5301643B2 (ja) * 2011-12-20 2013-09-25 アンリツ株式会社 異常レーン検出回路及び方法並びにデスキュー回路及び方法
US9167058B2 (en) * 2013-03-18 2015-10-20 Xilinx, Inc. Timestamp correction in a multi-lane communication link with skew

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04265029A (ja) * 1991-02-20 1992-09-21 Fujitsu Ltd フレ−ムパルス位相差検出方式
TW419924B (en) * 1998-02-16 2001-01-21 Nippon Telegraph & Telephone Channel-to-channel skew compensation
JP3891841B2 (ja) * 2002-01-07 2007-03-14 富士通株式会社 伝送システム

Also Published As

Publication number Publication date
JP2012019271A (ja) 2012-01-26

Similar Documents

Publication Publication Date Title
EP2706686B1 (en) Method, terminal and system for measuring asymmetric delay of transmission link
JP2020523829A5 (ja)
JP5211987B2 (ja) 端末装置及びその時刻調整方法
EP3217249B1 (en) Method and structure for determining inter-system global clock
TWI405118B (zh) A removable memory device, a phase synchronization method, a phase synchronization program, a recording medium thereof, and a host terminal
KR102103698B1 (ko) 통신 시스템 및 슬레이브 장치
KR20130103781A (ko) 마스터 장치와 슬레이브 장치 및 시각 동기 방법
JP5525942B2 (ja) 先頭レーン検出回路及び方法並びにデスキュー回路及び方法
KR20120106699A (ko) 메모리 디바이스에서 기입 타이밍의 조정
US8274374B2 (en) Synchronization method between reader and tag
JP2008186517A (ja) 半導体装置
WO2013187191A1 (ja) I/oデバイス、プログラマブルロジックコントローラ及び演算方法
JP5301643B2 (ja) 異常レーン検出回路及び方法並びにデスキュー回路及び方法
JP2013123224A (ja) 移動電話のデバイスパラメータと信号パラメータとの間の依存関係を決定するための方法及びシステム
CN111064538A (zh) 授时报文发送方法、装置、设备及介质主控板及框式设备
WO2012086074A1 (ja) プログラマブルコントローラの周辺装置、およびその通信方法
JP2007047047A (ja) 無線通信システムと無線通信装置および測距方法
JP5418011B2 (ja) 通信システム、送信装置、受信装置、及び送信プログラム
JP5677069B2 (ja) 通信装置及びデータ処理方法及びプログラム
JP2020046363A (ja) 波形表示装置及び波形表示プログラム
TWI512303B (zh) 自動切換協議以建立並測試資料通道之熱插拔裝置及方法
JP2012160992A (ja) クロック同期式シリアル通信装置およびその通信制御方法
US20130318390A1 (en) Information processing apparatus, method of measuring delay difference, and computer readable recording medium recorded with delay difference measuring program
TW435018B (en) Test method for synchronous serial data transmission
JP5246282B2 (ja) 撮像装置及び位相調整装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140414

R150 Certificate of patent or registration of utility model

Ref document number: 5525942

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250