JP2012019271A - 先頭レーン検出回路及び方法並びにデスキュー回路及び方法 - Google Patents
先頭レーン検出回路及び方法並びにデスキュー回路及び方法 Download PDFInfo
- Publication number
- JP2012019271A JP2012019271A JP2010153843A JP2010153843A JP2012019271A JP 2012019271 A JP2012019271 A JP 2012019271A JP 2010153843 A JP2010153843 A JP 2010153843A JP 2010153843 A JP2010153843 A JP 2010153843A JP 2012019271 A JP2012019271 A JP 2012019271A
- Authority
- JP
- Japan
- Prior art keywords
- lane
- time
- lanes
- unit
- procedure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 87
- 238000001514 detection method Methods 0.000 title claims abstract description 41
- 238000005259 measurement Methods 0.000 claims abstract description 49
- 238000013500 data storage Methods 0.000 claims description 14
- 230000001360 synchronised effect Effects 0.000 claims description 9
- 239000003550 marker Substances 0.000 abstract description 17
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000013208 measuring procedure Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Images
Landscapes
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】本願発明の先頭レーン検出回路は、基準レーンを設定する基準レーン設定部12と、アライメントマーカのタイミング信号T0〜T19が入力され、基準レーン#0のタイミング信号T0の時点から基準レーン#0以外のレーンのタイミング信号T1〜T19の時点までの遅延時間ΔT1〜ΔT19を測定する時間測定部11と、全てのレーンの遅延時間ΔT1〜ΔT19を測定する前に所定時間を経過すると基準レーンを順次変更する基準レーン変更部14と、所定時間内に全てのレーンの遅延時間ΔT1〜ΔT19を測定すると、基準レーンのレーン番号#0を先頭レーンのレーン番号に決定する先頭レーン決定部13と、を備える。
【選択図】図1
Description
11:時間測定部
12:基準レーン設定部
13:先頭レーン決定部
14:基準レーン変更部
31:同期部
32:データ記憶部
33:アドレス制御部
101:デスキュー回路
Claims (4)
- 予め定められたデータ量を有する信号ブロックのうちの予め定められた識別子が含まれる特定ブロックに同期するタイミング信号が複数のレーンに入力され、前記複数のレーンから選択した1つの基準レーンの前記タイミング信号の時点から前記基準レーン以外のレーンの前記タイミング信号の時点までの遅延時間を測定する時間測定部(11)と、
前記複数のレーンのうちの1つのレーンを前記基準レーンに設定する基準レーン設定部(12)と、
前記基準レーンの前記タイミング信号の時点から予め定められた所定時間内に前記時間測定部が前記基準レーン以外の全てのレーンの遅延時間を測定すると、前記基準レーンのレーン番号を先頭レーンのレーン番号に決定する先頭レーン決定部(13)と、
前記時間測定部が前記基準レーン以外の全てのレーンの遅延時間を測定する前に前記所定時間を経過すると前記基準レーン設定部の設定する前記基準レーンを順次変更する基準レーン変更部(14)と、
を備える先頭レーン検出回路。 - 請求項1に記載の先頭レーン検出回路(10)と、
前記信号ブロックが複数のレーンに入力され、前記特定ブロックに同期するタイミング信号をレーンごとに前記時間測定部に出力するとともに、前記信号ブロックの入力タイミングに対応させて前記信号ブロックをレーンごとに出力する同期部(31)と、
前記同期部の出力する各レーンの前記信号ブロックを、前記同期部への入力タイミングに対応するアドレスに関連付けて記憶するデータ記憶部(32)と、
前記データ記憶部から前記信号ブロックを読み出すアドレスを、前記先頭レーン決定部の測定する各レーンの遅延時間に従ってシフトさせるアドレス制御部(33)と、
を備えるデスキュー回路。 - 複数のレーンのうちの1つのレーンを基準レーンに設定する基準レーン設定手順(S101)と、
予め定められたデータ量を有する信号ブロックのうちの予め定められた識別子が含まれる特定ブロックに同期するタイミング信号が複数のレーンに入力され、前記基準レーンのタイミング信号の時点から前記基準レーン以外のレーンのタイミング信号の時点までの遅延時間を測定し、測定した各レーンの遅延時間を前記基準レーンのレーン番号と共に記憶する遅延時間測定手順(S102)と、
前記基準レーンの前記タイミング信号の時点から予め定められた所定時間内に前記基準レーン以外の全てのレーンの遅延時間の測定が完了したか否かを判定する時間判定手順(S103及びS105)と、
前記時間判定手順において前記所定時間内に前記基準レーン以外の全てのレーンの遅延時間の測定が完了したとき、前記基準レーンのレーン番号を先頭レーンのレーン番号に決定する先頭レーン決定手順(S104)と、
前記時間判定手順において前記所定時間内に前記基準レーン以外の全てのレーンの遅延時間の測定が完了しないとき、前記基準レーンのレーン番号を変更して前記基準レーン設定手順に移行する基準レーン変更手順(S106及びS107)と、
を有する先頭レーン検出方法。 - 請求項3に記載の先頭レーン検出方法と、
前記基準レーン設定手順の前又は前記基準レーン設定手順と前記遅延時間測定手順の間に、前記特定ブロックに同期するタイミング信号をレーンごとに出力するとともに、前記信号ブロックの入力タイミングに対応するアドレスに前記信号ブロックを記憶する信号ブロック記憶手順(S301)と、
前記先頭レーン決定手順の後に、前記遅延時間測定手順で記憶した各レーンの遅延時間に従ってアドレスをシフトさせ、前記信号ブロック記憶手順で記憶した信号ブロックを読み出す信号ブロック読み出し手順(S312)と、
を有することを特徴とするデスキュー方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010153843A JP5525942B2 (ja) | 2010-07-06 | 2010-07-06 | 先頭レーン検出回路及び方法並びにデスキュー回路及び方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010153843A JP5525942B2 (ja) | 2010-07-06 | 2010-07-06 | 先頭レーン検出回路及び方法並びにデスキュー回路及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012019271A true JP2012019271A (ja) | 2012-01-26 |
JP5525942B2 JP5525942B2 (ja) | 2014-06-18 |
Family
ID=45604208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010153843A Active JP5525942B2 (ja) | 2010-07-06 | 2010-07-06 | 先頭レーン検出回路及び方法並びにデスキュー回路及び方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5525942B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013131843A (ja) * | 2011-12-20 | 2013-07-04 | Anritsu Corp | 異常レーン検出回路及び方法並びにデスキュー回路及び方法 |
JP2016517680A (ja) * | 2013-03-18 | 2016-06-16 | ザイリンクス インコーポレイテッドXilinx Incorporated | スキューのあるマルチレーン通信リンクにおけるタイムスタンプ補正 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04265029A (ja) * | 1991-02-20 | 1992-09-21 | Fujitsu Ltd | フレ−ムパルス位相差検出方式 |
JPH11341102A (ja) * | 1998-02-16 | 1999-12-10 | Nippon Telegr & Teleph Corp <Ntt> | チャネル間スキュ―補償装置 |
JP2003204318A (ja) * | 2002-01-07 | 2003-07-18 | Fujitsu Ltd | 伝送システム |
-
2010
- 2010-07-06 JP JP2010153843A patent/JP5525942B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04265029A (ja) * | 1991-02-20 | 1992-09-21 | Fujitsu Ltd | フレ−ムパルス位相差検出方式 |
JPH11341102A (ja) * | 1998-02-16 | 1999-12-10 | Nippon Telegr & Teleph Corp <Ntt> | チャネル間スキュ―補償装置 |
JP2003204318A (ja) * | 2002-01-07 | 2003-07-18 | Fujitsu Ltd | 伝送システム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013131843A (ja) * | 2011-12-20 | 2013-07-04 | Anritsu Corp | 異常レーン検出回路及び方法並びにデスキュー回路及び方法 |
JP2016517680A (ja) * | 2013-03-18 | 2016-06-16 | ザイリンクス インコーポレイテッドXilinx Incorporated | スキューのあるマルチレーン通信リンクにおけるタイムスタンプ補正 |
Also Published As
Publication number | Publication date |
---|---|
JP5525942B2 (ja) | 2014-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2706686B1 (en) | Method, terminal and system for measuring asymmetric delay of transmission link | |
JP2020523829A5 (ja) | ||
EP3109665B1 (en) | Error compensation apparatus and method for measuring distance in wireless communication system | |
JP4468322B2 (ja) | ビット誤り測定装置 | |
US9397916B2 (en) | Communication device and communication system | |
US10416704B2 (en) | Method and structure for determining global clock among systems | |
KR101484871B1 (ko) | 마스터 장치와 슬레이브 장치 및 시각 동기 방법 | |
JP6351889B1 (ja) | 通信システム及びスレーブ装置 | |
JP2006311559A5 (ja) | ||
US8274374B2 (en) | Synchronization method between reader and tag | |
JP5525942B2 (ja) | 先頭レーン検出回路及び方法並びにデスキュー回路及び方法 | |
JP2008186517A (ja) | 半導体装置 | |
US20110016232A1 (en) | Time stamping apparatus and method for network timing synchronization | |
JP5515088B2 (ja) | 移動電話のデバイスパラメータと信号パラメータとの間の依存関係を決定するための方法及びシステム | |
JP5301643B2 (ja) | 異常レーン検出回路及び方法並びにデスキュー回路及び方法 | |
JP2007047047A (ja) | 無線通信システムと無線通信装置および測距方法 | |
WO2012086074A1 (ja) | プログラマブルコントローラの周辺装置、およびその通信方法 | |
JP5677069B2 (ja) | 通信装置及びデータ処理方法及びプログラム | |
JP2018152643A (ja) | 調歩同期式シリアルデータ通信装置のデータ受信回路 | |
US20130318390A1 (en) | Information processing apparatus, method of measuring delay difference, and computer readable recording medium recorded with delay difference measuring program | |
JP2011009851A (ja) | 通信システム、送信装置、受信装置、及び送信プログラム | |
US10467171B2 (en) | Detecting the drift of the data valid window in a transaction | |
KR101313273B1 (ko) | 네트워크 시간 동기를 위한 타임 스탬핑 장치 및 방법 | |
TW435018B (en) | Test method for synchronous serial data transmission | |
JPH01256241A (ja) | パターン測定式同期回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140414 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5525942 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |