JP2006262099A - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP2006262099A
JP2006262099A JP2005076965A JP2005076965A JP2006262099A JP 2006262099 A JP2006262099 A JP 2006262099A JP 2005076965 A JP2005076965 A JP 2005076965A JP 2005076965 A JP2005076965 A JP 2005076965A JP 2006262099 A JP2006262099 A JP 2006262099A
Authority
JP
Japan
Prior art keywords
memory
self
refresh
refresh mode
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005076965A
Other languages
English (en)
Inventor
Tomoyuki Okamoto
智至 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Machinery Ltd
Original Assignee
Murata Machinery Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Machinery Ltd filed Critical Murata Machinery Ltd
Priority to JP2005076965A priority Critical patent/JP2006262099A/ja
Publication of JP2006262099A publication Critical patent/JP2006262099A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Facsimiles In General (AREA)

Abstract

【課題】増設メモリにアクセスしない場合には、セルフリフレッシュモードを実行させ、機器全体として消費電力の抑制を図ることのできる電子機器を提供する。
【解決手段】メモリアクセスのないときには増設メモリ3をセルフリフレッシュモードに保持する一方、メモリアクセスの対象になったときには、セルフリフレッシュ指令を解除して、データの読出し、書き込みを行うことを特徴とするメモリ制御手段1を少なくとも備えている。
【選択図】図1

Description

本発明は、画像メモリに増設メモリを付加搭載している電子機器の改良に関する。
従来より、この種の電子機器は公知である。下記特許文献1は、この種の電子機器を提案している。
この種の電子機器では、画像データを通信ネットワークを通じて受信したとき、あるいは、相手先装置のポーリング受信用に画像データを蓄積させる際には、画像メモリへの画像データの蓄積を行う。
ところが、画像データを画像メモリに蓄積を行い、その画像メモリ容量が不足したときには、増設メモリにアクセスして、残りの画像データをその増設メモリに蓄積し、画像データ全体の蓄積漏れが生じないようにしている。
ところで、この種の通信装置では、画像メモリ、増設メモリとしてSDRAMが使用されている場合には、そこに蓄積している画像データを保持するため、メモリコントローラの制御により、所定間隔でリフレッシュモード設定信号を画像メモリ、増設メモリの各々に出力して、それぞれのメモリでリフレッシュ処理を行わせるようにしている。
特開2004−112718号公報
ところで、SDRAMがリフレッシュ処理を行う際には、数mA程度のある程度大きな電流を必要とし、SDRAMの数が増加すれば、それだけ消費電力の消耗が激しくなる。
一方、SDRAMは、セルフリフレッシュモードを実行でき、蓄積されている画像データの保持を、数μA程度の電流により行うことができる。
そもそも増設メモリは、画像メモリとは異なって、原則、画像データの書き込み、読み込み先として使用されるものではなく、画像メモリの容量が不足した際に、画像データの書き込みを行ったり、その読み出しを行うためにアクセスされる予備的手段として使用されるものである。
従って、増設メモリにアクセスしない場合には、セルフリフレッシュモードを実行させておき、蓄積されている画像データの保持さえできればよい。
本発明は、このような事情を考慮して提案されるものであり、増設メモリにアクセスしない場合には、セルフリフレッシュモードを実行させ、機器全体として消費電力の抑制を図ることのできる電子機器を提供することを目的とする。
上記目的を達成するために、本発明の請求項1では、メモリアクセスのないときには増設メモリをセルフリフレッシュモードに保持する一方、メモリアクセスの対象になったときには、セルフリフレッシュ指令を解除して、データの読出し、書き込みを行うことを特徴とするメモリ制御手段を少なくとも備えている。
請求項2では、メモリ制御手段は、画像メモリ、増設メモリには、常時はリフレッシュモード設定信号を送出しており、増設メモリがアクセスされないときには、セルフリフレッシュモード設定信号に切換えるようにしている。
請求項3では、電子機器は、ファクシミリ装置、プリンタ装置、ネットワークスキャナ装置、あるいはそれらの少なくとも2以上の機能を備えた複合機である。
請求項1、2によれば、メモリアクセスのないときには増設メモリをセルフリフレッシュモードに保持するので、機器全体としての消費電力の抑制を図ることができる。
請求項3によれば、請求項1、2の機能を備える複合機を提供できる。
以下に、本発明の実施の形態について説明する。
図1は、本発明による電子機器(例えばファクシミリ複合機)のメモリ制御手段と画像メモリとの基本的な接続構成を示すブロック図である。
この電子機器Fは、メモリ制御手段を構成するCPU/メモリコントローラ1と、画像メモリ2と、増設メモリ3(#1,#2)と、管理メモリ4とを少なくとも備え、CPU/メモリコントローラ1と、SDRAMで構成される各々のメモリ2,3とは、図のように、アドレスバス、データバス、RAS信号線、CAS信号線、チップセレクト信号線、CKE信号線、クロック信号線とを通じて接続されている。特に、CKE信号線については、CKE信号を許可/禁止するAND回路5(#1,#2)を設けることにより、個々の増設メモリ3に対して、CKE信号としてレベル「0」を入力可能な構成にしている。
なお、本実施例ではCKE信号をAND回路5を使用して制御する構成としたが、AND回路5無しでCPUから直接CKE信号(例えばCKE2、CKE3)を出力するようにしてもよい。
CPU/メモリコントローラ1は、画像メモリ2、増設メモリ3に対して、クロック信号に同期してRAS信号線、CAS信号線等の論理の組合せで規定されるコマンドを出力してアクセス制御し、リフレッシュコマンドを定期的に出力して、それらの記憶内容を保持させている。
画像メモリ2や、増設メモリ3は、上述のようにSDRAMで構成されているが、その構成、仕様等は公知である。また、管理メモリ4は、例えばSRAM等で構成できる。
次いで、この電子機器Fのメモリ制御の基本動作を説明する。
電子機器Fのメモリ制御手段1は、画像データの受信や印字出力の際に、画像メモリ2ないし増設メモリ3に対して、画像データを書き込み保存し、更に、必要に応じて適宜、読み出したり、消去したりする基本動作をなす。このため、管理メモリ4には、それら画像データを参照するためのデータを、管理テーブルとして登録しており、画像データを書き込み保存するときには、増設メモリ3よりも画像メモリ2を優先させて利用するようになっている。
すなわち、相手先装置のポーリング受信のための画像データ、通信ネットワークを通じて受信した画像データは、通常は、画像メモリ2に書き込まれるが、画像データが画像メモリ2の容量を越えてしまう場合には、増設メモリ3に書き込まれ、適宜読み出される。
従って、この電子機器Fでは、画像メモリ2は高頻度でアクセスされるが、増設メモリ3は、高頻度にはアクセスされないことになる。このような構成では、増設メモリ3がアクセスされない期間は、それらを省エネルギー状態にして消費電力を低減させることが合理的であるが、本発明では、そのような省エネルギーを、以下の説明のようにして達成している。
ここで、SDRAMのリフレッシュについて説明すると、SDRAMでは、記憶内容を保持するために、定期的なリフレッシュが必要であるが、通常の動作状態では、リフレッシュコマンドを入力してリフレッシュを実行させている。それ以外には、セルフリフレッシュによるリフレッシュが可能であり、SDRAMをセルフリフレッシュ状態にすれば、リフレッシュがSDRAMの内部で自動的に実行される。
SDRAMにおける通常状態からセルフリフレッシュ状態へ移行させる手順は、規格化されており、リフレッシュコマンドと同時に、CKE信号としてレベル「0」を入力すれば、SDRAMは、セルフリフレッシュ状態へ移行し、その後は、CKE信号がレベル「1」になるまで、セルフリフレッシュ状態を継続するようになっている。
そのため、電子機器Fは、CPU/メモリコントローラ1から出力されるCKE信号のレベルを0として、増設メモリ3に対して入力できるようにしており、リフレッシュコマンドと同期させて、各々のAND回路5(#1,#2)に対して、CPU/メモリコントローラ1よりレベル「0」のセルフリフレッシュモード設定信号を出力するようにしている。
すると、増設メモリ3の各々には、AND回路5から、レベル0のCKE信号が入力され、セルフリフレッシュモードが実行される。
一方、セルフリフレッシュモードを開始した後、増設メモリ3のアクセスがあったときには、レベル「1」のセルフリフレッシュモード設定解除信号をAND回路5に入力する。すると、AND回路5からは、増設メモリ3に対してレベル「1」のCKE信号が入力されて、セルフリフレッシュモードが解除され、通常のリフレッシュモードに移行する。
そして、セルフリフレッシュモードを解除した増設メモリ3を使用した画像データの書き込み、読み出しを行うべく、その増設メモリ3に対してチップセレクト信号を出力する。
CPU/メモリコントローラ1は、画像メモリ2、増設メモリ3にアクセスのあったときには、その旨が管理メモリ4に書き込まれるので、それを参照して、セルフリフレッシュモードを解除すべき増設メモリ3を決定する。
図2のフローチャート100〜111は、このような増設メモリ省エネモードの基本動作の一例を示している。
CPU/メモリコントローラ1は、増設メモリ3が付加搭載されているときにはセルフリフレッシュモードを増設メモリ3に開始させる。
そして、画像メモリ2、増設メモリ3のいずれかへのアクセスがあれば、それが画像メモリ2であれば、そのメモリ2を使用した画像データの書き込み、読み出しを行い、増設メモリ3であれば、アクセスのあった増設メモリ3のセルフリフレッシュモードを解除し、その増設メモリ3を使用した画像データの書き込み、読み出しを行う。
画像データの書き込み、読み出しが終了すれば、CPU/メモリコントローラ1は、画像メモリ2、増設メモリ3に対して、セルフリフレッシュモードを開始させる。
図3は、このような電子機器Fを、ファクシミリ装置に適用した一例を示す図である。なお、ファクシミリ装置に限られず、プリンタ装置、ネットワークスキャナ装置などの複合機であってもよい。
この電子機器Fは、CPU/メモリコントローラ1と、画像メモリ2と、増設メモリ3と、管理メモリ4と、電話回線Lに対する接続制御を行うNCU6と、ファクシミリ通信に必要な各種信号の変復調を行うモデム7と、RAM8と、ROM9と、表示操作部10と、読取部11と、コーデック12と、プリンタ13と、外部接続インタフェース14とを備える。
本発明の要部構成の一例を示すブロック図 本発明の増設メモリ省エネモードの基本動作の一例を示すフローチャート 本発明をファクシミリ装置に適用した一例を示すブロック図
符号の説明
F 電子機器
1 CPU/メモリコントローラ
2 画像メモリ
3 増設メモリ

Claims (3)

  1. 画像メモリに増設メモリを付加搭載している電子機器において、
    メモリアクセスのないときには上記増設メモリをセルフリフレッシュモードに保持する一方、メモリアクセスの対象になったときには、セルフリフレッシュ指令を解除して、データの読出し、書き込みを行うことを特徴とするメモリ制御手段を少なくとも備えた電子機器。
  2. 請求項1において、
    上記メモリ制御手段は、画像メモリ、増設メモリには、常時はリフレッシュモード設定信号を送出しており、上記増設メモリがアクセスされないときには、上記セルフリフレッシュモード設定信号に切換えるようにしている電子機器。
  3. 請求項1または2において、
    上記電子機器は、ファクシミリ装置、プリンタ装置、ネットワークスキャナ装置、あるいはそれらの少なくとも2以上の機能を備えた複合機である電子機器。
JP2005076965A 2005-03-17 2005-03-17 電子機器 Withdrawn JP2006262099A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005076965A JP2006262099A (ja) 2005-03-17 2005-03-17 電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005076965A JP2006262099A (ja) 2005-03-17 2005-03-17 電子機器

Publications (1)

Publication Number Publication Date
JP2006262099A true JP2006262099A (ja) 2006-09-28

Family

ID=37100840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005076965A Withdrawn JP2006262099A (ja) 2005-03-17 2005-03-17 電子機器

Country Status (1)

Country Link
JP (1) JP2006262099A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008143056A (ja) * 2006-12-11 2008-06-26 Ricoh Co Ltd 画像形成装置
JP2012227821A (ja) * 2011-04-21 2012-11-15 Ricoh Co Ltd 画像処理装置、画像形成装置、省電力方法、省電力プログラム及び記録媒体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008143056A (ja) * 2006-12-11 2008-06-26 Ricoh Co Ltd 画像形成装置
JP2012227821A (ja) * 2011-04-21 2012-11-15 Ricoh Co Ltd 画像処理装置、画像形成装置、省電力方法、省電力プログラム及び記録媒体

Similar Documents

Publication Publication Date Title
JP5098391B2 (ja) 半導体メモリ、システムおよび半導体メモリの動作方法
JP5725695B2 (ja) データ記憶装置、及びデータ記憶装置の制御方法
JP2009146541A (ja) システム装置およびシステム装置の動作方法
JP5099317B2 (ja) 電子機器
JP4298610B2 (ja) データ記憶装置
EP2857979B1 (en) Memory control device that controls semiconductory memory, memory control method, information device equipped with memory control device, and storage medium storing memory control program
JP3681877B2 (ja) 半導体装置の内部クロック発生回路及び内部クロック発生方法
JP2006262099A (ja) 電子機器
JP2010055419A (ja) メモリ制御回路およびそのメモリ制御回路を搭載した電子機器
JP2007072930A (ja) Ddr−sdramのアクセス制御方法およびその方法を採用した画像処理装置
US8751702B2 (en) Communication processing device that stores communication data in buffers, image forming apparatus, and method of communication processing
JP2009282721A (ja) メモリコントローラ、メモリコントロールシステム及びメモリ遅延量制御方法
JP2007012128A (ja) 半導体記憶装置
JP4280239B2 (ja) 半導体記憶装置
JP2009104271A (ja) オーディオデータ再生装置及びオーディオデータ再生方法
JP2006240130A (ja) 印刷装置のコントローラ
JP5045337B2 (ja) 半導体メモリ、半導体メモリの動作方法およびシステム
JP2016218749A (ja) 情報処理装置、情報処理方法、及びプログラム
JPH0756817A (ja) 半導体記憶装置
JPH08202677A (ja) マイクロコントローラ
JP2000029779A (ja) 画像処理装置
JP3881650B2 (ja) ビデオカメラシステム
JP2007050523A (ja) 印刷装置およびデータ保持方法
JP2008186243A (ja) 受信制御装置および受信制御方法
JP2013228988A (ja) 電子機器

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080603