JP2006261485A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2006261485A5 JP2006261485A5 JP2005078581A JP2005078581A JP2006261485A5 JP 2006261485 A5 JP2006261485 A5 JP 2006261485A5 JP 2005078581 A JP2005078581 A JP 2005078581A JP 2005078581 A JP2005078581 A JP 2005078581A JP 2006261485 A5 JP2006261485 A5 JP 2006261485A5
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- insulating film
- semiconductor device
- back surface
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims 29
- 239000004020 conductor Substances 0.000 claims 11
- 239000011162 core material Substances 0.000 claims 6
- 239000000758 substrate Substances 0.000 claims 5
- 238000004519 manufacturing process Methods 0.000 claims 4
- 238000007789 sealing Methods 0.000 claims 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 2
- 229910052802 copper Inorganic materials 0.000 claims 2
- 239000010949 copper Substances 0.000 claims 2
- 238000000034 method Methods 0.000 claims 2
- 239000011347 resin Substances 0.000 claims 2
- 229920005989 resin Polymers 0.000 claims 2
- 238000001816 cooling Methods 0.000 claims 1
- 238000000465 moulding Methods 0.000 claims 1
Claims (10)
- 主面と、前記主面と反対側の裏面と、前記主面および裏面に形成された複数の導体部と、前記複数の導体部のそれぞれの一部を露出するように、前記主面および裏面のそれぞれに形成されたフィルム状の絶縁膜とを有する配線基板と、
複数の電極が形成された主面、および前記主面と反対側の裏面を有し、前記配線基板の前記主面の前記絶縁膜上にダイボンド用フィルムを介して固定された半導体チップと、
前記配線基板の前記複数の導体部のうち、前記絶縁膜からそれぞれ露出する前記一部と前記半導体チップの前記複数の電極とを電気的に接続する複数のワイヤと、
前記半導体チップおよび前記複数のワイヤを封止する封止体と、
前記配線基板の前記裏面上に設けられ、前記複数の導体部と電気的に接続する複数の外部端子と、
を含むことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、前記配線基板の前記主面と前記裏面のうち、前記導体部の面積が小さい方の面に形成される前記絶縁膜の厚さを、前記導体部の面積が大きい方の面に形成される前記絶縁膜より厚くすることを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記配線基板の前記主面と前記裏面のうち、前記導体部の長さが短い方の面に形成される前記絶縁膜の厚さを、前記導体部の長さが長い方の面に形成される前記絶縁膜より厚くすることを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記配線基板の前記導体部は、銅配線を含むことを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記半導体チップの上に、第2の半導体チップがダイボンド用フィルムを介して固定されていることを特徴とする半導体装置。
- 請求項5記載の半導体装置において、前記半導体チップおよび前記第2の半導体チップは、それぞれ前記配線基板の電極とワイヤによって電気的に接続されていることを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記半導体チップは、主面と、前記主面に対向する裏面と、前記主面に形成された複数の電極とを有し、前記半導体チップは前記半導体チップの前記主面と前記配線基板の前記主面が対向するように搭載されていることを特徴とする半導体装置。
- 以下の工程を含むことを特徴とする半導体装置の製造方法:
(a)主面と、前記主面と反対側の裏面と、前記主面および裏面に形成された複数の導体部と、前記複数の導体部のそれぞれの一部を露出するように、前記主面および裏面のそれぞれに形成されたフィルム状の絶縁膜とを有する配線基板を準備する工程;
(b)複数の電極が形成された主面、および前記主面と反対側の裏面を有する半導体チップを前記配線基板の前記主面の前記絶縁膜上にダイボンド用フィルムを介して固定する工程;
(c)前記配線基板の前記複数の導体部のうち、前記絶縁膜からそれぞれ露出する前記一部と前記半導体チップの前記複数の電極とを複数のワイヤを介して電気的に接続する工程;
(d)前記半導体チップおよび前記複数のワイヤを封止する工程;
(e)前記配線基板の前記裏面上に複数の外部端子を形成する工程。 - 請求項8記載の半導体装置の製造方法において、前記(a)工程で、それぞれに半導体装置を形成可能な複数の領域が区画形成された前記配線基板である多数個取り基板を準備し、さらに前記(d)工程において、樹脂成形金型の1つのキャビティで前記多数個取り基板の前記複数の領域を一括して覆った状態で樹脂封止を行い、前記(e)工程の後、個片化を行うことを特徴とする半導体装置の製造方法。
- 請求項8記載の半導体装置の製造方法において、前記配線基板の前記主面および裏面のそれぞれに形成された前記絶縁膜は、以下の工程により形成されたことを特徴とする;
(a1)銅配線が形成されたコア材を準備する工程;
(a2)前記(a1)工程の後、前記コア材の表面および裏面のそれぞれに前記フィルム状の絶縁膜を配置する工程;
(a3)前記(a2)工程の後、真空吸着により前記コア材の表面および裏面のそれぞれに前記フィルム状の絶縁膜を圧着する工程;
(a4)前記(a3)工程の後、プレス機を用いて熱と荷重を前記フィルム状の絶縁膜が圧着された前記コア材に付与し、前記フィルム状の絶縁膜を前記コア材に熱圧着する工程;
(a5)前記(a4)工程の後、前記フィルム状の絶縁膜が熱圧着された前記コア材を冷却する工程。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005078581A JP2006261485A (ja) | 2005-03-18 | 2005-03-18 | 半導体装置およびその製造方法 |
TW095105294A TW200636938A (en) | 2005-03-18 | 2006-02-16 | A semiconductor device and a manufacturing method of the same |
CNB2006100586776A CN100568498C (zh) | 2005-03-18 | 2006-03-08 | 半导体器件及其制造方法 |
KR1020060024883A KR20060101385A (ko) | 2005-03-18 | 2006-03-17 | 반도체 장치 및 그 제조 방법 |
US11/378,449 US7408252B2 (en) | 2005-03-18 | 2006-03-20 | Semiconductor device and a manufacturing method of the same |
US12/147,905 US7576422B2 (en) | 2005-03-18 | 2008-06-27 | Semiconductor device |
US12/497,174 US7803658B2 (en) | 2005-03-18 | 2009-07-02 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005078581A JP2006261485A (ja) | 2005-03-18 | 2005-03-18 | 半導体装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010127486A Division JP2010187037A (ja) | 2010-06-03 | 2010-06-03 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006261485A JP2006261485A (ja) | 2006-09-28 |
JP2006261485A5 true JP2006261485A5 (ja) | 2008-04-24 |
Family
ID=37002905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005078581A Pending JP2006261485A (ja) | 2005-03-18 | 2005-03-18 | 半導体装置およびその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (3) | US7408252B2 (ja) |
JP (1) | JP2006261485A (ja) |
KR (1) | KR20060101385A (ja) |
CN (1) | CN100568498C (ja) |
TW (1) | TW200636938A (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007335581A (ja) * | 2006-06-14 | 2007-12-27 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2008288400A (ja) * | 2007-05-18 | 2008-11-27 | Panasonic Corp | 回路基板,樹脂封止型半導体装置,樹脂封止型半導体装置の製造方法,トレイおよび検査ソケット |
US8357998B2 (en) * | 2009-02-09 | 2013-01-22 | Advanced Semiconductor Engineering, Inc. | Wirebonded semiconductor package |
JP2010278306A (ja) * | 2009-05-29 | 2010-12-09 | Sanyo Electric Co Ltd | 半導体装置 |
TWI388018B (zh) * | 2009-10-22 | 2013-03-01 | Unimicron Technology Corp | 封裝結構之製法 |
TWI416636B (zh) * | 2009-10-22 | 2013-11-21 | Unimicron Technology Corp | 封裝結構之製法 |
CN102054714B (zh) * | 2009-11-06 | 2012-10-03 | 欣兴电子股份有限公司 | 封装结构的制法 |
US8742603B2 (en) * | 2010-05-20 | 2014-06-03 | Qualcomm Incorporated | Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC) |
JP2012033637A (ja) | 2010-07-29 | 2012-02-16 | Nitto Denko Corp | ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法 |
US9406579B2 (en) * | 2012-05-14 | 2016-08-02 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of controlling warpage in semiconductor package |
CN110429036A (zh) * | 2019-06-19 | 2019-11-08 | 惠州市志金电子科技有限公司 | 接触式身份识别卡的封装工艺及接触式身份识别卡 |
JP2021093417A (ja) * | 2019-12-09 | 2021-06-17 | イビデン株式会社 | プリント配線板、及び、プリント配線板の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3408630A1 (de) * | 1984-03-09 | 1985-09-12 | Hoechst Ag, 6230 Frankfurt | Verfahren und schichtmaterial zur herstellung durchkontaktierter elektrischer leiterplatten |
JP2001284491A (ja) * | 2000-03-31 | 2001-10-12 | Sumitomo Metal Electronics Devices Inc | プラスチック基板 |
JP2004152778A (ja) * | 2001-09-05 | 2004-05-27 | Hitachi Chem Co Ltd | 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法 |
JP4963148B2 (ja) | 2001-09-18 | 2012-06-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US7579251B2 (en) * | 2003-05-15 | 2009-08-25 | Fujitsu Limited | Aerosol deposition process |
JP4260617B2 (ja) * | 2003-12-24 | 2009-04-30 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US7489032B2 (en) * | 2003-12-25 | 2009-02-10 | Casio Computer Co., Ltd. | Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same |
JP2005277356A (ja) * | 2004-03-26 | 2005-10-06 | Sanyo Electric Co Ltd | 回路装置 |
KR100557540B1 (ko) * | 2004-07-26 | 2006-03-03 | 삼성전기주식회사 | Bga 패키지 기판 및 그 제작 방법 |
-
2005
- 2005-03-18 JP JP2005078581A patent/JP2006261485A/ja active Pending
-
2006
- 2006-02-16 TW TW095105294A patent/TW200636938A/zh unknown
- 2006-03-08 CN CNB2006100586776A patent/CN100568498C/zh not_active Expired - Fee Related
- 2006-03-17 KR KR1020060024883A patent/KR20060101385A/ko not_active Application Discontinuation
- 2006-03-20 US US11/378,449 patent/US7408252B2/en active Active
-
2008
- 2008-06-27 US US12/147,905 patent/US7576422B2/en active Active
-
2009
- 2009-07-02 US US12/497,174 patent/US7803658B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006261485A5 (ja) | ||
JP2006303371A5 (ja) | ||
JP2007141994A (ja) | 両面電極パッケージ及びその製造方法 | |
TWI429043B (zh) | 電路板結構、封裝結構與製作電路板的方法 | |
JP2010287710A5 (ja) | 半導体装置の製造方法 | |
TW201513281A (zh) | 封裝載板及其製作方法 | |
JP2009194189A5 (ja) | ||
TW201515181A (zh) | 無芯層封裝結構及其製造方法 | |
JP2007300088A5 (ja) | ||
JP2004014823A5 (ja) | ||
JP3522177B2 (ja) | 半導体装置の製造方法 | |
JP2004014823A (ja) | 半導体装置及びその製造方法 | |
WO2007057954A1 (ja) | 半導体装置及びその製造方法 | |
JP2003170465A (ja) | 半導体パッケージの製造方法およびそのための封止金型 | |
US20200243428A1 (en) | Packaged multichip module with conductive connectors | |
TWI387067B (zh) | 無基板晶片封裝及其製造方法 | |
JP2006279088A (ja) | 半導体装置の製造方法 | |
KR101099688B1 (ko) | 단층 보드온칩 패키지 기판 및 그 제조방법 | |
JP2003318333A (ja) | 混成集積回路装置 | |
JP2007134618A5 (ja) | ||
JP2006066551A5 (ja) | ||
JPH09162342A (ja) | 半導体装置及びその製造方法 | |
JP2004281486A (ja) | 半導体パッケージ及び同パッケージを用いた半導体装置 | |
TWI418006B (zh) | 單層線路之封裝基板及其製法暨封裝結構 | |
TWI236718B (en) | Chip packaging method without lead frame |