JP2006253518A - 選択Ｗ−ＣＶＤ法及びＣｕ多層配線の製作法 - Google Patents

選択Ｗ−ＣＶＤ法及びＣｕ多層配線の製作法 Download PDF

Info

Publication number
JP2006253518A
JP2006253518A JP2005070290A JP2005070290A JP2006253518A JP 2006253518 A JP2006253518 A JP 2006253518A JP 2005070290 A JP2005070290 A JP 2005070290A JP 2005070290 A JP2005070290 A JP 2005070290A JP 2006253518 A JP2006253518 A JP 2006253518A
Authority
JP
Japan
Prior art keywords
gas
chemical formula
selective
atom
gas containing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005070290A
Other languages
English (en)
Other versions
JP4941921B2 (ja
Inventor
Shigefumi Itsudo
成史 五戸
Masamichi Harada
雅通 原田
Nobuyuki Kato
伸幸 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2005070290A priority Critical patent/JP4941921B2/ja
Priority to CNB2006800011461A priority patent/CN100490092C/zh
Priority to US11/886,428 priority patent/US7790590B2/en
Priority to KR1020097005895A priority patent/KR20090035648A/ko
Priority to PCT/JP2006/304871 priority patent/WO2006098259A1/ja
Priority to KR1020077009379A priority patent/KR20070063019A/ko
Publication of JP2006253518A publication Critical patent/JP2006253518A/ja
Application granted granted Critical
Publication of JP4941921B2 publication Critical patent/JP4941921B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C23C16/0218—Pretreatment of the material to be coated by heating in a reactive atmosphere
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】 選択性の破れを防いで、有用なＷキャップ膜を形成する選択Ｗ−ＣＶＤ法及びＣｕ多層配線の製作法の提供。
【解決手段】 絶縁膜のホール等の構造内にＣｕ系配線膜を埋め込んだ基板に対して原料ガスを供給し、この配線膜上に選択的にＷキャップ膜を形成する前に、Ｎ原子、Ｈ原子及びＳｉ原子から選ばれた原子を化学式中に含んだ化合物のガスを所定の状態で用いて３００℃以下で絶縁膜表面とＣｕ系配線膜表面の前処理を行う。前処理後、Ｃｕ系配線膜表面上に選択的にＷキャップ膜を形成し、その後さらに上層Ｃｕ配線を製作する。
【選択図】 図１

Description

本発明は、選択Ｗ−ＣＶＤ法及びＣｕ多層配線の製作法に関し、特にＣｕ系配線上にＷキャップ膜を選択的に形成する選択Ｗ−ＣＶＤ法及びこの選択Ｗ−ＣＶＤ法を利用したＣｕ多層配線の製作法に関する。
Ｃｕ配線の信頼性をあげるために、Ｃｕ配線上を金属膜でキャップする方法が提案されており、例えば、メッキによる選択成膜法や選択ＣＶＤ法により金属キャップ膜を形成する方法(例えば、特許文献１参照)が知られている。
選択ＣＶＤ法は、例えば、図１のプロセスフロー図に示すように、Ｃｕ配線を作成する際に、絶縁膜付きの基板上に設けられたホールやトレンチ等の構造内へ、メッキ法により下層Ｃｕ配線となるＣｕ膜を埋め込み(図１(ａ))、余分なＣｕ膜をＣＭＰにより削り落とし(図１(ｂ))、ｗｅｔ洗浄により絶縁膜やＣｕ配線上の汚れをクリーニングし(図１(ｃ))、その後キャップ膜を下層Ｃｕ配線上へ選択的に形成する(図１(ｄ−２))ことにより行われる。通常、この選択成膜の終了後、上層Ｃｕ配線を製作するため、さらに絶縁膜を形成した(図１(ｅ))後、この絶縁膜に対して公知のパターニングを行い(図１(ｆ))、ＰＶＤ法、ＣＶＤ法又はＡＬＤ法によりバリアメタル膜を形成し(図１(ｇ))、次いで、ＰＶＤ法やＣＶＤ法によりＣｕシード膜を形成し(図１(ｈ))、メッキ法により上層Ｃｕ配線膜を形成する。
上記図１(ｄ−２)のプロセスは、基本的に、選択成長であるため、選択性の破れが、このＣＶＤプロセスが使えるかどうかの判断基準になる。通常、上層Ｃｕ配線を形成する前にキャップ膜用金属を選択成長させるためには、前処理(図１(ｄ−１))を行うことにより、Ｃｕの酸化物膜を還元して清浄なＣｕ金属を準備した後、キャップ膜用の金属を成膜することが行われている。この前処理方法として、従来、Ｈ２アニール処理やＨ２プラズマ処理やＨラジカル処理のような処理方法を実施している。しかし、これらの処理方法を実施した場合、絶縁膜上もＨ原子で終端するため、Ｃｕ配線膜のみならず、絶縁膜上にもキャップ金属が成長することになる。そのため、このような前処理をした従来の選択ＣＶＤプロセスをキャップ膜の形成に使うには実用上問題がある。
選択ＣＶＤ法に従って、例えば原料ガスとしてＷＦ６を用いてキャップ膜を形成する際に、上記前処理方法として、Ｈ２アニール処理やＨ２プラズマ処理を行った場合、図２に示すように、Ｃｕ配線膜上のみならず、絶縁膜上にもＷ膜がブランケット様に形成され、選択性が激しく破れる。これは、絶縁膜上がＨ原子で終端するので、絶縁膜表面に活性点が生じ、このＨ原子にＷＦ６がアタックしてＨＦを生成せしめ、このＨＦにより絶縁膜がエッチングされて、選択性の破れが出るものと考えられる。この選択性の破れとは、絶縁性物質の表面にキャップ膜材料が析出する現象をいう。選択性の破れが生じると、エッチバックを行わなければならなくなり、選択ＣＶＤ法の利点が損なわれるという問題がある。
特開平１０−２２９０５４号公報(特許請求の範囲)
本発明の課題は、上記従来技術の問題点を解決することにあり、選択Ｗ−ＣＶＤ法における選択性の破れを防いで、有用なＷキャップ膜をＣｕ系配線膜上に形成する方法、及びこの選択Ｗ−ＣＶＤ法を利用してＣｕ多層配線を製作する方法を提供することにある。
本発明者らは、従来の前処理方法の代わりに、絶縁膜表面をＮ化又はアルキル化することにより不活性化すれば、従来技術において生じている選択性の破れを防ぐことができることに気がつき、本発明を完成するに至った。
本発明の選択Ｗ−ＣＶＤ法は、表面に絶縁膜を有し、かつ、この絶縁膜にホール、トレンチ構造が設けられている基板で、このホール、トレンチ構造内にＣｕ系配線膜が埋め込まれている基板を真空チャンバー内へ載置し、基板を所定の温度に加熱して真空チャンバー内へ原料ガスを導入し、Ｃｕ系配線膜表面上に選択的にＷキャップ膜を形成する選択Ｗ−ＣＶＤ法であって、原料ガスを導入する前に、(１)Ｎ原子とＨ原子とを化学式中に含んだ化合物のガス、(２)Ｎ原子を化学式中に含んだ化合物のガスとＨ原子を化学式中に含んだ化合物のガスとの混合ガス、(３)Ｓｉ原子を化学式中に含んだ化合物のガス、又は(４)前記Ｎ原子とＨ原子とを化学式中に含んだ化合物のガス、Ｎ原子を化学式中に含んだ化合物のガスとＨ原子を化学式中に含んだ化合物のガスとの混合ガス、及びＨ原子を化学式中に含んだ化合物のガスから選ばれたガスと、Ｓｉ原子を化学式中に含んだ化合物のガスとの混合ガスを前処理ガスとして使用して、絶縁膜表面とＣｕ系配線膜表面とを前処理することを特徴とする。
このような前処理を行うことにより絶縁膜表面が不活性化するので、その後の選択Ｗ−ＣＶＤ法を実施する際に、絶縁膜上では原料ガスの吸着が阻害されるため、原料の分解も起こらず、その結果成膜も起こらず、選択性の破れが防止されて、Ｃｕ系配線膜上にのみ選択的にＷキャップ膜が形成されるようになる。
前記Ｎ原子とＨ原子とを化学式中に含んだ化合物のガスは、例えば、ＮＨ３ガス、ＮＨ２ＮＨ２ガス、及びこれらガスの混合ガスから選ばれたガスであることが好ましい。
前記Ｎ原子を化学式中に含んだ化合物のガスとＮ原子を化学式中に含んだ化合物のガスは、例えば、Ｎ２ガスとＨ２ガスとの混合ガスであることが好ましい。
前記Ｎ２ガスとＨ２ガスとの混合ガスの場合、流量基準で、式：０.２≦Ｎ２／Ｈ２≦１.０を満足するものであることが好ましい。Ｎ２／Ｈ２が０.２未満であると選択性の破れが激しくなり、また、１.０を超えるとメタル膜(Ｃｕ配線)上への核発生頻度が悪化して、Ｗ膜を形成し難くなる。
前記Ｓｉ原子を含んだガスは、シラノール類であり、このようなシラノール類は、化学式：Ｈ３ＳｉＯＨ、Ｒ３ＳｉＯＨ(式中、Ｒはアルキル基を示す)及びＲ２Ｓｉ(ＯＨ)２(式中、Ｒは、前記定義の通り)を有する化合物から選ばれた少なくとも一種であることが好ましい。このなかで、トリエチルシラノールがより好ましい。
本発明によれば、前記Ｎ原子とＨ原子とを化学式中に含んだ化合物のガス、Ｎ原子を化学式中に含んだ化合物のガスとＨ原子を化学式中に含んだ化合物のガスとの混合ガス、及びＨ原子を化学式中に含んだ化合物のガスは、プラズマの発生により又は触媒により分解されて活性化された状態で、また、Ｓｉ原子を化学式中に含んだ化合物のガスは、そのままの生ガスで又はプラズマの発生により分解されて活性化された状態で、所定量が真空チャンバー内へ導入される。
前記Ｓｉ原子を化学式中に含んだ化合物のガスは、前記したような前処理をした後、原料ガスを導入する際に導入しても良い。
本発明のＣｕ多層配線の製作法は、表面に絶縁膜を有し、かつ、この絶縁膜にホール、トレンチ構造が設けられている基板で、このホール、トレンチ構造内に下層Ｃｕ系配線膜が埋め込まれている基板を真空チャンバー内へ載置し、上記前処理を行った後、この基板を所定の温度に加熱し、次いで真空チャンバー内へ原料ガスを導入し、公知の選択Ｗ−ＣＶＤ法により前記下層Ｃｕ系配線膜表面上に選択的にＷキャップ膜を形成した後、絶縁膜を形成し、この絶縁膜をパターニングし、次いでバリアメタル膜とＣｕシード成膜を行った後、上層Ｃｕ系配線を成膜することを特徴とする。
本発明によれば、特定の前処理ガスから生成した活性種(ラジカル等)を用いて基板表面を前処理することにより、選択Ｗ−ＣＶＤ法でＷキャップ膜を形成する際に、選択性の破れを防止してＣｕ系配線膜上にＷキャップ膜を効率的に形成できるという効果、及びこの選択Ｗ−ＣＶＤ法を利用して所望のＣｕ多層配線を製作することができるという効果を奏する。
本発明の選択Ｗ−ＣＶＤ法の実施の形態によれば、原料ガスの導入前に、上記したような、(１)Ｎ原子とＨ原子とを化学式中に含んだ化合物のガス、(２)Ｎ原子を化学式中に含んだ化合物のガスとＨ原子を化学式中に含んだ化合物のガスとの混合ガス、(３)Ｓｉ原子を化学式中に含んだ化合物のガス、又は(４)前記Ｎ原子とＨ原子とを化学式中に含んだ化合物のガス、Ｎ原子を化学式中に含んだ化合物のガスとＨ原子を化学式中に含んだ化合物のガスとの混合ガス、及びＨ原子を化学式中に含んだ化合物のガスから選ばれたガスと、Ｓｉ原子を化学式中に含んだ化合物のガスとの混合ガスを前処理ガスとして使用して、活性化した状態で又は生ガスの状態で、絶縁膜表面とＣｕ系配線膜表面とを前処理する。
この場合、前記ガス(１)、(２)、(３)又は(４)、好ましくは前記ガス(１)又は(２)を前処理ガスとして使用して前処理した後、原料ガスを導入して成膜する際に、Ｓｉ原子を化学式中に含んだ化合物のガスを原料ガスと一緒に又は別個に導入することができる。すなわち、このＳｉ原子を化学式中に含んだ化合物のガスは、前処理中に使用しても良いし、成膜中に常に流していても良いし、前処理中及び成膜中を通して使用しても良い。
前記Ｎ原子とＨ原子とを化学式中に含んだ化合物のガス、及びＮ原子を化学式中に含んだ化合物のガスとＨ原子を化学式中に含んだ化合物のガスとの混合ガスは、プラズマの発生により又は触媒により分解されて活性化された状態で、また、Ｓｉ原子を化学式中に含んだ化合物のガスは、そのままの生ガスで又はプラズマの発生により分解されて活性化された状態で、真空チャンバーへ導入される。このような前処理を行うことにより、選択Ｗ−ＣＶＤ法において、選択性の破れが生じることなく所望のＷキャップ膜が形成され得る。
本発明において、絶縁膜としては、半導体産業において通常用いられるものであれば特に制限される訳ではなく、例えばＳｉＯ２膜の他に、ＳＯＧ膜やＳｉＯＣ膜や窒化物膜等の公知の絶縁性物質からなる膜を挙げることができる。また、本発明におけるＣｕ系配線膜は、Ｃｕ膜及びＣｕ合金膜(例えば、ＣｕＡｌ、ＣｕＡｇ、ＣｕＳｎ等)からなる配線膜である。
前記前処理、例えば、Ｎ原子とＨ原子とを化学式中に含んだ化合物のガスを用いる前処理により、絶縁膜の表面層に存在するＯやＯＨ等がＮやＮＨで終端されることになる。絶縁膜の最表面層が、このような活性点のないものとなると、原料ガス(例えば、ＳｉＨ４等のシランガス)の吸着が阻害されるので、絶縁膜表面で原料ガスの分解が起こることもなく、成膜も起こらない。そのため、Ｃｕ系配線膜上にのみＷキャップ膜が形成され、選択性の破れが生じることはない。
また、Ｓｉ原子を化学式中に含んだ化合物のガス(例えば、トリエチルシラノール等のシラノール類のガス)を、単独で又は他の上記ガス(１)、(２)と共に導入して原料ガスの導入前に前処理を行う場合、あるいはＳｉ原子を含んだガスを原料ガスの導入の際に導入する場合は、絶縁膜の表面層に存在するＯやＯＨ等が−Ｏ−Ｓｉ−Ｒ(Ｒ：アルキル基)となり、最表面層がアルキル基で終端されることになる。絶縁膜の最表面層が、このような活性点のないものとなると、原料ガス(例えば、ＳｉＨ４等のシランガス)の吸着が阻害されるので、絶縁膜表面で原料ガスの分解が起こることもなく、成膜も生じない。そのため、Ｃｕ系配線膜上にのみＷキャップ膜が形成され、選択性の破れが生じることはない。
Ｓｉ原子を含んだガスとしては、上記したように、ＳｉとＯＨを含んだ化学式：Ｈ３ＳｉＯＨ、又はＲ３ＳｉＯＨ若しくはＲ２Ｓｉ(ＯＨ)２(式中、Ｒはアルキル基を示す)のアルキル置換体であるシラノール類、好ましくはトリエチルシラノールを用いることができる。ここで、アルキル基は、メチル、エチル、プロピル、ブチル、ペンチル、ヘキシル基等の低級アルキル基であることが好ましい。このシラノール類は、選択Ｗ−ＣＶＤ法を行う前の前処理に、単独で用いても、他の上記ガス(１)、(２)と共に用いても、あるいはまた選択Ｗ−ＣＶＤ法を行う際に原料ガスと共に用いてもよい。この場合、Ｈ３ＳｉＯＨはＮ原子及びＨ原子を含んだガスと共に用いることが好ましい。
本発明によれば、前記Ｎ原子及び／又はＨ原子を含んだガスを、例えばプラズマの発生により活性化された活性種(ラジカル)又は触媒により活性化された活性種(ラジカル)の形で真空チャンバー内へ導入することについて上述したが、この活性種の形成方法には特に制限はなく、公知の方法を使用できる。
前記した前処理でのプラズマ発生方法としては、特に制限はなく、半導体用の薄膜作製分野で通常用いられる熱電子放電形、二極放電形、マグネトロン放電形、無電極放電形、ＥＣＲ放電形等を用いればよく、例えば、ＲＦによる平行平板型プラズマやＩＣＰ(誘導結合プラズマ)等を使用することができる。
また、プラズマの代わりに用いる触媒方式も、特に制限はなく、ラジカル発生手段として用いられている公知の触媒方式であれば良い。例えば、１７００〜１８００℃程度に加熱したＷ等の公知の触媒金属に前処理ガスを接触させ、活性化して生成するラジカルを使用することができる。
本発明における前処理の温度は、３００℃以下であることが好ましい。３００℃を超えるとＣｕ自身の膨張等が生じ、Ｃｕ配線の信頼性が落ちるという問題がある。前処理温度が１００℃程度以上であれば、所望の前処理の効果が達成される。
本発明によれば、前処理は、真空チャンバー内に載置されたウェハを３００℃以下(例えば、２５０℃)に加熱した後、通常のプラズマ条件下、Ｎ原子及び／又はＨ原子を含んだガスでプラズマをたてて行われる。生成したＨラジカルでＣｕ系膜上の酸化物膜を除去すると同時に、生成したＮラジカル、ＮＨラジカル等で絶縁膜上がＮ化される。Ｓｉ原子を含むガスを使用する場合は、絶縁膜上がアルキル化される。その後、選択Ｗ−ＣＶＤプロセスを３００℃以下(例えば、２５０℃)で行う。この成膜温度の下限は、Ｗキャップ膜を形成することができる温度であればよい。例えば、成膜温度が２００℃程度以上であれば、所望のＷキャプ膜を形成できる。
本発明での前処理は、選択Ｗ−ＣＶＤを行うプロセス室と別のチャンバーで行っても良いし、同じチャンバで行っても良い。
原料ガスとしては、通常Ｗ−ＣＶＤ法で用いられるものであれば特に制限されず、例えば、ＷＦ６、Ｗ(ＣＯ)６等を、また、Ｗ膜形成の補助ガスとしてのＳｉＨ４、Ｈ２等のガスを挙げることができる。この原料ガスは、アルゴン等の不活性ガスをキャリアガスとして用いて真空チャンバー内へ導入されてもよい。この場合、Ｗキャップ膜の形成反応は、以下の反応式に基づく。
２ＷＦ６ ＋ ３ＳｉＨ４ → ２Ｗ ＋ ３ＳｉＦ４ ＋ ６Ｈ２
ＷＦ６ ＋ ３Ｈ２ → Ｗ ＋ ６ＨＦ
選択Ｗ−ＣＶＤプロセスとしては、例えば、原料ガスとしてのＷＦ６のＳｉＨ４還元法あるいはキャリアガスとしてＨ２を用いるプロセスを使用することができる。この場合、還元性ガスとしてモノシランの代わりに、水素ガスや他の還元性ガスを用いても良い。この還元性ガスの代わりに、絶縁膜に設けられたホールやトレンチの底部に露出しているＳｉ等を還元剤としても用いることもできる。ビアプラグへの埋め込み等の他の適応プロセスにおける選択性の破れを防ぐためにも、上記前処理は有用である。
また、本発明のＣｕ多層配線の製作法によれば、上記方法によりＷキャップ膜を形成した後、通常のＣＶＤ法により絶縁膜(例えば、ＳｉＯ２膜等)を形成し、通常の方法によりこの絶縁膜をパターニングし、次いで、所望によりバリアメタル膜を形成し、このバリアメタル膜の上に通常の方法でＣｕシード成膜を行った後、通常のメッキ法等により上層Ｃｕ配線を製作することができる。
本実施例では、図１に示すプロセスフロー図に準じて、Ｃｕ配線製作プロセスを実施した。
処理基板として、絶縁膜(ＳｉＯ２薄膜)が表面に設けられている８インチＳｉシリコンウエハであって、この絶縁膜にホール、トレンチ構造が設けられた基板を用いた。このホール、トレンチ構造内へ、通常のメッキ法により下層配線のＣｕ膜を埋め込み(図１(ａ))、余分のＣｕ膜を通常のＣＭＰにより削り落とした(図１(ｂ))。
かくして得られた基板に対して脱ガス処理(脱ガス条件：２５０℃)を行なったものを前処理用チャンバー内に搬入し、基板を処理温度２５０℃まで加熱した。次いで、マスフローコントローラー(ＭＦＣ)でガス流量を制御したＮ２ガス５０ｓｃｃｍとＨ２ガス１００ｓｃｃｍとを同時にチャンバー内に導入し、ＲＦプラズマ(プラズマ条件：ＲＦ＝５０Ｗ、圧力５Ｐａ)にて放電を立て、３０秒間、基板表面を前処理した(図１(ｄ−１))。この時、Ｈ２ガスがプラズマにより分解されて生成されたＨラジカルにより、Ｃｕ配線膜表面に残っていたＣｕの酸化物膜が還元されて除去され、また、Ｎ２ガスがプラズマにより分解されて生成されたＮラジカルにより、絶縁膜表面上がＮ化された。
上記前処理プロセスの終了後、処理された基板を前処理用チャンバーから真空ロボットにより搬出し、選択Ｗ−ＣＶＤ法を実施するチャンバー内に搬入し、ＷＦ６及びＳｉＨ４を用いる選択Ｗ−ＣＶＤプロセスによりＷキャップ膜を形成せしめた(図１(ｄ−２))。選択Ｗ−ＣＶＤ用チャンバー内では、搬入した基板を、２５０℃になるまで加温し、維持した後、ＷＦ６ガス１０ｓｃｃｍ、ＳｉＨ４ガス５ｓｃｃｍを導入して、２０秒間、Ｗを成膜させた。この場合、キャリアガスとしてアルゴンを用いてもよい。
上記のようにして行なった成膜プロセスの選択性結果と、比較としてＨ２プラズマ処理又はＨ２アニール処理のみにより前処理を行った場合の選択性結果とを図３に示す。図３から、Ｈ２ガスのみによる前処理では、選択性の破れが激しいが、Ｎ原子とＨ原子とを含んだプラズマの前処理を行うことで、選択性の破れは全く観測され無いことが判る。
また、図４に、上記と同様にＮ２ガス５０ｓｃｃｍとＨ２ガス１００ｓｃｃｍとを用いてプラズマをたてて前処理を行った後、Ｃｕ配線上にＷキャップ膜を形成した場合の基板のＳＥＭ写真を示す。このＳＥＭ写真から、Ｗ膜がＣｕ膜上に選択的に形成され、絶縁膜上に選択性の破れが無いことが判る。
上記のようにして得られたＷキャプ膜の形成された基板に対して、上層Ｃｕ配線製作のため、通常のＣＶＤ法により絶縁膜(ＳｉＯ２膜)を形成し(図１(ｅ))、通常の方法により絶縁膜のパターニング(図１(ｆ))を行った後、所望によりバリアメタル膜を形成し(図１(ｇ))、その上にＣｕシード成膜を行い(図１(ｈ))、次いでメッキ法により上層Ｃｕ配線を成膜し、Ｃｕ多層配線を製作した。
前処理ガスとして、ＮＨ３ガス１００ｓｃｃｍを用い、 １５０℃で実施例１のプロセスを実施した。得られた選択性結果(ＳＥＭ写真)によれば、実施例１の場合と同様に選択性の破れは観測されなかった。
(比較例１)
前処理ガスとして、Ｎ２ガス１５ｓｃｃｍとＨ２ガス１００ｓｃｃｍとを同時に前処理チャンバー内へ導入し、また、Ｎ２ガス１１０ｓｃｃｍとＨ２ガス１００ｓｃｃｍとを同時に前処理チャンバー内へ導入した以外は、実施例１記載の方法を繰り返した。いずれの場合も、得られた選択性結果(ＳＥＭ写真)によれば、選択性の破れが観察された。
(比較例２)
前処理温度を３５０℃に設定した以外は、実施例１記載の方法を繰り返した。得られた選択性結果(ＳＥＭ写真)によれば、選択性の破れが観察された。
前処理ガスとして、トリエチルシラノールガス０．１ｓｃｃｍを用いたこと以外は、実施例１のプロセスを実施した。得られた選択性結果(ＳＥＭ写真)によれば、実施例１の場合と同様に選択性の破れは観測されなかった。
本発明によれば、上記したようなＮ原子、Ｈ原子及びＳｉ原子から選ばれた原子を化学式中に含んだ特定の化合物のガスを所定の状態で用いて、絶縁膜表面とＣｕ系配線膜表面とを前処理することにより、その後の選択Ｗ−ＣＶＤ法によりＷキャップ膜を形成する際に、選択性の破れが防止され、Ｗキャップ膜を選択的にＣｕ系配線膜上に形成できるので、本発明は、半導体産業におけるＣｕ系配線成膜分野に有効に適用できる。
選択Ｗ−ＣＶＤ法を行うプロセスフロー図。 Ｈ２プラズマにより前処理を行った後に、選択Ｗ−ＣＶＤ法を実施した場合のＷキャップ膜のＳＥＭ写真。 実施例１に従って行った成膜プロセスの選択性結果を、比較例と共に示すグラフ。 実施例１に従って成膜プロセスを行った場合のＷキャップ膜のＳＥＭ写真。

Claims (17)

  1. 表面に絶縁膜を有し、かつ、この絶縁膜にホール、トレンチ構造が設けられている基板で、このホール、トレンチ構造内にＣｕ系配線膜が埋め込まれている基板を真空チャンバー内へ載置し、基板を所定の温度に加熱して真空チャンバー内へ原料ガスを導入し、前記Ｃｕ系配線膜表面上に選択的にＷキャップ膜を形成する選択Ｗ−ＣＶＤ法であって、前記原料ガスを導入する前に、(１)Ｎ原子とＨ原子とを化学式中に含んだ化合物のガス、(２)Ｎ原子を化学式中に含んだ化合物のガスとＨ原子を化学式中に含んだ化合物のガスとの混合ガス、(３)Ｓｉ原子を化学式中に含んだ化合物のガス、又は(４)前記Ｎ原子とＨ原子とを化学式中に含んだ化合物のガス、Ｎ原子を化学式中に含んだ化合物のガスとＨ原子を化学式中に含んだ化合物のガスとの混合ガス、及びＨ原子を化学式中に含んだ化合物のガスから選ばれたガスと、Ｓｉ原子を化学式中に含んだ化合物のガスとの混合ガスを前処理ガスとして使用して、絶縁膜表面とＣｕ系配線膜表面とを前処理することを特徴とする選択Ｗ−ＣＶＤ法。
  2. 前記Ｎ原子とＨ原子とを化学式中に含んだ化合物のガスが、ＮＨ３ガス、ＮＨ２ＮＨ２ガス、及びこれらガスの混合ガスから選ばれたガスであることを特徴とする請求項１記載の選択Ｗ−ＣＶＤ法。
  3. 前記Ｎ原子を化学式中に含んだ化合物のガスとＨ原子を化学式中に含んだ化合物のガスとの混合ガスが、Ｎ２ガスとＨ２ガスとの混合ガスであることを特徴とする請求項１記載の選択Ｗ−ＣＶＤ法。
  4. 前記Ｎ２ガスとＨ２ガスとの混合ガスが、流量基準で、式：０.２≦Ｎ２／Ｈ２≦１．０を満足するものであることを特徴とする請求項３記載の選択Ｗ−ＣＶＤ法。
  5. 前記Ｓｉ原子を化学式中に含んだ化合物のガスが、シラノール類のガスであることを特徴とする請求項１〜４のいずれかに記載の選択Ｗ−ＣＶＤ法。
  6. 前記シラノール類が、化学式：Ｈ３ＳｉＯＨ、Ｒ３ＳｉＯＨ(式中、Ｒはアルキル基を示す)及びＲ２Ｓｉ(ＯＨ)２(式中、Ｒは、前記定義の通り)を有する化合物から選ばれた少なくとも一種であることを特徴とする請求項５記載の選択Ｗ−ＣＶＤ法。
  7. 前記シラノール類が、トリエチルシラノールであることを特徴とする請求項６記載の選択Ｗ−ＣＶＤ法。
  8. 前記Ｎ原子とＨ原子とを化学式中に含んだ化合物のガス、Ｎ原子を化学式中に含んだ化合物のガスとＨ原子を化学式中に含んだ化合物のガスとの混合ガス、及びＨ原子を化学式中に含んだ化合物のガスが、プラズマの発生により又は触媒により分解されて活性化された状態で、また、Ｓｉ原子を化学式中に含んだ化合物のガスが、そのままの生ガスで又はプラズマの発生により分解されて活性化された状態で、真空チャンバー内へ導入されることを特徴とする請求項１〜７のいずれかに記載の選択Ｗ−ＣＶＤ法。
  9. 表面に絶縁膜を有し、かつ、この絶縁膜にホール、トレンチ構造が設けられている基板で、このホール、トレンチ構造内にＣｕ系配線膜が埋め込まれている基板を真空チャンバー内へ載置し、基板を所定の温度に加熱して真空チャンバー内へ原料ガスを導入し、前記Ｃｕ系配線膜表面上に選択的にＷキャップ膜を形成する選択Ｗ−ＣＶＤ法であって、前記原料ガスを導入する前に、(１)Ｎ原子とＨ原子とを化学式中に含んだ化合物のガス、(２)Ｎ原子を化学式中に含んだ化合物のガスとＨ原子を化学式中に含んだ化合物のガスとの混合ガス、(３)Ｓｉ原子を化学式中に含んだ化合物のガス、又は(４)前記Ｎ原子とＨ原子とを化学式中に含んだ化合物のガス、Ｎ原子を化学式中に含んだ化合物のガスとＨ原子を化学式中に含んだ化合物のガスとの混合ガス、及びＨ原子を化学式中に含んだ化合物のガスから選ばれたガスと、Ｓｉ原子を化学式中に含んだ化合物のガスとの混合ガスを前処理ガスとして使用して、絶縁膜表面とＣｕ系配線膜表面とを前処理し、次いで、前記原料ガスを導入する際に、Ｓｉ原子を化学式中に含んだ化合物のガスを導入することを特徴とする選択Ｗ−ＣＶＤ法。
  10. 前記Ｎ原子とＨ原子とを化学式中に含んだ化合物のガスが、ＮＨ３ガス、ＮＨ２ＮＨ２ガス、及びこれらガスの混合ガスから選ばれたガスであることを特徴とする請求項９記載の選択Ｗ−ＣＶＤ法。
  11. 前記Ｎ原子を化学式中に含んだ化合物のガスとＨ原子を化学式中に含んだ化合物のガスとの混合ガスが、Ｎ２ガスとＨ２ガスとの混合ガスであることを特徴とする請求項９記載の選択Ｗ−ＣＶＤ法。
  12. 前記Ｎ２ガスとＨ２ガスとの混合ガスが、流量基準で、式：０.２≦Ｎ２／Ｈ２≦１．０を満足するものであることを特徴とする請求項１１記載の選択Ｗ−ＣＶＤ法。
  13. 前記Ｓｉ原子を化学式中に含んだ化合物のガスが、シラノール類のガスであることを特徴とする請求項９〜１２のいずれかに記載の選択Ｗ−ＣＶＤ法。
  14. 前記シラノール類が、化学式：Ｈ３ＳｉＯＨ、Ｒ３ＳｉＯＨ(式中、Ｒはアルキル基を示す)及びＲ２Ｓｉ(ＯＨ)２(式中、Ｒは、前記定義の通り)を有する化合物から選ばれた少なくとも一種であることを特徴とする請求項１３記載の選択Ｗ−ＣＶＤ法。
  15. 前記シラノール類が、トリエチルシラノールであることを特徴とする請求項１４記載の選択Ｗ−ＣＶＤ法。
  16. 前記Ｎ原子とＨ原子とを化学式中に含んだ化合物のガス、Ｎ原子を化学式中に含んだ化合物のガスとＨ原子を化学式中に含んだ化合物のガスとの混合ガス、及びＨ原子を化学式中に含んだ化合物のガスが、プラズマの発生により又は触媒により分解されて活性化された状態で、また、Ｓｉ原子を化学式中に含んだ化合物のガスが、そのままの生ガスで又はプラズマの発生により分解されて活性化された状態で、真空チャンバー内へ導入されることを特徴とする請求項９〜１５のいずれかに記載の選択Ｗ−ＣＶＤ法。
  17. 表面に絶縁膜を有し、かつ、この絶縁膜にホール、トレンチ構造が設けられている基板で、このホール、トレンチ構造内に下層Ｃｕ系配線膜が埋め込まれている基板を真空チャンバー内へ載置し、請求項１〜８のいずれかに記載の方法により前処理した後、この基板を所定の温度に加熱し、次いで真空チャンバー内へ原料ガスを導入し、選択Ｗ−ＣＶＤ法により前記下層Ｃｕ系配線膜表面上に選択的にＷキャップ膜を形成した後、絶縁膜を形成し、この絶縁膜をパターニングし、次いでＣｕシード成膜を行った後、上層Ｃｕ系配線を成膜することを特徴とするＣｕ多層配線の製作法。
JP2005070290A 2005-03-14 2005-03-14 選択Ｗ−ＣＶＤ法及びＣｕ多層配線の製作法 Active JP4941921B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005070290A JP4941921B2 (ja) 2005-03-14 2005-03-14 選択Ｗ−ＣＶＤ法及びＣｕ多層配線の製作法
CNB2006800011461A CN100490092C (zh) 2005-03-14 2006-03-13 选择性W-CVD法及Cu多层布线制作法
US11/886,428 US7790590B2 (en) 2005-03-14 2006-03-13 Selective W-CVD method and method for forming multi-layered Cu electrical interconnection
KR1020097005895A KR20090035648A (ko) 2005-03-14 2006-03-13 선택 Ｗ―ＣＶＤ법 및 Ｃｕ 다층 배선 제작법
PCT/JP2006/304871 WO2006098259A1 (ja) 2005-03-14 2006-03-13 選択Ｗ－ＣＶＤ法及びＣｕ多層配線の製作法
KR1020077009379A KR20070063019A (ko) 2005-03-14 2006-03-13 선택 Ｗ―ＣＶＤ법 및 Ｃｕ 다층 배선 제작법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005070290A JP4941921B2 (ja) 2005-03-14 2005-03-14 選択Ｗ−ＣＶＤ法及びＣｕ多層配線の製作法

Publications (2)

Publication Number Publication Date
JP2006253518A true JP2006253518A (ja) 2006-09-21
JP4941921B2 JP4941921B2 (ja) 2012-05-30

Family

ID=36991601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005070290A Active JP4941921B2 (ja) 2005-03-14 2005-03-14 選択Ｗ−ＣＶＤ法及びＣｕ多層配線の製作法

Country Status (5)

Country Link
US (1) US7790590B2 (ja)
JP (1) JP4941921B2 (ja)
KR (2) KR20070063019A (ja)
CN (1) CN100490092C (ja)
WO (1) WO2006098259A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013526012A (ja) * 2010-03-30 2013-06-20 東京エレクトロン株式会社 半導体装置のための金属含有キャップ層の表面洗浄及び選択的堆積
KR20170135760A (ko) * 2016-05-31 2017-12-08 도쿄엘렉트론가부시키가이샤 표면 처리에 의한 선택적 퇴적

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8859417B2 (en) 2013-01-03 2014-10-14 Globalfoundries Inc. Gate electrode(s) and contact structure(s), and methods of fabrication thereof
CN106158581B (zh) * 2015-03-26 2019-08-30 北大方正集团有限公司 一种对布线后晶圆进行合金化处理的方法
JP6548586B2 (ja) * 2016-02-03 2019-07-24 東京エレクトロン株式会社 成膜方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294555A (ja) * 1999-04-07 2000-10-20 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2003100746A (ja) * 2001-09-27 2003-04-04 Hitachi Ltd 半導体装置の製造方法
JP2004146516A (ja) * 2002-10-23 2004-05-20 Tokyo Electron Ltd 成膜方法
JP2004363447A (ja) * 2003-06-06 2004-12-24 Semiconductor Leading Edge Technologies Inc 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3785862A (en) * 1970-12-14 1974-01-15 Rca Corp Method for depositing refractory metals
EP0322466A1 (en) * 1987-12-24 1989-07-05 Ibm Deutschland Gmbh PECVD (plasma enhanced chemical vapor deposition) method for deposition of tungsten or layers containing tungsten by in situ formation of tungsten fluorides
US5525550A (en) * 1991-05-21 1996-06-11 Fujitsu Limited Process for forming thin films by plasma CVD for use in the production of semiconductor devices
JPH10214896A (ja) 1996-11-29 1998-08-11 Toshiba Corp 半導体装置の製造方法及び製造装置
JP3611940B2 (ja) 1997-02-17 2005-01-19 株式会社アルバック 選択ｃｖｄ方法、及びｃｖｄ装置
US6174810B1 (en) * 1998-04-06 2001-01-16 Motorola, Inc. Copper interconnect structure and method of formation
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002110679A (ja) 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
CN1837221B (zh) * 2001-11-08 2011-06-08 北兴化学工业株式会社 生产三有机基-单氯硅烷的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294555A (ja) * 1999-04-07 2000-10-20 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2003100746A (ja) * 2001-09-27 2003-04-04 Hitachi Ltd 半導体装置の製造方法
JP2004146516A (ja) * 2002-10-23 2004-05-20 Tokyo Electron Ltd 成膜方法
JP2004363447A (ja) * 2003-06-06 2004-12-24 Semiconductor Leading Edge Technologies Inc 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013526012A (ja) * 2010-03-30 2013-06-20 東京エレクトロン株式会社 半導体装置のための金属含有キャップ層の表面洗浄及び選択的堆積
KR101862419B1 (ko) * 2010-03-30 2018-05-29 도쿄엘렉트론가부시키가이샤 반도체 소자를 위한 표면 세척 및 금속-함유 캡층의 선택적 증착
KR20170135760A (ko) * 2016-05-31 2017-12-08 도쿄엘렉트론가부시키가이샤 표면 처리에 의한 선택적 퇴적

Also Published As

Publication number Publication date
US7790590B2 (en) 2010-09-07
KR20090035648A (ko) 2009-04-09
JP4941921B2 (ja) 2012-05-30
CN100490092C (zh) 2009-05-20
US20080311741A1 (en) 2008-12-18
KR20070063019A (ko) 2007-06-18
CN101053073A (zh) 2007-10-10
WO2006098259A1 (ja) 2006-09-21

Similar Documents

Publication Publication Date Title
JP6962955B2 (ja) シームレスのコバルト間隙充填を可能にする方法
KR100599434B1 (ko) 반도체 소자의 금속배선 형성방법
TWI720422B (zh) 實現無縫鈷間隙填充之方法
US6841203B2 (en) Method of forming titanium film by CVD
US8835311B2 (en) High temperature tungsten metallization process
US6245654B1 (en) Method for preventing tungsten contact/via plug loss after a backside pressure fault
TW200419642A (en) Integration of ALD/CVD barriers with porous low k materials
TWI694501B (zh) 防止銅擴散的介電/金屬阻障集成
US20090071404A1 (en) Method of forming titanium film by CVD
US20120237693A1 (en) In-situ clean process for metal deposition chambers
WO2014189671A1 (en) Cobalt selectivity improvement in selective cobalt process sequence
JP4941921B2 (ja) 選択Ｗ−ＣＶＤ法及びＣｕ多層配線の製作法
WO2018098059A9 (en) Deposition of metal films
US20220367264A1 (en) Selective tungsten deposition at low temperatures
JP3694433B2 (ja) 半導体装置の製造方法
US10950500B2 (en) Methods and apparatus for filling a feature disposed in a substrate
JP2002329682A (ja) Ｃｕ薄膜作製方法
US6174795B1 (en) Method for preventing tungsten contact plug loss after a backside pressure fault
KR100757561B1 (ko) 반도체 장치의 제조 방법
JP2005129831A (ja) 半導体装置の製造方法
KR100753416B1 (ko) 반도체 소자의 제조방법
US20210287898A1 (en) Selective oxidation and simplified pre-clean
JPH05206081A (ja) ドライエッチング方法
JP2007242957A (ja) ＳｉＸ系膜の形成方法
TW202407139A (zh) 具有熱蝕刻的間隙填充增強

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20111219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120221

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4941921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250