KR20090035648A - 선택 Ｗ―ＣＶＤ법 및 Ｃｕ 다층 배선 제작법 - Google Patents

선택 Ｗ―ＣＶＤ법 및 Ｃｕ 다층 배선 제작법 Download PDF

Info

Publication number
KR20090035648A
KR20090035648A KR1020097005895A KR20097005895A KR20090035648A KR 20090035648 A KR20090035648 A KR 20090035648A KR 1020097005895 A KR1020097005895 A KR 1020097005895A KR 20097005895 A KR20097005895 A KR 20097005895A KR 20090035648 A KR20090035648 A KR 20090035648A
Authority
KR
South Korea
Prior art keywords
film
gas
atoms
chemical formula
selective
Prior art date
Application number
KR1020097005895A
Other languages
English (en)
Inventor
나리시 고노헤
마사미치 하라다
노부유키 가토
Original Assignee
가부시키가이샤 알박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 알박 filed Critical 가부시키가이샤 알박
Publication of KR20090035648A publication Critical patent/KR20090035648A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C23C16/0218—Pretreatment of the material to be coated by heating in a reactive atmosphere
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

절연막의 홀 등의 구조 내에 Cu계 배선막을 매립한 기판에 대하여, 원료가스를 공급하여 이 배선막 상에 선택적으로 W 캐핑막을 형성하기 전에, N 원자, H 원자 및 Si 원자로부터 선택된 원자를 화학식 내에 포함하는 화합물 가스를 소정의 상태로 사용하여 300℃ 이하에서 절연막 표면과 Cu계 배선막 표면의 전처리를 수행한다. 전처리 후, Cu계 배선막 표면 상에 선택적으로 W 캐핑막을 형성하고, 그 후 이에 더하여 상층 Cu 배선을 제작한다.
절연막, 배선, Cu, W, 캐핑, 전처리

Description

선택 Ｗ―ＣＶＤ법 및 Ｃｕ 다층 배선 제작법{SELECTIVE W-CVD PROCESS AND PROCESS FOR PRODUCING Cu MULTILAYER WIRING}
본 발명은 선택 W-CVD법 및 Cu 다층 배선 제작법에 관한 것으로, 특히 Cu계 배선 상에 W 캐핑막을 선택적으로 형성하는 선택 W-CVD법 및 이 선택 W-CVD법을 이용한 Cu 다층 배선 제작법에 관한 것이다.
Cu 배선의 신뢰성을 주기 위해 Cu 배선 상을 금속막으로 캐핑하는 방법이 제안되어 있고, 예를 들어 도금에 의한 선택 성막법이나 선택 CVD 법에 의해 금속 캐핑막을 형성하는 방법(예컨대, 특허문헌1 참조)이 알려져 있다.
선택 CVD법은, 예를 들어 도 1의 공정 흐름도에 나타낸 바와 같이, Cu 배선을 작성할 때에 절연막을 갖는 기판상에 설치된 홀이나 트렌치 등의 구조 내로 도금법에 의해 하층 Cu 배선이 되는 Cu막을 매립하고(도 1 (a)), 여분의 Cu막을 CMP에 의해 깍아 내고(도 l(b)), 습식 세정에 의해 절연막이나 Cu 배선 상의 오염물을 세정하고(도 1(e)), 그 후 캐핑막을 하층 Cu 배선 상에 선택적으로 형성하는(도 1(d-2)) 것에 의해 수행된다. 통상, 이 선택 성막의 종료 후, 상층 Cu 배선을 제작하기 위해 한층 더 절연막을 형성한(도 1(e)) 후, 이 절연막에 대하여 공지의 패터 닝을 수행하고(도 1(f)), PVD법, CVD법 또는 ALD법에 의해 배리어메탈막을 형성하고(도 1(g)), 다음에, PVD법이나 CVD법에 의해 Cu 씨드막을 형성하고(도 1(h)), 도금법에 의해 상층 Cu 배선막을 형성한다.
상기 도 1(d-2)의 공정(Process)은 기본적으로 선택 성장이기 때문에, 선택성의 파괴가 이 CVD 공정이 사용될 수 있는지 여부의 판단 기준이 된다. 통상, 상층 Cu 배선을 형성하기 전에, 캐핑막용 금속을 선택 성장시키기 위해서는 전처리(도 1(d-1))를 수행하는 것에 의해 Cu의 산화물막을 환원하여 청청한 Cu 금속을 준비한 후, 캐핑막용의 금속을 성막하는 것이 행해지고 있다. 이 전처리 방법으로서 종래 H2 어닐(anneal) 처리나 H2 플라즈마 처리나 H 라디칼 처리와 같은 처리 방법을 실시하고 있다. 그러나, 이러한 처리 방법을 실시한 경우, 절연막 위도 H 원자에 의해 종단하기 때문에, Cu 배선막 뿐만 아니라 절연막 상에도 캐핑금속이 성장하게 된다. 그 때문에, 이러한 전처리를 한 종래의 선택 CVD 공정을 캐핑막의 형성에 사용하려면 실용상 문제가 있다.
선택 CVD법에 따라, 예를 들면 원료 가스로서 WF6를 이용하여 캐핑막을 형성할 때에, 상기 전처리 방법으로서 H2 어닐 처리나 H2 플라즈마 처리를 수행한 경우, 도 2에 나타낸 바와 같이, Cu 배선막 위뿐만 아니라 절연막 상에도 W 막이 블랑킷(blanket) 상태로 형성되고 선택성이 급격하게 파괴된다. 이것은, 절연막상이 H 원자로 종단하므로 절연막 표면에 활성점이 생기고, 이 H 원자에 WF6가 침투하여 HF를 생성하게 하고 이 HF에 의해 절연막이 에칭되어 선택성의 파괴가 생기는 것이라 고 생각된다. 이 선택성의 파괴란 절연성 물질의 표면에 캐핑막 재료가 석출하는 현상을 말한다. 선택성의 파괴가 생기면, 식각 제거(etch back)를 수행하지 않으면 안 되게 되어 선택 CVD법의 이점이 손상되는 문제가 있다.
특허 문헌1: 일본 특허공개공보 평성10-229054호공보(특허 청구의 범위)
본 발명의 과제는 상기 종래 기술의 문제점을 해결하는 것에 있어, 선택 W-CVD법에 있어서의 선택성의 파괴를 막아 유용한 W 캐핑막을 Cu계 배선막 상에 형성하는 방법 및 이 선택 W-CVD법을 이용하여 Cu 다층 배선을 제작하는 방법을 제공하는 것에 있다.
본 발명자들은, 종래의 전처리 방법 대신에 절연막 표면을 N화 또는 알킬화하는 것에 의해 불활성화하면, 종래 기술에서 생기고 있는 선택성의 파괴를 막을 수 있는 것을 알아내어 본 발명을 완성하기에 이르렀다.
본 발명의 선택 W-CVD법은, 표면에 절연막을 가지고 또한 이 절연막에 홀, 트렌치(trench) 구조가 설치되어 있는 기판으로서 이 홀, 트렌치 구조 내에 Cu계 배선막이 매립되어 있는 기판을 진공 챔버 내에 놓고, 기판을 소정의 온도로 가열하여 진공 챔버 내에 원료 가스를 도입하고, Cu계 배선막 표면 상에 선택적으로 W 캐핑막을 형성하는 선택 W-CVD법이며, 원료 가스를 도입하기 전에, (1) N 원자와 H 원자를 화학식 내에 포함하는 화합물 가스, (2) N 원자를 화학식 내에 포함하는 화합물 가스와 H 원자를 화학식 내에 포함하는 화합물 가스의 혼합 가스, (3) Si 원자를 화학식 내에 포함하는 화합물 가스, 또는 (4) 상기 N 원자와 H 원자를 화학식 내에 포함하는 화합물 가스, N 원자를 화학식 내에 포함하는 화합물 가스와 H 원자를 화학식 내에 포함하는 화합물 가스의 혼합 가스, 및 H 원자를 화학식 내에 포함 하는 화합물 가스로부터 선택된 가스와 Si 원자를 화학식 내에 포함하는 화합물 가스의 혼합 가스를 전처리 가스로서 사용하여 절연막 표면과 Cu계 배선막 표면를 전처리하는 것을 특징으로 한다.
이러한 전처리를 수행하는 것에 의해 절연막 표면이 불활성화하므로, 그 후의 선택 W-CVD법을 실시할 때에, 절연막 상에서는 원료 가스의 흡착이 저해되기 때문에, 원료의 분해도 일어나지 않고, 그 결과 성막도 일어나지 않으며, 선택성의 파괴가 방지되어 Cu계 배선막 상에만 선택적으로 W 캐핑막이 형성되게 된다.
상기 N 원자와 H 원자를 화학식 내에 포함한 화합물 가스는, 예를 들면, NH3 가스, NH2NH2 가스, 및 이들 가스의 혼합 가스로부터 선택된 가스인 것이 바람직하다.
상기 N 원자를 화학식 내에 포함한 화합물 가스와 N 원자를 화학식 내에 포함한 화합물 가스는, 예를 들면, N2 가스와 H2 가스의 혼합 가스인 것이 바람직하다.
상기 N2 가스와 H2 가스의 혼합 가스의 경우, 유량 기준으로 식: 0.2≤N2/H2≤1.0을 만족하는 것이 바람직하다. N2/H2가 0.2 미만이면 선택성의 파괴가 격렬해지고, 또한 1.0을 넘으면 메탈막(Cu 배선) 상에의 핵 발생 빈도가 악화되어 W 막을 형성하기 어려워진다.
상기 Si 원자를 포함하는 가스는 실라놀류이고, 이러한 실라놀류는 화학식: H3SiOH, R3SiOH(식중, R은 알킬기를 나타낸다) 및 R2Si(OH)2(식중, R은 상기 정의와 같음)를 가지는 화합물로부터 선택된 적어도 일종인 것이 바람직하다. 이 중에서 트리에틸실라놀이 더 바람직하다.
본 발명에 의하면, 상기 N 원자와 H 원자를 화학식 내에 포함하는 화합물 가스, N 원자를 화학식 내에 포함하는 화합물 가스와 H 원자를 화학식 내에 포함하는 화합물 가스의 혼합 가스, 및 H 원자를 화학식 내에 포함하는 화합물 가스는 플라즈마의 발생에 의해 또는 촉매에 의해 분해되어 활성화된 상태로, 또한 Si 원자를 화학식 내에 포함하는 화합물 가스는 그대로의 생가스 또는 플라즈마의 발생에 의해 분해되어 활성화된 상태로, 소정량이 진공 챔버 내로 도입된다.
상기 Si 원자를 화학식 내에 포함하는 화합물 가스는, 상기한 바와 같은 전처리를 한 후, 원료 가스를 도입할 때에 도입해도 좋다.
본 발명의 Cu 다층 배선의 제작법은, 표면에 절연막을 가지고 또한 이 절연막에 홀, 트렌치 구조가 설치되어 있는 기판으로서 이 홀, 트렌치 구조 내에 하층 Cu계 배선막이 매립되어 있는 기판을 진공 챔버 내에 놓고, 상기 전처리를 수행한 후, 이 기판을 소정의 온도로 가열하고, 그 다음에 진공 챔버 내에 원료 가스를 도입하여 공지의 선택 W-CVD법에 의해 상기 하층 Cu계 배선막 표면상에 선택적으로 W 캐핑막을 형성한 후, 절연막을 형성하고, 이 절연막을 패터닝하고, 그 다음에 배리어메탈막과 Cu 씨드 성막을 수행한 후, 상층 Cu계 배선을 성막하는 것을 특징으로 한다.
본 발명에 의하면, 특정 전처리 가스로부터 생성된 활성종(라디칼 등)을 이용하여 기판 표면을 전처리하는 것에 의해, 선택 W-CVD법으로 W 캐핑막을 형성할 때에, 선택성의 파괴를 방지하여 Cu계 배선막 상에 W 캐핑막을 효율적으로 형성할 수 있는 효과 및 이 선택 W-CVD법을 이용하여 소망하는 Cu 다층 배선을 제작할 수 있는 효과를 갖는다.
본 발명의 선택 W-CVD법의 실시 형태에 의하면, 원료 가스의 도입 전에, 상기한 바와 같이, (1) N 원자와 H 원자를 화학식 내에 포함하는 화합물 가스, (2) N 원자를 화학식 내에 포함하는 화합물 가스와 H 원자를 화학식 내에 포함하는 화합물 가스의 혼합 가스, (3) Si 원자를 화학식 내에 포함하는 화합물 가스, 또는 (4) 상기 N 원자와 H 원자를 화학식 내에 포함하는 화합물 가스, N 원자를 화학식 내에 포함하는 화합물 가스와 H 원자를 화학식 내에 포함하는 화합물 가스의 혼합 가스, 및 H 원자를 화학식 내에 포함하는 화합물 가스로부터 선택된 가스와, Si 원자를 화학식 내에 포함하는 화합물 가스의 혼합 가스를 전처리 가스로서 사용하여 활성화한 상태로 또는 생가스 상태로 절연막 표면과 Cu계 배선막 표면을 전처리한다.
이 경우, 상기 가스 (1), (2), (3) 또는 (4), 바람직하게는 상기 가스 (1) 또는 (2)를 전처리 가스로서 사용하여 전처리한 후, 원료 가스를 도입하여 성막 할 때에, Si 원자를 화학식 내에 포함하는 화합물 가스를 원료 가스와 함께 또는 별개 로 도입할 수 있다. 즉, 이 Si 원자를 화학식 내에 포함하는 화합물 가스는 전처리 중에 사용해도 좋고, 성막 중에 항상 흘리고 있어도 좋고, 전처리 중 및 성막 중을 통해 사용해도 좋다.
상기 N 원자와 H 원자를 화학식 내에 포함하는 화합물 가스, 및 N 원자를 화학식 내에 포함하는 화합물 가스와 H 원자를 화학식 내에 포함하는 화합물 가스의 혼합 가스는 플라즈마의 발생에 의해 또는 촉매에 의해 분해되어 활성화된 상태로, 또한 Si 원자를 화학식 내에 포함하는 화합물 가스는 그대로의 생가스 또는 플라즈마의 발생에 의해 분해되어 활성화된 상태로, 진공 챔버에 도입된다. 이러한 전처리를 수행하는 것에 의해 선택 W-CVD법에 있어서 선택성의 파괴가 생기는 일없이 소망하는 W 캐핑막이 형성된다.
본 발명에 있어서, 절연막으로는 반도체 산업에서 통상 사용되는 것이면 특별히 제한되는 것은 아니고, 예를 들면 SiO2막 외에, SOG막이나 SiOC막이나 질화물막 등의 공지의 절연성 물질로 이루어진 막을 들 수 있다. 또한, 본 발명에 있어서의 Cu계 배선막은, Cu막 및 Cu합금막(예를 들면, CuAl, CuAg, CuSn 등)으로이루어진 배선막이다.
상기 전처리, 예를 들면, N 원자와 H 원자를 화학식 내에 포함하는 화합물 가스를 이용하는 전처리에 의해, 절연막의 표면층에 존재하는 O나 OH 등이 N이나 NH로 종단되게 된다. 절연막의 최표면층이 이러한 활성점이 없는 것으로 되면, 원료 가스(예를 들면, SiH4 등의 실란가스)의 흡착이 저해되므로, 절연막 표면에서 원 료 가스의 분해가 일어나지 않고 성막도 일어나지 않는다. 그 때문에, Cu계 배선막 상에만 W 캐핑막이 형성되고 선택성의 파괴가 생기지 않는다.
또한, Si 원자를 화학식 내에 포함하는 화합물 가스(예를 들면, 트리에틸실라놀 등의 실라놀류의 가스)를 단독으로 또는 다른 상기 가스 (1), (2)와 함께 도입하여 원료 가스의 도입 전에 전처리를 수행하는 경우, 혹은 Si 원자를 포함하는 가스를 원료 가스의 도입시에 도입하는 경우는, 절연막의 표면층에 존재하는 O나 OH 등이 -O-Si-R(R:알킬기)로 되어, 최표면층이 알킬기로 종단 되게 된다. 절연막의 최표면층이 이러한 활성점이 없는 것으로 되면, 원료 가스(예를 들면, SiH4 등의 실란가스)의 흡착이 저해되므로, 절연막 표면에서 원료 가스의 분해가 일어나지 않고 성막도 생기지 않는다. 그 때문에, Cu계 배선막 상에만 W 캐핑막이 형성되고 선택성의 파괴가 생기지 않는다.
Si 원자를 포함하는 가스로는, 상기한 바와 같이, Si와 OH를 포함하는 화학식: H3SiOH, 또는 R3SiOH 혹은 R2Si(OH)2(식중, R는 알킬기를 나타낸다)의 알킬 치환체인 실라놀류, 바람직하게는 트리에틸실라놀을 이용할 수 있다. 여기서, 알킬기는 메틸, 에틸, 프로필, 부틸, 펜틸, 헥실기 등의 저급 알킬기인 것이 바람직하다. 이 실라놀류는 선택 W-CVD법을 수행하기 전의 전처리에 단독으로 이용해도 다른 상기 가스 (1), (2)와 함께 이용해도 좋고, 또한 선택 W-CVD법을 수행할 때에 원료 가스와 함께 이용해도 괜찮다. 이 경우, H3SiOH는 N 원자 및 H 원자를 포함하는 가스와 함께 이용하는 것이 바람직하다.
본 발명에 의하면, 상기 N 원자 및/또는 H 원자를 포함하는 가스를, 예를 들면 플라즈마의 발생에 의해 활성화된 활성종(라디칼) 또는 촉매에 의해 활성화된 활성종(라디칼)의 형태로 진공 챔버 내에 도입하는 것에 대하여 상술했지만, 이 활성종의 형성 방법에는 특히 제한은 없고, 공지의 방법을 사용할 수 있다.
상기한 전처리에서의 플라즈마 발생 방법으로는, 특히 제한은 없고, 반도체용의 박막 제작 분야에서 통상 이용되는 열전자 방전형, 이극 방전형, 마그네트론 방전형, 무전극 방전형, ECR 방전형 등을 이용하면 좋고, 예를 들면, RF에 의한 평행평판형 플라즈마나 ICP(유도 결합 플라즈마) 등을 사용할 수 있다.
또한, 플라즈마 대신에 사용하는 촉매 방식도, 특히 제한은 없고, 라디칼 발생 수단으로서 이용되고 있는 공지의 촉매 방식이면 좋다. 예를 들면, 1700~1800℃ 정도로 가열한 W 등의 공지의 촉매 금속에 전처리 가스를 접촉시켜 활성화하여 생성되는 라디칼을 사용할 수 있다.
본 발명에 있어서의 전처리 온도는 300℃ 이하인 것이 바람직하다. 300℃를 넘으면 Cu 자체의 팽창 등이 생겨 Cu 배선의 신뢰성이 떨어지는 문제가 있다. 전처리 온도가 100℃ 정도 이상이면 소망하는 전처리의 효과가 달성된다.
본 발명에 의하면, 전처리는 진공 챔버 내에 놓인 웨이퍼를 300℃ 이하(예를 들면, 250℃)로 가열한 후, 통상의 플라즈마 조건하에서 N 원자 및/또는 H 원자를 포함하는 가스로 플라즈마를 발생시켜 행해진다. 생성된 H 라디칼로 Cu계 막상의 산화물막을 제거함과 동시에, 생성된 N 라디칼, NH 라디칼 등에 의해 절연막 상이 N화 된다. Si 원자를 포함하는 가스를 사용하는 경우는, 절연막 상이 알킬화된다. 그 후, 선택 W-CVD 공정을 300℃ 이하(예를 들면, 250℃)에서 수행한다. 이 성막 온도의 하한은 W 캐핑막을 형성할 수 있는 온도이면 좋다. 예를 들면, 성막 온도가 200℃ 정도 이상이면, 소망하는 W 캐핑막을 형성할 수 있다.
본 발명에서의 전처리는 선택 W-CVD를 수행하는 공정챔버와 다른 챔버에서 수행되어도 좋고, 동일한 챔버에서 수행되어도 좋다.
원료 가스로는, 통상 W-CVD법에서 이용되는 것이면 특히 제한되지 않고, 예를 들면, WF6, W(CO)6 등을, 또한 W막 형성의 보조 가스로서 SiH4, H2 등의 가스를 들 수 있다. 이 원료 가스는, 아르곤 등의 불활성 가스를 캐리어 가스로서 이용하여 진공 챔버 내에 도입되어도 괜찮다. 이 경우, W 캐핑막의 형성 반응은 이하의 반응식에 근거한다.
2WF6 + 3SiH4 → 2W + 3SiF4 + 6H2
WF6 + 3H2 → W + 6HF
선택 W-CVD 공정으로는, 예를 들면, 원료 가스로서 WF6의 SiH4 환원법 혹은 캐리어 가스로서 H2를 이용하는 공정을 사용할 수 있다. 이 경우, 환원성 가스로서 모노실란 대신에 수소 가스나 다른 환원성 가스를 이용해도 좋다. 이 환원성 가스 대신에 절연막에 설치된 홀이나 트렌치의 저부에 노출되어 있는 Si 등을 환원제로도 이용할 수 있다. 비아 플러그(via plug)로의 매립 등의 다른 적용 공정에 있어서의 선택성의 파괴를 막기 위해서도, 상기 전처리는 유용하다.
또한, 본 발명의 Cu 다층 배선의 제작법에 의하면, 상기 방법에 의해 W 캐핑막을 형성한 후, 통상의 CVD법에 의해 절연막(예를 들면, SiO2막 등)을 형성하고, 통상의 방법에 의해 이 절연막을 패터닝하고, 그 다음에, 원하는 바에 의해 배리어메탈막을 형성하고, 이 배리어메탈막 위에 통상의 방법으로 Cu 씨드 성막을 수행한 후, 통상의 도금법 등에 의해 상층 Cu 배선을 제작할 수 있다.
실시예1
본 실시예에서는, 도 1에 나타낸 공정 흐름도에 준하여, Cu 배선 제작 공정을 실시했다.
처리 기판으로서, 절연막(SiO2 박막)이 표면에 마련되어 있는 8인치 Si 실리콘 웨이퍼로서, 이 절연막에 홀, 트렌치 구조가 설치된 기판을 이용했다. 이 홀, 트렌치 구조 내에 통상의 도금법에 의해 하층 배선의 Cu막을 매립하고(도 1(a)), 여분의 Cu막을 통상의 CMP에 의해 깎아 내었다(도 1(b)).
얻어진 기판에 대해서 탈가스 처리(탈가스 조건: 250℃)를 행한 것을 전처리용 챔버 내에 반입하고, 기판을 처리 온도 250℃까지 가열했다. 그 다음에, 유량제어기(MFC)로 가스 유량을 제어한 N2 가스 50 sccm과 H2 가스 100 sccm을 동시에 챔버 내에 도입하고, RF 플라즈마(플라즈마 조건: RF=50 W, 압력 5 Pa)로 방전을 일으켜 30초간 기판 표면을 전처리했다(도 1(d -1)). 이때, H2 가스가 플라즈마에 의해 분해되어 생성된 H 라디칼에 의해 Cu 배선막 표면에 잔류하는 Cu의 산화물막이 환원되어 제거되고, 또한 N2 가스가 플라즈마에 의해 분해되어 생성된 N 라디칼에 의해 절연막 표면 상이 N화 되었다.
상기 전처리 공정의 종료 후, 처리된 기판을 전처리용 챔버로부터 진공 로보트로 반출하고, 선택 W-CVD법을 실시하는 챔버 내에 반입하고, WF6 및 SiH4를 이용한 선택 W-CVD 공정에 의해 W 캐핑막을 형성시켰다(도 1(d - 2)). 선택 W-CVD용 챔버 내에서는, 반입한 기판을 250℃가 될 때까지 가열하고, 유지한 후, WF6 가스 10 sccm, SiH4 가스 5 sccm을 도입하여 20초간 W을 성막시켰다. 이 경우, 캐리어 가스로서 아르곤을 이용해도 괜찮다.
상기와 같이 하여 수행한 성막 공정의 선택성 결과와, 비교로서 H2 플라즈마 처리 또는 H2 어닐 처리만으로 전처리를 수행한 경우의 선택성 결과를 도 3에 나타낸다. 도 3으로부터, H2 가스만에 의한 전처리에서는 선택성의 파괴가 격렬하지만, N 원자와 H 원자를 포함하는 플라즈마의 전처리를 수행한 것에서 선택성의 파괴는 전혀 관측되지 않는 것을 알 수 있다.
또한, 도 4에, 상기와 같이 N2 가스 50 sccm과 H2 가스 100 sccm을 이용하여 플라즈마를 발생시켜 전처리를 수행한 후, Cu 배선 상에 W 캐핑막을 형성한 경우의 기판의 SEM 사진을 나타내었다. 이 SEM 사진으로부터, W막이 Cu막 상에 선택적으로 형성되고 절연막 상에 선택성의 파괴가 없는 것을 알 수 있다.
상기와 같이 하여 얻어진 W 캐핑막이 형성된 기판에 대해서, 상층 Cu 배선 제작을 위해 통상의 CVD법에 의해 절연막(SiO2막)을 형성하고(도 l(e)), 통상의 방법에 의해 절연막의 패터닝(도 1(f))을 수행한 후, 원하는 바에 따라 배리어메탈막을 형성하고(도 1(g)), 그 위에 Cu 씨드 성막을 수행하고(도 1(h)), 그 다음, 도금법에 의해 상층 Cu 배선을 성막하여 Cu 다층 배선을 제작했다.
실시예2
전처리 가스로서 NH3 가스 lOO sccm을 이용하고, 150℃에서 실시예1의 공정을 실시했다. 얻어진 선택성 결과(SEM 사진)에 의하면, 실시예1의 경우와 같이 선택성의 파괴는 관측되지 않았다.
(비교예 1)
전처리 가스로서 N2 가스 15 sccm과 H2 가스 lOO sccm을 동시에 전처리 챔버 내로 도입하고, 또한 N2 가스 110 sccm과 H2 가스 lOO sccm을 동시에 전처리 챔버 내로 도입한 것 외에는, 실시예1에 기재된 방법을 반복하였다. 어느 경우든 얻어진 선택성 결과(SEM 사진)에 의하면, 선택성의 파괴가 관찰되었다.
(비교예 2)
전처리 온도를 350℃로 설정한 이외는 실시예1에 기재된 방법을 반복했다. 얻어진 선택성 결과(SEM 사진)에 의하면, 선택성의 파괴가 관찰되었다.
실시예3
전처리 가스로서 트리에틸실라놀 가스 O.1 sccm을 이용한 것 이외는 실시예1의 공정를 실시했다. 얻을 수 있던 선택성 결과(SEM 사진)에 의하면, 실시예1의 경 우와 같이 선택성의 파괴는 관측되지 않았다.
본 발명에 의하면, 상기한 바와 같은 N 원자, H 원자 및 Si 원자로부터 선택된 원자를 화학식 내에 포함하는 특정의 화합물 가스를 소정 상태로 이용하여, 절연막 표면과 Cu계 배선막 표면을 전처리하는 것에 의해, 그 후의 선택 W- CVD법에 의해 W 캐핑막을 형성할 때에, 선택성의 파괴가 방지되고, W 캐핑막을 선택적으로 Cu계 배선막 상에 형성할 수 있으므로, 본 발명은 반도체 산업에 있어서의 Cu계 배선 성막 분야에 유효하게 적용될 수 있다.
도 1은 선택 W-CVD법을 수행하는 공정 흐름도이다.
도 2는 H2 플라즈마에 의해 전처리를 수행한 후에, 선택 W-CVD법을 실시한 경우의 W 캐핑막의 SEM 사진이다.
도 3은 실시예1에 따라 수행한 성막 공정의 선택성 결과를 비교예와 함께 나타낸 그래프이다.
도 4는 실시예1에 따라 성막 공정을 수행한 경우의 W 캐핑막의 SEM 사진이다.

Claims (11)

  1. 표면에 절연막을 가지고, 또한 이 절연막에 홀, 트렌치 구조가 마련되어 있는 기판으로, 이 홀, 트렌치 구조 내에 Cu계 배선막이 매립되어 있는 기판을 진공 챔버 내에 놓고, 기판을 소정의 온도로 가열하여 진공 챔버 내로 원료 가스를 도입하고, 상기 Cu계 배선막 표면상에 선택적으로 W 캐핑막을 형성하는 선택 W-CVD법으로, 상기 원료 가스를 도입하기 전에, 플라즈마 발생에 의해 분해되어 활성화된 상태로 이용되는 Si 원자를 화학식 내에 포함하는 화합물 가스를 전처리 가스로서 사용하여, 절연막 표면과 Cu계 배선막 표면을 전처리하는 것을 특징으로 하는 선택 W-CVD법.
  2. 청구항 1에 있어서, 상기 전처리 가스가, Si 원자를 화학식 내에 포함하는 화합물 가스와, N 원자와 H 원자를 화학식 내에 포함하는 화합물 가스, N 원자를 화학식 내에 포함하는 화합물 가스와 H 원자를 화학식 내에 포함하는 화합물 가스의 혼합 가스, 및 H 원자를 화학식 내에 포함하는 화합물 가스로부터 선택된 가스의 혼합가스인 것을 특징으로 하는 선택 W-CVD법.
  3. 청구항 1에 있어서, 상기 Si 원자를 화학식 내에 포함하는 화합물 가스가 실라놀류의 가스인 것을 특징으로 하는 선택 W-CVD법.
  4. 청구항 3에 있어서, 상기 실라놀류가 화학식: H3SiOH, R3SiOH(식중, R는 알킬기를 나타냄) 및 R2Si(OH)2(식중, R는 상기 정의와 동일)를 가지는 화합물로부터 선택된 적어도 일종인 것을 특징으로 하는 선택 W-CVD법.
  5. 청구항 4에 있어서, 상기 실라놀류가 트리에틸실라놀인 것을 특징으로 하는 선택 W-CVD법.
  6. 표면에 절연막을 가지고, 또한 이 절연막에 홀, 트렌치 구조가 마련되어 있는 기판으로, 이 홀, 트렌치 구조 내에 Cu계 배선막이 매립되어 있는 기판을 진공 챔버 내에 놓고, 기판을 소정의 온도로 가열하여 진공 챔버 내에 원료 가스를 도입하고, 상기 Cu계 배선막 표면상에 선택적으로 W 캐핑막을 형성하는 선택 W-CVD법으로, 상기 원료 가스를 도입하기 전에, 플라즈마 발생에 의해 분해되어 활성화된 상태로 이용되는 Si 원자를 화학식 내에 포함하는 화합물 가스를 전처리 가스로서 사용하여 절연막 표면과 Cu계 배선막 표면을 전처리 하고, 그 다음에, 상기 원료가스를 도입할 때에, Si 원자를 화학식 내에 포함하는 화합물 가스를 도입하는 것을 특징으로 하는 선택 W-CVD법.
  7. 청구항 6에 있어서, 상기 전처리 가스가, Si 원자를 화학식 내에 포함하는 화합물 가스와, N 원자와 H 원자를 화학식 내에 포함하는 화합물 가스, N 원자를 화학식 내에 포함하는 화합물 가스와 H 원자를 화학식 내에 포함하는 화합물 가스의 혼합 가스, 및 H 원자를 화학식 내에 포함하는 화합물 가스로부터 선택된 가스의 혼합가스인 것을 특징으로 하는 선택 W-CVD법.
  8. 청구항 6에 있어서, 상기 Si 원자를 화학식 내에 포함하는 화합물 가스가 실라놀류의 가스인 것을 특징으로 하는 선택 W-CVD법.
  9. 청구항 8에 있어서, 상기 실라놀류가 화학식: H3SiOH, R3SiOH(식중, R는 알킬기를 나타냄) 및 R2Si(OH)2(식중, R는 상기 정의와 동일)를 가지는 화합물로부터 선택된 적어도 일종인 것을 특징으로 하는 선택 W-CVD법.
  10. 청구항 9에 있어서, 상기 실라놀류가 트리에틸실라놀인 것을 특징으로 하는 선택 W-CVD법.
  11. 표면에 절연막을 가지고, 또한 이 절연막에 홀, 트렌치 구조가 마련되어 있는 기판으로, 이 홀, 트렌치 구조 내에 하층 Cu계 배선막이 매립되어 있는 기판을 진공 챔버 내에 놓고, 청구항 1 내지 5의 어느 한 항에 기재된 방법에 의해 전처리 한 후, 이 기판을 소정의 온도에 가열하고, 그 다음에, 진공 챔버 내에 원료 가스를 도입하고, 선택 W-CVD법에 의해 상기 하층 Cu계 배선막 표면상에 선택적으로 W 캐핑막을 형성한 후, 절연막을 형성하고, 이 절연막을 패터닝하고, 그 다음에, Cu 씨드 성막을 수행한 후, 상층 Cu계 배선을 성막하는 것을 특징으로 하는 Cu 다층 배선의 제작법.
KR1020097005895A 2005-03-14 2006-03-13 선택 Ｗ―ＣＶＤ법 및 Ｃｕ 다층 배선 제작법 KR20090035648A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-070290 2005-03-14
JP2005070290A JP4941921B2 (ja) 2005-03-14 2005-03-14 選択Ｗ−ＣＶＤ法及びＣｕ多層配線の製作法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020077009379A Division KR20070063019A (ko) 2005-03-14 2006-03-13 선택 Ｗ―ＣＶＤ법 및 Ｃｕ 다층 배선 제작법

Publications (1)

Publication Number Publication Date
KR20090035648A true KR20090035648A (ko) 2009-04-09

Family

ID=36991601

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020097005895A KR20090035648A (ko) 2005-03-14 2006-03-13 선택 Ｗ―ＣＶＤ법 및 Ｃｕ 다층 배선 제작법
KR1020077009379A KR20070063019A (ko) 2005-03-14 2006-03-13 선택 Ｗ―ＣＶＤ법 및 Ｃｕ 다층 배선 제작법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020077009379A KR20070063019A (ko) 2005-03-14 2006-03-13 선택 Ｗ―ＣＶＤ법 및 Ｃｕ 다층 배선 제작법

Country Status (5)

Country Link
US (1) US7790590B2 (ko)
JP (1) JP4941921B2 (ko)
KR (2) KR20090035648A (ko)
CN (1) CN100490092C (ko)
WO (1) WO2006098259A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170092462A (ko) * 2016-02-03 2017-08-11 도쿄엘렉트론가부시키가이샤 성막 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178439B2 (en) * 2010-03-30 2012-05-15 Tokyo Electron Limited Surface cleaning and selective deposition of metal-containing cap layers for semiconductor devices
US8859417B2 (en) 2013-01-03 2014-10-14 Globalfoundries Inc. Gate electrode(s) and contact structure(s), and methods of fabrication thereof
CN106158581B (zh) * 2015-03-26 2019-08-30 北大方正集团有限公司 一种对布线后晶圆进行合金化处理的方法
KR20170135760A (ko) * 2016-05-31 2017-12-08 도쿄엘렉트론가부시키가이샤 표면 처리에 의한 선택적 퇴적

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3785862A (en) * 1970-12-14 1974-01-15 Rca Corp Method for depositing refractory metals
EP0322466A1 (en) * 1987-12-24 1989-07-05 Ibm Deutschland Gmbh PECVD (plasma enhanced chemical vapor deposition) method for deposition of tungsten or layers containing tungsten by in situ formation of tungsten fluorides
US5525550A (en) * 1991-05-21 1996-06-11 Fujitsu Limited Process for forming thin films by plasma CVD for use in the production of semiconductor devices
JPH10214896A (ja) 1996-11-29 1998-08-11 Toshiba Corp 半導体装置の製造方法及び製造装置
JP3611940B2 (ja) 1997-02-17 2005-01-19 株式会社アルバック 選択ｃｖｄ方法、及びｃｖｄ装置
US6174810B1 (en) * 1998-04-06 2001-01-16 Motorola, Inc. Copper interconnect structure and method of formation
JP2000294555A (ja) * 1999-04-07 2000-10-20 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002110679A (ja) 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP2003100746A (ja) * 2001-09-27 2003-04-04 Hitachi Ltd 半導体装置の製造方法
CN1296374C (zh) * 2001-11-08 2007-01-24 北兴化学工业株式会社 生产三有机基－单烷氧基硅烷的方法以及生产三有机基－单氯硅烷的方法
JP3992588B2 (ja) * 2002-10-23 2007-10-17 東京エレクトロン株式会社 成膜方法
JP2004363447A (ja) * 2003-06-06 2004-12-24 Semiconductor Leading Edge Technologies Inc 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170092462A (ko) * 2016-02-03 2017-08-11 도쿄엘렉트론가부시키가이샤 성막 방법

Also Published As

Publication number Publication date
US20080311741A1 (en) 2008-12-18
CN100490092C (zh) 2009-05-20
KR20070063019A (ko) 2007-06-18
WO2006098259A1 (ja) 2006-09-21
JP4941921B2 (ja) 2012-05-30
US7790590B2 (en) 2010-09-07
JP2006253518A (ja) 2006-09-21
CN101053073A (zh) 2007-10-10

Similar Documents

Publication Publication Date Title
US6013575A (en) Method of selectively depositing a metal film
US8835311B2 (en) High temperature tungsten metallization process
US6841203B2 (en) Method of forming titanium film by CVD
KR100599434B1 (ko) 반도체 소자의 금속배선 형성방법
US5747384A (en) Process of forming a refractory metal thin film
US7338908B1 (en) Method for fabrication of semiconductor interconnect structure with reduced capacitance, leakage current, and improved breakdown voltage
US20090071404A1 (en) Method of forming titanium film by CVD
TW200419642A (en) Integration of ALD/CVD barriers with porous low k materials
TWI694501B (zh) 防止銅擴散的介電/金屬阻障集成
JPH0697111A (ja) バリアメタルの形成方法
WO2018098059A9 (en) Deposition of metal films
KR20090035648A (ko) 선택 Ｗ―ＣＶＤ법 및 Ｃｕ 다층 배선 제작법
KR100477816B1 (ko) 반도체 소자의 티타늄 실리사이드 콘택 형성 방법
KR100523618B1 (ko) 반도체 장치의 콘택트 홀 형성 방법
US10950500B2 (en) Methods and apparatus for filling a feature disposed in a substrate
JP3189771B2 (ja) 半導体装置の製造方法
US6174795B1 (en) Method for preventing tungsten contact plug loss after a backside pressure fault
JP2008305921A (ja) 半導体装置及びその製造方法
KR100757561B1 (ko) 반도체 장치의 제조 방법
KR100753416B1 (ko) 반도체 소자의 제조방법
US20160300731A1 (en) Methods of etchback profile tuning
KR102710607B1 (ko) 텅스텐 필러들을 형성하는 방법
US20240222192A1 (en) Selective metal selectivity improvement with rf pulsing
JPH05206081A (ja) ドライエッチング方法
CN118382911A (zh) 用于氧化钨移除的氟化钨浸泡及处理

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20111129

Effective date: 20121019