CN101053073A - 选择性W－CVD法及Cu多层布线制作法 - Google Patents

选择性W－CVD法及Cu多层布线制作法 Download PDF

Info

Publication number
CN101053073A
CN101053073A CNA2006800011461A CN200680001146A CN101053073A CN 101053073 A CN101053073 A CN 101053073A CN A2006800011461 A CNA2006800011461 A CN A2006800011461A CN 200680001146 A CN200680001146 A CN 200680001146A CN 101053073 A CN101053073 A CN 101053073A
Authority
CN
China
Prior art keywords
gas
atom
compound
chemical formula
selectivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800011461A
Other languages
English (en)
Other versions
CN100490092C (zh
Inventor
五户成史
原田雅通
加藤伸幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of CN101053073A publication Critical patent/CN101053073A/zh
Application granted granted Critical
Publication of CN100490092C publication Critical patent/CN100490092C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C23C16/0218—Pretreatment of the material to be coated by heating in a reactive atmosphere
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及在向绝缘膜的孔洞等结构内埋入Cu系布线膜的基板供给原料气体，在该布线膜上有选择性地形成W覆膜之前，在预定状态下使用化学式中含有选自N原子、H原子、Si原子的原子的化合物的气体，在300℃下，对绝缘膜表面和Cu系布线膜表面实施预处理，在预处理之后，有选择性地在Cu系布线膜表面上形成W覆膜，然后再制作上层Cu布线。

Description

选择性W-CVD法及Cu多层布线制作法
技术领域
本发明涉及选择性W-CVD法(钨金属化学气相沉积法)和Cu多层布线制作法，特别涉及在Cu系布线上，选择性形成W覆膜的选择性W-CVD法和利用该选择性W-CVD法的Cu多层布线制作法。
背景技术
为提高Cu布线的可靠性，有人提出过在Cu布线上覆盖金属膜的方法，例如，已知，由利用电镀的选择性成膜法或选择性CVD法形成金属覆膜的方法(例如，参照专利文献1)。
选择性CVD法例如如图1的流程图所示，在制成Cu布线之际，采用电镀法将形成下层Cu布线的Cu膜埋入设在带有绝缘膜的基板上的孔洞或沟槽等结构内(图1(a))，其余的Cu膜利用CMP削落(图1(b))，采用湿洗法清理绝缘膜和Cu布线上的污物(图1(c))，然后在下层Cu布线上选择性形成覆膜(图1(d-2))。通常，在完成该选择性成膜之后，为制作上层Cu布线，在进一步形成绝缘膜(图1(e))之后，对该绝缘膜实施公知的布图设计(图1(f))，采用PVD法、CVD法或ALD法形成阻挡金属膜(图1(g))，然后采用PVD法或CVD法形成Cu晶种膜(图1(h))，利用电镀法，形成上层Cu布线膜。
由于上述图1(d-2)的工艺基本上为选择性成长，因此，选择性的受损程度就成为是否可采用该CVD工艺的判断标准。通常，为能在形成上层Cu布线之前，有选择性地使覆膜用金属成长，通过实施预处理(图1(d-1))，还原Cu的氧化物膜，准备清洁的Cu金属，然后形成覆膜用金属膜。上述预处理方法一直以来采用的是H2退火处理、H2等离子体处理、H自由基处理等处理方法。但是，在实施上述处理方法的情况下，由于在绝缘膜上以H原子为终端，因此，不仅在Cu布线膜上，而且在绝缘膜上也会发生覆膜金属的成长。因此，实施了该预处理的现有的选择性CVD工艺用于形成覆膜时，会在实际应用时发生问题。
依照选择性CVD法，在例如原料气体采用WF6形成覆膜时，在上述预处理方法采用H2退火处理或H2等离子体处理的情况下，如图2所示，不仅在Cu布线膜上，而且在绝缘膜上，也会形成覆盖层状的W膜，严重破坏选择性。发明人认为，这是由于在绝缘膜上，H原子为端基，所以，在绝缘膜表面产生活性部位，该H原子与WF6相作用，生成HF，该HF对绝缘膜进行蚀刻，导致选择性受损。该选择性的受损是指绝缘性物质表面上覆膜材料析出的现象。一旦产生选择性被破坏，就不得不重新进行蚀刻，从而出现有损于选择性CVD法优势的问题。
专利文献1：特开平10-229054号公报(权利要求书)。
发明内容
发明要解决的课题
本发明目的即在于解决上述现有技术的问题，提供避免选择性W-CVD法中的选择性受损的在Cu系布线膜上形成W覆膜的有效方法，和采用该选择性W-CVD法制作Cu多层布线的方法。
解决课题的技术方案
本发明人等注意到，不采用现有的预处理方法，而是通过对绝缘膜表面实施氮化或烷基化处理，使之钝化，就可以避免现有技术中发生的选择性受损，从而完成本发明。
本发明的选择性W-CVD法是将表面具有绝缘膜，且该绝缘膜上设有孔洞、沟槽结构，并且该孔洞、沟槽的结构内埋有Cu系布线膜的基板放入真空容器内，将基板加热到预定温度，向真空容器内导入原料气体，在Cu系布线膜表面上，选择性形成W覆膜，其特征在于，在导入原料气体之前，将(1)化学式中含有N原子和H原子的化合物的气体、(2)化学式中含有N原子的化合物的气体与化学式中含有H原子的化合物的气体的混合气体、(3)化学式中含有Si原子的化合物的气体、或(4)将选自上述化学式中含有N原子和H原子的化合物的气体、化学式中含有N原子的化合物的气体与化学式中含有H原子的化合物的气体的混合气体、及化学式中含有H原子的化合物的气体中的气体，与化学式中含有Si原子的化合物的气体的混合气体用作预处理气体，对绝缘膜表面和Cu系布线膜表面进行预处理。
由于通过这种预处理使绝缘膜表面钝化，因此，在此后实施选择性W-CVD法时，因阻碍了原料气体在绝缘膜上的吸附，所以也不会导致原料的分解，其结果是，也不会导致成膜，避免了选择性受损，而是仅在Cu系布线膜上，有选择性地形成W覆膜。
上述化学式中含有N原子和H原子的化合物的气体例如优选为选自NH3气、NH2NH2气、及这些气体的混合气体。
上述化学式中含有N原子的化合物的气体和化学式中含有H原子的化合物的气体优选为例如N2气和H2气的混合气体。
在上述N2气和H2气的混合气体的情况下，按照流量标准，优选满足式0.2≤N2/H2≤1.0。当N2/H2低于0.2时，选择性严重受损，而当高于1.0时，金属膜(Cu布线)上的生核频度变差，难以形成W膜。
上述含有Si原子的气体为硅烷醇类气体，这样的硅烷醇类优选为选自具有H3SiOH、R3SiOH(式中，R表示烷基)、R2Si(OH)2(式中，R的定义同上)的化学式的化合物中的至少1种。其中，更优选为三乙基硅烷醇。
根据本发明，上述化学式中含有N原子和H原子的化合物的气体、化学式中含有N原子的化合物的气体与化学式中含有H原子的化合物的气体的混合气体、及化学式中含有H原子的化合物的气体以通过产生等离子体或利用催化剂而被分解并激活的状态，此外，化学式中含有Si原子的化合物的气体以直接使用未处理气体或通过产生等离子体被分解并激活的状态，以预定量导入真空容器内。
上述化学式中含有Si原子的化合物的气体也可在经过如上所述的预处理后，在导入原料气体时导入。
本发明的Cu多层布线的制造方法的特征在于，将表面具有绝缘膜，且该绝缘膜上设有孔洞、沟槽结构，并且该孔洞、沟槽的结构内埋入下层Cu系布线膜的基板放入真空容器内，实施上述预处理之后，将上述基板加热到指定温度，然后向真空容器内导入原料气体，利用公知的选择性W-CVD法，在上述下层Cu系布线膜表面上，选择性形成W覆膜，然后形成绝缘膜，对该绝缘膜进行布图设计，然后在形成阻挡金属薄膜和Cu晶种膜之后，形成上层Cu系布线膜。
发明效果
根据本发明，通过使用由特定的预处理气体生成的活性因子(自由基等)对基板表面进行预处理，可达到在利用选择性W-CVD法形成W覆膜时，避免选择性受损，在Cu系布线膜上高效形成W覆膜的效果，和利用该选择性W-CVD法，制造所需的Cu多层布线的效果。
附图说明
图1为实施选择性W-CVD法的工艺流程图。
图2为在利用H2等离子体实施预处理后，实施选择性W-CVD法时的W覆膜的SEM照片。
图3为按照实施例1和比较例实施的成膜工艺的选择性的结果的比较图。
图4为按照实施例1实施成膜工艺时的W覆膜的SEM照片。
具体实施方式
根据本发明的选择性W-CVD法的实施方式，在原料气体导入前，如上所述，将(1)化学式中含有N原子和H原子的化合物的气体、(2)化学式中含有N原子的化合物的气体与化学式中含有H原子的化合物的气体的混合气体、(3)化学式中含有Si原子的化合物的气体、或(4)将选自上述化学式中含有N原子和H原子的化合物的气体、化学式中含有N原子的化合物的气体和化学式中含有H原子的化合物的气体的混合气体、及化学式中含有H原子的化合物的气体中的气体，与化学式中含有Si原子的化合物的气体的混合气体用作预处理气体，在激活状态或未处理气体的状态，对绝缘膜表面和Cu系布线膜表面进行预处理。
此时，在将上述气体(1)、(2)、(3)或(4)用作预处理气体，优选为将上述气体(1)或(2)用作预处理气体进行预处理之后，导入原料气体进行成膜时，可将化学式中含有Si原子的化合物的气体与原料气体一起导入或分别导入。即，该化学式中含有Si原子的化合物的气体既可用在预处理中，也可在成膜期间一直保持流动，还可贯穿预处理和成膜处理期间使用。
上述化学式中含有N原子和H原子的化合物的气体、和化学式中含有N原子的化合物的气体与化学式中含有H原子的化合物的气体的混合气体以利用等离子体的产生或由催化剂而被分解并激活的状态，或化学式中含有Si原子的化合物的气体以直接使用未处理气体的状态或通过产生等离子体被分解并激活的状态，导入真空容器内。通过实施如上所述的预处理，在选择性W-CVD法中，在不致发生选择性受损的情况下，可形成预期的W覆膜。
在本发明中，绝缘膜只要是半导体产业中常用的绝缘膜即可，除此并无特别限制，例如，除SiO2膜之外，还可举出SOG膜、SiOC膜、氮化物膜等公知的绝缘性物质膜。并且，本发明中的Cu系布线膜为包括Cu膜和Cu合金膜(例如CuAl、CuAg、CuSn等)的布线膜。
可通过上述预处理，例如使用化学式中含有N原子和H原子的化合物的气体的预处理，利用N或NH等，将存在于绝缘膜表面层的O、OH等封端。当绝缘膜的最表层不存在这种活性点时，就会阻碍原料气体(例如，SiH4等硅烷气体)的吸附，因此，不会在绝缘膜表面产生原料气体的分解，也不会引发成膜。因此，仅在Cu系布线膜上形成W覆膜，而不会破坏选择性。
另外，将化学式中含有Si原子的化合物的气体(例如三乙基硅烷醇等硅烷醇类气体)单独或与其它上述气体(1)、(2)一起导入，在导入原料气体之前进行预处理的情况下，或在导入原料气体之际将含有Si原子的气体导入的情况下，存在于绝缘膜表面层的O、OH等形成-O-Si-R(R：烷基)，最表面层用烷基封端。当绝缘膜的最表层不存在这种活性点时，就会阻碍原料气体(例如，SiH4等硅烷气体)的吸附，因此，不会引起绝缘膜表面原料气体的分解，也不会引发成膜。因此，仅在Cu系布线膜上形成W覆膜，而不会破坏选择性。
含有Si原子的气体如上所述，采用作为含有Si和OH的化学式H3SiOH、R3SiOH或R2Si(OH)2(式中，R表示烷基)的烷基取代体的硅烷醇类，优选为三乙基硅烷醇。其中的烷基优选为甲基、乙基、丙基、丁基、戊基、己基等低级烷基。该硅烷醇类既可单独在实施选择性W-CVD法之前的预处理中使用，也可与其它上述气体(1)、(2)共用，还可在实施选择性W-CVD法之际与原料气体一起使用。此时，H3SiOH优选与含有N原子和H原子的气体一起使用。
根据本发明，以例如产生等离子体而激活的活性因子(自由基)或由催化剂激活的活性因子(自由基)的形态将上述含有N原子和/或H原子的气体导入真空容器内的内容如上所述，该活性因子的形成方法无特别限制，可使用公知的方法。
上述预处理中等离子体的产生方法没有特别限制，可采用半导体用薄膜制作领域常用的热电子放电、双极放电、磁控管放电、无电极放电、ECR放电等，例如，可使用利用RF的平行平板型等离子体、ICP(电感耦合等离子体)等。
另外，代替等离子体使用的催化方式也没有特别限制，只要是用作自由基产生方式的公知的催化方式即可。例如，可使用使预处理气体与加热到1700～1800℃左右的W等公知的催化剂金属接触并激活而产生的自由基。
本发明的预处理温度优选在300℃以下。当高于300℃时，存在Cu本身产生膨胀，Cu布线的可靠性下降的问题。当预处理温度在约100℃以上，就可以达到预期的预处理效果。
根据本发明，将载置于真空容器内的基板加热到300℃以下(例如250℃)之后，在通常的等离子体条件下，利用含有N原子和/或H原子的气体生成等离子体，进行预处理。利用生成的H自由基，除去Cu系膜上的氧化物膜，同时，利用生成的N自由基、NH自由基等在绝缘膜上进行N化。使用含有Si原子的气体的情况下，绝缘膜上发生烷基化。然后，在300℃以下(例如250℃)实施选择性W-CVD工艺。该成膜温度下限只要是可形成W覆膜的温度即可。例如，成膜温度在约200℃以上，就可以形成预期的W覆膜。
本发明的预处理既可以利用与实施选择性W-CVD的工艺室不同的容器进行，也可以利用相同的容器进行。
原料气体只要是W-CVD法通常所用的原料气体即可，除此没有特别限制，例如，可举出WF6、W(CO)6等，及作为辅助W膜形成的气体的SiH4、H2等气体。这些原料气体也可在将氩气等惰性气体用作载气的情况下，导入真空容器内。此时，W覆膜的形成反应基于下述反应式。
2WF6+3SiH4→2W+3SiF4+6H2
WF6+3H2→W+6HF
选择性W-CVD工艺可使用例如原料气体采用WF6的SiH4还原法，或载气使用H2的工艺。此时，还原性气体也可以不使用甲硅烷，而使用氢气或其它还原性气体。也可不使用该还原性气体，而是将露出在设于绝缘膜上的孔洞或沟槽的底部的Si等用作还原剂。上述预处理在避免埋入介层窗(via plug)等其它适当工艺中的选择性受损方面也很有效。
另外，根据本发明Cu多层布线的制作方法，可在按照上述方法形成W覆膜之后，按照通常的CVD法，形成绝缘膜(例如SiO2膜等)，按照通常的方法，对该绝缘膜进行布图设计，然后根据需要，形成阻挡金属膜，在该阻挡金属膜上，按照通常的方法实施Cu晶种成膜后，按照通常的电镀法等，制作上层Cu布线。
实施例1
在本实施例中，以图1所示工艺流程图为准，实施Cu布线制作工艺。
处理基板为表面设有绝缘膜(SiO2薄膜)的8英寸Si硅片，使用该绝缘膜上设有孔洞、沟槽结构的基板。利用通常的电镀法向该孔洞、沟槽结构内埋入下层布线的Cu膜(图1(a))，利用通常的CMP法将多余的Cu膜削落。
对这样得到的基板实施了脱气处理(脱气条件：250℃)之后，搬入预处理用容器内，将基板加热到处理温度250℃。然后，将由质量流量控制器(MFC)控制气体流量的N2气50sccm和H2气100sccm同时导入容器内，在RF等离子体(等离子体条件：RF＝50W，压力5Pa)下放电，用30秒对基板表面进行预处理(图1(d-1))。此时，利用通过等离子体分解H2气生成的H自由基，将残留在Cu布线膜表面的Cu的氧化物膜还原除去，另外，利用通过等离子体分解N2气生成的N自由基，将绝缘膜表面进行N化。
上述预处理工艺结束后，利用真空机器人将处理过的基板从预处理用容器搬出，搬入实施选择性W-CVD法的容器内，利用使用WF6和SiH4的选择性W-CVD工艺，形成W覆膜(图1(d-2))。在选择性W-CVD用容器内，将搬入的基板加热到250℃，保持该温度，然后导入WF6气体10sccm和SiH4气体5sccm，用20秒形成W膜。此时，载气也可使用氩气。
图3表示如上所述实施的成膜工艺的选择性的结果和用于比较的仅采用H2等离子体处理或H2退火处理实施预处理的情况下的选择性结果。根据图3判断，在仅使用H2气进行的预处理中，选择性受损严重，而通过实施含有N原子和H原子的等离子体预处理，完全未观测到选择性受损。
另外，图4为同上所述使用N2气50sccm和H2气100sccm生成等离子体进行预处理之后，在Cu布线上形成W覆膜时的基板SEM照片。由该SEM照片判断，在Cu膜上选择性形成W膜，在绝缘膜上，不存在选择性破坏。
为在形成如上所述得到的W覆膜的基板上制作上层Cu布线，由通常的CVD法形成绝缘膜(SiO2膜)(图1(e))，在按照通常的方法实施绝缘膜的布图设计(图1(f))之后，按照预期形成阻挡金属膜(图1(g))，在其上形成Cu晶种膜(图1(h))，然后由电镀法形成上层Cu布线膜，制作Cu多层布线。
实施例2
预处理气体使用NH3气体100sccm，在150℃下实施实施例1的工艺。根据所得选择性结果(SEM照片)，与实施例1的情况同样，未观测到选择性受损。
比较例1
除了将预处理气体N2气15sccm和H2气100sccm同时导入预处理容器内，或将N2气110sccm和H2气100sccm同时导入预处理容器内之外，反复实施实施例1所述方法。无论在何种情况下，根据所得选择性结果(SEM照片)，均观察到选择性受损。
比较例2
除预处理温度设定在350℃之外，反复实施实施例1所述方法。根据所得选择性结果(SEM照片)，观察到选择性受损。
实施例3
除预处理气体使用三乙基硅烷醇气体0.1sccm之外，实施实施例1的工艺，根据所得选择性结果(SEM照片)，与实施例1的情况同样，未观测到选择性受损。
产业实用性
根据本发明，如上所述，在预定状态下使用化学式中含有选自N原子、H原子、Si原子的原子的特定的化合物的气体，对绝缘膜表面和Cu系布线膜表面进行预处理，然后利用选择性W-CVD法形成W覆膜时，可避免选择性受损，在Cu系布线膜上有选择性地形成W覆膜，因此，本发明可有效适用于半导体产业中的Cu系布线成膜领域。

Claims (17)

1.选择性W-CVD法，该方法是将表面具有绝缘膜，且所述绝缘膜上设有孔洞、沟槽结构，该孔洞、沟槽的结构内埋入Cu系布线膜的基板放入真空容器内，将基板加热到预定温度，向真空容器内导入原料气体，在所述Cu系布线膜表面上，选择性地形成W覆膜，其特征在于，在导入所述原料气体之前，将
(1)化学式中含有N原子和H原子的化合物的气体、
(2)化学式中含有N原子的化合物的气体与化学式中含有H原子的化合物的气体的混合气体、
(3)化学式中含有Si原子的化合物的气体、或
(4)将选自所述化学式中含有N原子和H原子的化合物的气体、化学式中含有N原子的化合物的气体与化学式中含有H原子的化合物的气体的混合气体、及化学式中含有H原子的化合物的气体中的气体，与化学式中含有Si原子的化合物的气体的混合气体
用作预处理气体，对绝缘膜表面和Cu系布线膜表面进行预处理。
2.如权利要求1所述的选择性W-CVD法，其特征在于，所述化学式中含有N原子和H原子的化合物的气体选自NH3气、NH2NH2气、及这些气体的混合气体。
3.如权利要求1所述的选择性W-CVD法，其特征在于，所述化学式中含有N原子的化合物的气体和化学式中含有H原子的化合物的气体的混合气体为N2气和H2气的混合气体。
4.如权利要求3所述的选择性W-CVD法，其特征在于，所述N2气和H2气的混合气体按照流量标准，满足式0.2≤N2/H2≤1.0。
5.如权利要求1～4中任一项所述的选择性W-CVD法，其特征在于，所述化学式中含有Si原子的化合物的气体为硅烷醇类气体。
6.如权利要求5所述的选择性W-CVD法，其特征在于，所述硅烷醇类为选自具有H3SiOH、R3SiOH(式中，R表示烷基)、R2Si(OH)2(式中，R的定义同上)的化学式的化合物中的至少1种。
7.如权利要求6所述的选择性W-CVD法，其特征在于，所述硅烷醇类为三乙基硅烷醇。
8.如权利要求1～7中任一项所述的选择性W-CVD法，其特征在于，所述化学式中含有N原子和H原子的化合物的气体、化学式中含有N原子的化合物的气体与化学式中含有H原子的化合物的气体的混合气体、及化学式中含有H原子的化合物的气体以通过产生等离子体或利用催化剂而被分解并激活的状态，此外，化学式中含有Si原子的化合物的气体以直接使用未处理气体或通过产生等离子体而被分解并激活的状态，导入真空容器内。
9.选择性W-CVD法，该方法是将表面具有绝缘膜，且所述绝缘膜上设有孔洞、沟槽结构，该孔洞、沟槽的结构内埋入Cu系布线膜的基板放入真空容器内，将基板加热到预定温度，向真空容器内导入原料气体，在所述Cu系布线膜表面上，选择性地形成W覆膜，其特征在于，在导入所述原料气体之前，将
(1)化学式中含有N原子和H原子的化合物的气体、
(2)化学式中含有N原子的化合物的气体与化学式中含有H原子的化合物的气体的混合气体、
(3)化学式中含有Si原子的化合物的气体、或
(4)将选自所述化学式中含有N原子和H原子的化合物的气体、化学式中含有N原子的化合物的气体与化学式中含有H原子的化合物的气体的混合气体、及化学式中含有H原子的化合物的气体中的气体，与化学式中含有Si原子的化合物的气体的混合气体
用作预处理气体，对绝缘膜表面和Cu系布线膜表面进行预处理，然后，在导入所述原料气体之际，导入化学式中含有Si原子的化合物的气体。
10.如权利要求9所述的选择性W-CVD法，其特征在于，所述化学式中含有N原子和H原子的化合物的气体选自NH3气、NH2NH2气、及这些气体的混合气体。
11.如权利要求9所述的选择性W-CVD法，其特征在于，所述化学式中含有N原子的化合物的气体和化学式中含有H原子的化合物的气体的混合气体为N2气和H2气的混合气体。
12.如权利要求11所述的选择性W-CVD法，其特征在于，所述N2气和H2气的混合气体按照流量标准，满足式0.2≤N2/H2≤1.0。
13.如权利要求9～12中任一项所述的选择性W-CVD法，其特征在于，所述化学式中含有Si原子的化合物的气体为硅烷醇类气体。
14.如权利要求13所述的选择性W-CVD法，其特征在于，所述硅烷醇类为选自具有H3SiOH、R3SiOH(式中，R表示烷基)、R2Si(OH)2(式中，R的定义同上)的化学式的化合物中的至少1种。
15.如权利要求14所述的选择性W-CVD法，其特征在于，所述硅烷醇类为三乙基硅烷醇。
16.如权利要求9～15中任一项所述的选择性W-CVD法，其特征在于，所述化学式中含有N原子和H原子的化合物的气体、化学式中含有N原子的化合物的气体与化学式中含有H原子的化合物的气体的混合气体、及化学式中含有H原子的化合物的气体以通过产生等离子体或利用催化剂而被分解并激活的状态，此外，化学式中含有Si原子的化合物的气体以直接使用未处理气体或通过产生等离子体而被分解并激活的状态，导入真空容器内。
17.Cu多层布线的制造方法，其特征在于，将表面具有绝缘膜，且所述绝缘膜上设有孔洞、沟槽结构，该孔洞、沟槽的结构内埋入下层Cu系布线膜的基板放入真空容器内，实施权利要求1～8中任一项所述方法进行预处理之后，将所述基板加热到预定温度，然后向真空容器内导入原料气体，利用选择性W-CVD法在所述下层Cu系布线膜表面上选择性地形成W覆膜，然后形成绝缘膜，对该绝缘膜进行布图设计，然后形成Cu晶种膜，之后，形成上层Cu系布线膜。
CNB2006800011461A 2005-03-14 2006-03-13 选择性W-CVD法及Cu多层布线制作法 Active CN100490092C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP070290/2005 2005-03-14
JP2005070290A JP4941921B2 (ja) 2005-03-14 2005-03-14 選択Ｗ−ＣＶＤ法及びＣｕ多層配線の製作法

Publications (2)

Publication Number Publication Date
CN101053073A true CN101053073A (zh) 2007-10-10
CN100490092C CN100490092C (zh) 2009-05-20

Family

ID=36991601

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006800011461A Active CN100490092C (zh) 2005-03-14 2006-03-13 选择性W-CVD法及Cu多层布线制作法

Country Status (5)

Country Link
US (1) US7790590B2 (zh)
JP (1) JP4941921B2 (zh)
KR (2) KR20070063019A (zh)
CN (1) CN100490092C (zh)
WO (1) WO2006098259A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158581A (zh) * 2015-03-26 2016-11-23 北大方正集团有限公司 一种对布线后晶圆进行合金化处理的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178439B2 (en) * 2010-03-30 2012-05-15 Tokyo Electron Limited Surface cleaning and selective deposition of metal-containing cap layers for semiconductor devices
US8859417B2 (en) 2013-01-03 2014-10-14 Globalfoundries Inc. Gate electrode(s) and contact structure(s), and methods of fabrication thereof
JP6548586B2 (ja) * 2016-02-03 2019-07-24 東京エレクトロン株式会社 成膜方法
KR20170135760A (ko) * 2016-05-31 2017-12-08 도쿄엘렉트론가부시키가이샤 표면 처리에 의한 선택적 퇴적

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3785862A (en) * 1970-12-14 1974-01-15 Rca Corp Method for depositing refractory metals
EP0322466A1 (en) * 1987-12-24 1989-07-05 Ibm Deutschland Gmbh PECVD (plasma enhanced chemical vapor deposition) method for deposition of tungsten or layers containing tungsten by in situ formation of tungsten fluorides
US5525550A (en) * 1991-05-21 1996-06-11 Fujitsu Limited Process for forming thin films by plasma CVD for use in the production of semiconductor devices
JPH10214896A (ja) 1996-11-29 1998-08-11 Toshiba Corp 半導体装置の製造方法及び製造装置
JP3611940B2 (ja) 1997-02-17 2005-01-19 株式会社アルバック 選択ｃｖｄ方法、及びｃｖｄ装置
US6174810B1 (en) * 1998-04-06 2001-01-16 Motorola, Inc. Copper interconnect structure and method of formation
JP2000294555A (ja) * 1999-04-07 2000-10-20 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002110679A (ja) 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP2003100746A (ja) * 2001-09-27 2003-04-04 Hitachi Ltd 半導体装置の製造方法
CN1837221B (zh) * 2001-11-08 2011-06-08 北兴化学工业株式会社 生产三有机基-单氯硅烷的方法
JP3992588B2 (ja) * 2002-10-23 2007-10-17 東京エレクトロン株式会社 成膜方法
JP2004363447A (ja) * 2003-06-06 2004-12-24 Semiconductor Leading Edge Technologies Inc 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158581A (zh) * 2015-03-26 2016-11-23 北大方正集团有限公司 一种对布线后晶圆进行合金化处理的方法

Also Published As

Publication number Publication date
US7790590B2 (en) 2010-09-07
KR20090035648A (ko) 2009-04-09
JP4941921B2 (ja) 2012-05-30
CN100490092C (zh) 2009-05-20
US20080311741A1 (en) 2008-12-18
KR20070063019A (ko) 2007-06-18
JP2006253518A (ja) 2006-09-21
WO2006098259A1 (ja) 2006-09-21

Similar Documents

Publication Publication Date Title
CN1205666C (zh) 半导体装置及其制造方法
US8835311B2 (en) High temperature tungsten metallization process
KR100939124B1 (ko) 텅스텐막 형성방법, 성막장치, 기억매체 및 반도체 장치
TW202111148A (zh) 包括介電層之結構、其形成方法及執行形成方法的反應器系統
JP4974676B2 (ja) バリア膜の形成方法
KR100413890B1 (ko) 반도체장치의제조방법및제조장치
CN1397993A (zh) 栓塞金属层的形成方法
SG170031A1 (en) Nitride semiconductor component and process for its production
CN101053073A (zh) 选择性W－CVD法及Cu多层布线制作法
CN112805818A (zh) 用低电阻率金属填充半导体器件中的凹陷特征的方法
TWI694501B (zh) 防止銅擴散的介電/金屬阻障集成
US20140120700A1 (en) Plasma treatment of film for impurity removal
CN1078741C (zh) 用干法刻蚀在半导体衬底上形成金属布线的方法
US6664636B2 (en) Cu film deposition equipment of semiconductor device
US10535527B2 (en) Methods for depositing semiconductor films
CN1697156A (zh) 使用低温形成的阻挡金属层制作金属互连线的方法
US5956613A (en) Method for improvement of TiN CVD film quality
CN1366334A (zh) 在半导体衬底上化学汽相淀积钨的方法
CN1743500A (zh) 形成氮化钨膜的方法
CN1694238A (zh) 制造具有扩散阻挡层的半导体装置的方法
CN110777351B (zh) 钨沉积方法
CN1236975A (zh) 互联系统及其生产方法
US20030170983A1 (en) Plasma enhanced chemical vapor deposition methods of forming titanium silicide comprising layers over a plurality of semiconductor substrates
JP5054890B2 (ja) 半導体装置の製造方法
US20230197438A1 (en) Selective tantalum nitride deposition for barrier applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant