CN1694238A - 制造具有扩散阻挡层的半导体装置的方法 - Google Patents

制造具有扩散阻挡层的半导体装置的方法 Download PDF

Info

Publication number
CN1694238A
CN1694238A CNA2004101041698A CN200410104169A CN1694238A CN 1694238 A CN1694238 A CN 1694238A CN A2004101041698 A CNA2004101041698 A CN A2004101041698A CN 200410104169 A CN200410104169 A CN 200410104169A CN 1694238 A CN1694238 A CN 1694238A
Authority
CN
China
Prior art keywords
layer
impregnate
opening
titanium
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004101041698A
Other languages
English (en)
Inventor
黄义晟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1694238A publication Critical patent/CN1694238A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01D—CONSTRUCTION OF BRIDGES, ELEVATED ROADWAYS OR VIADUCTS; ASSEMBLY OF BRIDGES
    • E01D22/00—Methods or apparatus for repairing or strengthening existing bridges ; Methods or apparatus for dismantling bridges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • E—FIXED CONSTRUCTIONS
    • E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01D—CONSTRUCTION OF BRIDGES, ELEVATED ROADWAYS OR VIADUCTS; ASSEMBLY OF BRIDGES
    • E01D19/00—Structural or constructional details of bridges
    • E01D19/14—Towers; Anchors ; Connection of cables to bridge parts; Saddle supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • E—FIXED CONSTRUCTIONS
    • E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01D—CONSTRUCTION OF BRIDGES, ELEVATED ROADWAYS OR VIADUCTS; ASSEMBLY OF BRIDGES
    • E01D2101/00—Material constitution of bridges
    • E01D2101/30—Metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及用于制造一半导体装置的一扩散阻挡层的方法，该方法包括步骤：形成一绝缘层一金属互连线；蚀刻绝缘层，由此形成一开口以曝露金属互连线的一部分；形成一浸渍层于绝缘层与开口上；形成一扩散阻挡层于浸渍层上；且将一金属层填进开口。

Description

制造具有扩散阻挡层的半导体装置的方法
技术领域
本发明涉及用于制造一半导体装置的方法，尤其涉及用于在一半导体装置中制造一扩散阻挡层的方法。
背景技术
在一半导体装置中，一扩散阻挡层作为延迟扩散至最大程度或防止互连线与一基板间，以及互连线间的化学反应的角色。一稳定的扩散阻挡层是开发一可靠的半导体装置所必须的，然而扩散阻挡层不能很好地防止这种扩散且因此，扩散阻挡层的能力取决于扩散阻挡层在一热处理中的不同条件下可耐用多久。
扩散阻挡层有被需要的特性。扩散阻挡应该是热动力稳定的甚至在扩散阻挡层通过被形成于互连线与基板间接触至互连线与基板的情况下。而且扩散阻挡层应该具有绝佳的黏着与低接触电阻，而且扩散阻挡层应该具有对热与机械应力的强容许度，对基板具有一相似的热膨胀系数，且具有绝佳的导电性。
最近，因为一半导体装置的集成规模的增加，连接一上互连线与一下互连线的一开口的纵横比(aspect ratio)大幅地增加。一化学气相沉积方法被用作为通过使用一金属，例如一钨(W)层以填补这些具有一大纵横比的接触孔的一方法。以下，经由化学气相沉积方法的使用以形成钨层的过程被表示为CVD钨过程。
如以上所提及的CVD钨过程，钨层使用六氟化钨(WF6)作为一前驱物(precursor)，此时一先行地沉积氮化钛(TiN)作为扩散阻挡层的方法被使用以避免前驱物与前驱物分解的成份渗透进入下层。当沉积氮化钛，一物理气相沉积法(PVD)主要被使用；然而最近随着纵横比增加，一化学气相沉积方法(CVD)更经常被使用。
图1A与1B为简要地说明经由一传统的CVD钨过程用以形成一金属接触的方法的示意图。
参考图1A，一金属间绝缘层12被形成在一下金属互连线11上。接着金属间绝缘层12被蚀刻，由此形成曝露下互连线11的一部分的一开口13。
其次，一扩散阻挡层14被沉积在接触孔13与该金属间绝缘层12上，接着一钨层15经由CVD钨过程被沉积于扩散阻挡层14上直至填充该接触孔13。此时扩散阻挡层14通过沉积一钛(Ti)层与一氮化钛(TiN)层而被形成，且当经由CVD方法沉积钨层15时，一源气体使用六氟化钨(WF6)。
参考图1B，一化学机械抛光过程(CMP)或一回蚀过程被执行。从此过程，图1A中所示的扩散层14与钨层15仅在该接触孔13内部保留直到金属间绝缘层12的一表面被曝露，于此，一参考数字15A标注一钨塞其为一残余的钨层。钨塞15A作为连接该下金属互连线11与一随后的上金属互连线的一金属接触的角色。
其次，另一个氮化钛(TiN)层16被沉积在钨塞15A上作为一黏着层，且一钨层17被沉积在氮化钛层16上。接着，该钨层17和氮化钛层16被图案化，由此形成该上金属互连线。
在此传统方法中，氮化钛(TiN)层被作为扩散阻挡层且钛(Ti)层被用作该氮化钛层的一湿层(wetting layer)。
因为接触孔的纵横比随着半导体装置的集成规模增加而快速地增加，在扩散阻挡层中需要许多的改变，例如在一存储装置具有一大小等于或小于100nm的情形中，经由一CVD方法直接沉积一薄氮化钛(TiN)层而不沉积一钛(Ti)层的方法被提出以减少接触电阻。
然而，在仅沉积氮化钛层的情形中，该氮化钛层与被沉积于氮化钛层下的金属间绝缘层的黏着被恶化。而且因为氮化钛层以岛型成长，难以形成一连续薄层。所以一个不利点是氮化钛层应该以超过一预定厚度的厚度被沉积以形成连续薄层。另外，接触电阻的增加并非是可避免的因为电阻率随着氮化钛层的厚度增加而增加。即是，经由CVD方法所沉积的氮化钛层具有比钨层，即一主埋金属(main burying metal)高的电阻率，因此导致接触电阻的增加。而且该接触电阻增加较大的程度因为假如氮化钛层的厚度变得较厚以确保该氮化钛层所设想的角色，即作为扩散阻挡层的角色，具有一高电阻率的一物质被厚地沉积。
如上提及的接触电阻的增加可造成接触电阻随着接触孔的纵横比增加而增加较大的程度的问题。
依此，有必要尽可能薄地沉积扩散阻挡层而不劣化扩散阻挡能力。而且它是改进扩散阻挡层与下层间的黏着的一主要条件。
发明内容
因此本发明的一目的为提供一种制造具有能确保扩散阻挡能力同时与下层具有绝佳黏着的扩散阻挡层的一半导体装置的方法。
依据本发明的一观点，提供一种制造一半导体装置的方法，包括步骤：形成一绝缘层一金属互连线；蚀刻绝缘层，由此形成一开口以曝露金属互连线的一部分；形成一浸渍层(soaking layer)于绝缘层与开口上；形成一扩散阻挡层于浸渍层上；以及将一金属层填进开口。
依据本发明的另一观点，提供一种制造一半导体装置的方法，包括步骤：形成一绝缘层于一包含硅的一半导体层上；蚀刻绝缘层，由此形成一开口以曝露半导体层的一部分；形成一硅化物层于半导体层的曝露部分上；形成一浸渍层于硅化物层与开口上；形成一扩散阻挡层于浸渍层上；以及将一金属层填进开口。
附图说明
本发明的以上及其他目的与特征将通过以下所给的结合附图的较佳实施例的描述而变得较易了解，其中：
图1A到1B为剖面图简要地说明经由使用一传统的化学气相沉积方法形成基于钨的一金属接触的一方法；
图2A到2D为剖面图说明依据本发明的形成氮化钛(TiN)制成的一扩散阻挡层的一方法；
图3A到3D为剖面图说明依据本发明的制造形成于一互连线上的一接触的一方法；
图4A到4E为剖面图说明依据本发明的制造形成于硅上的一接触的一方法；以及
图5A到5E为剖面图说明依据本发明的制造形成于硅上的一接触的一方法。
具体实施方式
以下本发明的较佳实施例的详细描述将参考附图被提供。
本发明的较佳实施例提出制造一薄氮化钛(TiN)扩散阻挡层的方法，扩散阻挡层通过引入使用硼(B)的浸渍技术而能够确保扩散阻挡能力同时与下层具有绝佳黏着。
图2A到2D为剖面图说明依据本发明的形成氮化钛(TiN)制成的一扩散阻挡层的一方法。
参考图2A，对经由四氯化钛(TiCl4)与氨(NH3)间的分子反应形成一氮化钛层的化学气相沉积方法(CVD)，已硼烷(B2H6)22做为一浸渍材料先前地被导入至一基板21，该基板以从大约100℃到大约800℃的一温度范围被加热以产生一反应。此时一腔体的压力被维持于从大约0.1mtorr到大约100torr的范围。
参考图2B，当乙硼烷22被导入该腔体，一些浸渍层23被形成于该基板21的表面上。于此，浸渍材料在增加黏着方面起着重要的作用，且在沉积扩散阻挡层前通过预处理该基板21帮助扩散阻挡层以一层一层型式生长。在一表面预处理过程后形成在该基板的表面上的一层被称为一浸渍层。
参考图2C，在形成浸渍层23例如硼层后，包含四氯化钛24与氨25的气体被导入基板21。
参考2D，假如注入包含四氯化钛24与氨25的气体，氮化钛核均匀地以一快速度被产生在基板21的表面上，因为吸收在基板21表面上的硼会与四氯化钛24快速反应。因此一薄氮化钛层26以从大约1nm到大约10nm的一大小范围被连续地形成。此时氯(Cl)与氢(H)反应的副产品被蒸发。于此，一参考数字27表示这些副产品。
依据图2A到2D，氮化钛层26与下层，即浸渍层23的黏着由于氮化钛核的均匀产生与硼的一湿特性而被大幅改进。
虽然已硼烷22被示例为形成图2A到2D中浸渍层23的一主要成份，硅烷(SiH4)也可作为形成浸渍层的主要成份。也可能通过使用等离子体执行一预处理过程而形成浸渍层23。预处理过程通过在包括以一大约0℃至大约800℃的温度范围所加热的基板上供应有一射频(RF)或一直流(DC)功率的浸渍材料的反应器(reactor)中直接形成一等离子体而被实施。而且预处理过程通过使用由一惰性气体如氩(Ar)制成的一远端等离子体(remote plasma)激活浸渍材料而被实施；且通过使用所激活的浸渍材料预处理一基板的表面。
图3A到3D为剖面图说明依据本发明的第一实施例在一互连线上形成的一开口的方法，其中用以形成图2A到2D中所示的一扩散阻挡层的一方法被施加至该开口形成方法。
参考图3A，一层间绝缘层或一金属间绝缘层32被形成在一下金属互连线31上。虽然该金属间绝缘层32被用作为第一实施例的一解释，本发明可应用于一层间绝缘层。其后金属间绝缘层32被蚀刻以形成一曝露该下金属互连线31的一部分的一开口33。下金属互连线31可通过使用选自于钨(W)、铝(AL)、铜(Cu)、钛(Ti)、氮化钛(TiN)氮化钽(TaN)、钽(Ta)与氮化钨(WN)组成的一组中的一材料而被形成，且稍后被形成的上金属互连线可通过使用在钨层旁的铝与铜之一而被形成。
参考图3B，乙硼烷34作为一浸渍材料被导入维持在大约400℃至大约700℃的在温度范围的CVD腔体，用以吸收该注入的乙硼烷34的一胶层35被形成于接触孔33内与金属间绝缘层32上。于此该胶层35通过从乙硼烷34吸收硼被形成直到它从亚单层(sub-monolayer)生长至数个单层。
参考图3C，因为包含四氯化钛24与氨36的预定气体36被导入CVD腔体，氮化钛核以一快速度被均匀产生在胶层35上，因为胶层35会与预定的气体36的四氯化钛快速反应。因此一薄氮化钛层37以从大约1nm到大约10nm的一大小范围被连续地形成。此时氯(CL)与氢(H)反应的副产品被蒸发。
参考图3D，一钨层38经由一CVD方法被沉积在一薄氮化钛层37上，直至被填入接触孔33。于此当经由CVD方法沉积钨层38时，六氟化钨(WF6)被用作为一源气体。
依据以上实施例，用于引入浸渍材料的一过程可在与形成氮化钛层的CVD腔体分离的腔体中被实施。然而假如浸渍材料的射出过程对CVD腔体于同腔体原处(in-situ)被实施，在生产量与成本效率的改进可被实现。
依据以上实施例，薄氮化钛层37被形成在胶层35上作为一扩散阻挡层。该薄氮化钛层37为薄的且均匀的，且具有绝佳黏着因为该薄氮化钛层37被形成在该胶层35上。
图4A到4E为剖面图说明依据本发明的第二实施例形成在硅基板上的一开口的方法，其中用以形成图2A到2D中所示的扩散阻挡层的方法被用于该开口形成方法。
参考图4A，一层间绝缘层42被形成在含有硅的一半导体层41上。其后层间绝缘层42被蚀刻以形成曝露该半导体层41的一部分的开口43。
参考图4B，一化学气相沉积方法(CVD)被使用以形成钛层44。对CVD方法，四氯化钛与氢气被使用。此时该钛层44被沉积在通过接触孔43所曝露的半导体层41的一部分、接触孔43的内壁以及层间绝缘层42上。
同时，因为钛层的沉积在从大约400℃至大约700℃的一高温范围被执行，在沉积该钛层44过程中，半导体层41中的硅与钛层44中的钛彼此反应，以形成一硅化钛(TiSi2)层45于通过该开口所曝露的半导体层41的部分上。
如上所提及的，有可能形成硅化钛层45且同时地沉积钛层44，因为一额外的热过程是不需要的，因为用以形成钛层44的CVD方法在一高温中被实施。
参考图4C，钛层44被沉积于其上的半导体层44被移送至被维持于从大约400℃至大约700℃的一温度范围的CVD腔体。后来乙硼烷46被导入CVD腔体作为浸渍材料，且接着一乙硼烷基胶层47被形成在钛层44上。于此乙硼烷基胶层47采用源自于乙硼烷46的硼被形成且从亚单层成长至数个单层。
参考图4D，因为包含四氯化钛与氨的预定气体48被注入，氮化钛核被均匀地以一快速度产生在乙硼烷基胶层47上，因为乙硼烷基胶层47与预定气体48中的四氯化钛快速反应。这样一薄氮化钛层49被连续地以从大约1nm到大约10nm的一大小范围被形成。此时氯与氢反应的副产品被蒸发。
参考图4E，一钨层50被沉积在薄氮化钛层49上直到被填入接触孔43。此时在经由CVD方法沉积钨层50的过程中，六氟化钨被用作为一源气体。
如图4A到4E中所解释，在含硅的半导体层上形成开口的情况中，硅化钛层被形成在开口的底部以减少接触电阻，且接着该薄氮化钛层作为一扩散阻挡层被形成。于此，当使用四氯化钛与氨气沉积该薄氮化钛层49时，乙硼烷基胶层47提供避免含于四氯化钛气体中的氯引起对硅化钛层损害的一优点。
除硅化钛(TiSi2)层外，硅化钽(TaSi2)、硅化钨(WSi2)、硅化钴(CoSi2)与硅化镍(NiSi2)之一可被用作为形成在该开口的预定部分上的硅化物材料。所以除钛层形成外更可能使用钽(Ta)、钨(W)、钴(Co)与镍(Ni)之一。
图5A到5E为剖面图说明用于在硅上形成一开口的方法，其中用于形成在图2A到2D中所示的扩散阻挡层的方法被应用至该开口形成方法。
参考图5A，一层间绝缘层52被形成在一含硅半导体层51上，且接着曝露半导体层51的一部分的一开口53通过蚀刻该层间绝缘层52而被形成。
参考图5B，一硅化钛层54通过实施一硅化(salicide)过程被直接形成在该开口53所曝露的半导体层51的一部分上。
于此过程过程通过使用数个连续步骤进行。虽然未被说明，一钛层首先通过实施一物理气相沉积(PVD)方法被形成。接着一预定热过程被采行以促使含硅的半导体层51与钛层间的反应，由此于通过开口53所曝露的半导体层51的一部分上形成硅化钛层54。最后无反应的钛分子被移除。
参考图5C，具有硅化钛层54的半导体层51被加载至维持在大约400℃至大约700℃的一温度范围的一CVD腔体。然后，因为乙硼烷55被用作为一浸渍材料被注入CVD腔体，一乙硼烷基胶层56被形成在层间绝缘层52与硅化钛层54上。于此乙硼烷基胶层56被形成，因为被含于浸渍材料中的硼即乙硼烷55被吸收于乙硼烷基胶层56上且自亚单层生长至数个单层。
参考图5D，在包含四氯化钛与氨的预定气体57被导入CVD腔体，氮化钛核被均匀地以一快速度产生，因为乙硼烷基胶层56与预定气体57中的四氯化钛快速反应。所以一薄氮化钛层58被连续地以从大约1nm到大约10nm的一大小范围形成。此时氯与氢气反应的副产品被蒸发。
参考图5E，一钨层59被沉积在薄氮化钛层58上直到被填入接触孔53。此时在经由CVD方法沉积钨层59的过程中，六氟化钨被用作为一源气体。
如经由图5A到5E所描述，在含硅的半导体层上形成开口的情况，硅化钛层被形成在开口的底部以减少接触电阻且接着，该薄氮化钛层作为一扩散阻挡层被形成。于此乙硼烷基胶层提供当使用四氯化钛与氨沉积该薄氮化钛层时避免含于四氯化钛中的氯引起对硅化钛层损害的一优点。
除硅化钛层外，有可能使用硅化钽、硅化钨、硅化钴与硅化镍之一。
另外被用作扩散阻挡层的氮化钽(TaN)、氮化钨(WN)、钨化钛(TiW)和非晶金属可被均匀地形成于一薄厚度中能够通过引入浸渍技术而得到的绝佳黏着的同时作用该扩散阻挡层。
本发明提供减少一高度集成半导体装置的金属接触电阻且改进氮化钛层的黏着效果，该氮化钛层被用作为对具有位于氮化钛层下的下层的钨层的扩散阻挡层。
而且因为薄氮化钛层为高度稠密化的，扩散阻挡层的特性被提升，且因为扩散阻挡层在包含浸渍材料的胶层存在时经由CVD方法被形成，下层可被保护免于被污染，例如卤素，其可从用于CVD方法中的先驱物被产生。
本发明包含主题关于韩国专利申请号KR 2004-0031921，其系2004年5月6日申请于韩国专利局，其全部内容被并入于此作为参考。
当本发明参考一些较佳实施例已被描述，可在不用偏离如界定于以下权利要求的本发明精神与范畴的情况下做出各种变更与修改，这对本领域的技术人员将是明显的。
11，31                金属互连线
12，32                金属间绝缘层
13，33，43            接触孔
14                    扩散阻挡层
15，17                钨层
16，26，58，37，49    氮化钛层
15A                   钨塞
21                    基板
22，34，46，55        乙硼烷
23                    浸渍层
24                    四氯化钛
25                    氨
27                    反应副产品
35                    胶层
36，48，57            预定气体
38，50，59            钨层
41，51                半导体层
42，52                层间绝缘层
44                    钛层
45，54                硅化钛层
47，56                乙硼烷基胶层
53                    开口

Claims (22)

1、制造一半导体装置的方法，包括步骤：
形成一绝缘层一金属互连线；
蚀刻绝缘层，由此形成一开口以曝露金属互连线的一部分；
形成一浸渍层于绝缘层与开口上；
形成一扩散阻挡层于浸渍层上；与
将一金属层填进开口。
2、如权利要求1的方法，其中浸渍层通过使用乙硼烷(B2H6)被形成。
3、如权利要求1的方法，其中浸渍层通过使用硅烷(SiH4)被形成。
4、如权利要求1的方法，其中浸渍层经由一化学气相沉积方法被形成。
5、如权利要求1的方法，其中浸渍层经由一等离子体气氛被形成。
6、如权利要求1的方法，其中浸渍层在从大约100℃至大约800℃的一温度范围且从大约0.1mtorr到大约100torr的一压力范围下被形成。
7、如权利要求1的方法，其中浸渍层在从大约0℃至大约800℃的一温度范围通过使用一射频功率与一直流电流功率之一直接形成等离子体而被形成。
8、如权利要求1的方法，其中形成该浸渍层的步骤包括如下步骤：
通过使用包括惰性气体的远端等离子体激活浸渍材料；且
通过使用所激活的浸渍材料提供一预处理过程。
9、如权利要求1的方法，其中扩散阻挡层通过使用选自于氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、钨化钛(TiW)与一非晶金属组成的一组中的材料而被形成。
10、一种制造一半导体装置的方法，包括步骤：
形成一绝缘层于包含硅的一半导体层上；
蚀刻绝缘层，由此形成一开口以曝露半导体层的一部分；
形成一硅化物层于半导体层的曝露部分上；
形成一浸渍层于硅化物层与开口上；
形成一扩散阻挡层于浸渍层上；与
将一金属层填进开口。
11、如权利要求10的方法，其中浸渍层通过乙硼烷(B2H6)被形成。
12、如权利要求10的方法，其中浸渍层通过硅烷(SiH4)被形成。
13、如权利要求10的方法，其中浸渍层通过一化学气相沉积方法被形成。
14、如权利要求10的方法，其中浸渍层经由一等离子体气氛被形成。
15、如权利要求10的方法，其中浸渍层在从大约100℃至大约800℃的一温度范围且从大约0.1mtorr到大约100torr的一压力范围下被形成。
16、如权利要求10的方法，其中浸渍层在从大约0℃至大约800℃的一温度范围通过使用射频功率与直流电流功率之一直接形成一等离子体而被形成。
17、如权利要求10的方法，其中形成浸渍层的步骤包括步骤：
通过使用包括惰性气体的一远端等离子体激活浸渍层材料；
通过使用所激活的浸渍材料提供一预处理过程。
18、如权利要求10的方法，其中扩散阻挡层通过使用选自于氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、钨化钛(TiW)与一非晶金属组成的一组中的材料而被形成。
19、如权利要求10的方法，其中形成硅化物层的步骤包括在一高温下通过使用一化学气相沉积方法形成一金属层于开口与绝缘层上的步骤，因此在金属层形成过程中在被开口所曝露的半导体层的一部分上形成硅化物层。
20、如权利要求10的方法，其中金属层基于选自于Ti、Ta、W、Co与Ni组成的一组中的材料。
21、如权利要求10的方法，其中形成硅化物层的步骤包括在一高温下通过使用一化学气相沉积方法形成一金属层于该开口与该绝缘层上的步骤，因此在金属层形成过程中在被开口所曝露的半导体层的一部分上形成硅化物层。
22、如权利要求21的方法，其中金属层基于选自于Ti、Ta、W、Co与Ni组成的一组中的材料。
CNA2004101041698A 2004-05-06 2004-12-30 制造具有扩散阻挡层的半导体装置的方法 Pending CN1694238A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040031921A KR100578221B1 (ko) 2004-05-06 2004-05-06 확산방지막을 구비하는 반도체소자의 제조 방법
KR1020040031921 2004-05-06

Publications (1)

Publication Number Publication Date
CN1694238A true CN1694238A (zh) 2005-11-09

Family

ID=35239974

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004101041698A Pending CN1694238A (zh) 2004-05-06 2004-12-30 制造具有扩散阻挡层的半导体装置的方法

Country Status (4)

Country Link
US (1) US20050250321A1 (zh)
KR (1) KR100578221B1 (zh)
CN (1) CN1694238A (zh)
TW (1) TWI270151B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101397653B (zh) * 2007-09-28 2011-04-13 东京毅力科创株式会社 金属膜成膜方法
US20220077297A1 (en) * 2020-09-09 2022-03-10 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device and fabrication method thereof

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4523535B2 (ja) * 2005-08-30 2010-08-11 富士通株式会社 半導体装置の製造方法
KR101406276B1 (ko) * 2007-11-29 2014-06-27 삼성전자주식회사 반도체 장치의 금속 배선 및 그 형성 방법
JP6222880B2 (ja) * 2014-09-24 2017-11-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、半導体装置およびプログラム
JP6937604B2 (ja) * 2017-04-26 2021-09-22 東京エレクトロン株式会社 タングステン膜を形成する方法
US10535527B2 (en) * 2017-07-13 2020-01-14 Applied Materials, Inc. Methods for depositing semiconductor films
JP2021136273A (ja) * 2020-02-25 2021-09-13 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0478799B1 (en) * 1990-04-24 1996-12-04 Ramtron International Corporation Semiconductor device having ferroelectric material and method of producing the same
JP3129232B2 (ja) * 1997-05-08 2001-01-29 日本電気株式会社 半導体装置の製造方法
US5821168A (en) * 1997-07-16 1998-10-13 Motorola, Inc. Process for forming a semiconductor device
US6284316B1 (en) * 1998-02-25 2001-09-04 Micron Technology, Inc. Chemical vapor deposition of titanium
US6653222B2 (en) * 1999-08-03 2003-11-25 International Business Machines Corporation Plasma enhanced liner
US6482733B2 (en) * 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
US6620723B1 (en) * 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US6936538B2 (en) * 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
KR100343653B1 (ko) * 2000-09-22 2002-07-11 윤종용 금속 실리사이드층을 갖는 반도체 장치 및 그 제조방법
US6455428B1 (en) * 2000-10-26 2002-09-24 Vanguard International Semiconductor Corporation Method of forming a metal silicide layer
US6284653B1 (en) * 2000-10-30 2001-09-04 Vanguard International Semiconductor Corp. Method of selectively forming a barrier layer from a directionally deposited metal layer
US7005372B2 (en) * 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
TW589684B (en) * 2001-10-10 2004-06-01 Applied Materials Inc Method for depositing refractory metal layers employing sequential deposition techniques
US6911391B2 (en) * 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6939538B2 (en) * 2002-04-11 2005-09-06 Biomedical Research Models, Inc. Extended release analgesic for pain control
US6974768B1 (en) * 2003-01-15 2005-12-13 Novellus Systems, Inc. Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
WO2004113585A2 (en) * 2003-06-18 2004-12-29 Applied Materials, Inc. Atomic layer deposition of barrier materials
US6841466B1 (en) * 2003-09-26 2005-01-11 Taiwan Semiconductor Manufacturing Company Method of selectively making copper using plating technology

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101397653B (zh) * 2007-09-28 2011-04-13 东京毅力科创株式会社 金属膜成膜方法
US20220077297A1 (en) * 2020-09-09 2022-03-10 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device and fabrication method thereof
US11742406B2 (en) * 2020-09-09 2023-08-29 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device and fabrication method thereof

Also Published As

Publication number Publication date
KR100578221B1 (ko) 2006-05-12
US20050250321A1 (en) 2005-11-10
TW200537628A (en) 2005-11-16
KR20050106863A (ko) 2005-11-11
TWI270151B (en) 2007-01-01

Similar Documents

Publication Publication Date Title
KR100261017B1 (ko) 반도체 장치의 금속 배선층을 형성하는 방법
TWI520268B (zh) 高溫鎢金屬化製程
US6528409B1 (en) Interconnect structure formed in porous dielectric material with minimized degradation and electromigration
CN102859662B (zh) 用于互连的自对准阻挡层和封盖层
JP5496493B2 (ja) Ｃｕキャップ層としてＣｕゲルマナイドおよびＣｕシリサイドを集積および作製する方法
WO2002067319A2 (en) Copper interconnect structure having diffusion barrier
US8946074B2 (en) Method of making interconnect structure
US20030207550A1 (en) Ultra thin tungsten metal films used as adhesion promoter between barrier metals and copper
US7172967B2 (en) Methods for forming cobalt layers including introducing vaporized cobalt precursors and methods for manufacturing semiconductor devices using the same
JP2760490B2 (ja) 半導体素子の金属配線製造方法
KR100603588B1 (ko) 낮은 콘택 저항을 갖는 반도체 소자 및 그 제조 방법
US20020132469A1 (en) Method for forming metal wiring layer
CN1694238A (zh) 制造具有扩散阻挡层的半导体装置的方法
US20030199152A1 (en) Method of forming a conductive contact
JP4804725B2 (ja) 半導体装置の導電性構造体の形成方法
KR100538633B1 (ko) 반도체 소자의 금속 배선 형성 방법
TW200929384A (en) Vapor deposition of tungsten materials
KR100528069B1 (ko) 반도체 소자 및 그 제조 방법
JP4065351B2 (ja) 欠陥密度の低いＴｉ−Ｓｉ−Ｎ及びＴｉ−Ｂ−Ｎベースの絶縁保護性障壁膜の製法
KR100606246B1 (ko) 우수한 도포성과 낮은 비저항을 갖는 고순도 Ｃｏ 박막의형성방법과 이를 이용한 반도체 장치의 콘택 플러그 형성방법
US20060134930A1 (en) Method for forming a metal contact in a semiconductor device having a barrier metal layer formed by homogeneous deposition
KR100743632B1 (ko) 반도체 소자의 제조방법
KR100571387B1 (ko) 반도체 소자의 구리 배선 제조 방법
TW412805B (en) Capping method of metal copper
KR100732764B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20051109

C20 Patent right or utility model deemed to be abandoned or is abandoned