JP2006238004A - 表示装置及び撮像装置 - Google Patents

Abstract

【課題】ＤＭＡ転送により電子画像を表示する表示装置等に、不必要なデータ転送を無くして必要な表示データのみのＤＭＡ転送を可能とし、転送時間の短縮や無駄な消費電力を低減する。
【解決手段】異なる少なくとも２種類の画像信号から合成画像信号を生成する合成回路を備える表示装置又はこの表示装置を備えた撮影装置であって、回路内で送受信する画像信号のうち、表示装置に部分的に画像を表示させる画像信号の表示開始位置データを記憶する記憶手段を設け、ＤＭＡ転送によりこの部分的に表示を行う画像信号のデータを要求する際に、当該表示開始位置データに基づいて表示部分の画像信号のみを要求するＤＭＡインターフェイス制御回路を備える。
【選択図】図２

Description

本発明は、画像の表示装置及び撮像装置に係り、特に、ＤＭＡ転送により複数の画像情報を転送し、合成手段によりこれら複数の画像情報から合成画像情報を生成して合成画像を表示する表示装置及びこの表示装置を備えた撮像装置に関する。

従来、デジタルカメラ、デジタルビデオカメラ等の撮像機器には小型液晶モニタ等が備えられており、この小型液晶モニタ等には、撮像画像が表示されるとともに、撮影モード、撮影日付、カメラ解像度、ＥＶ値、電池残量又は光学若しくはデジタルズームの程度等の各種機能情報が合成表示される様に構成されている。このような表示技術は、撮像した画像データとともに、デジタルカメラの制御部等に内蔵されたメモリに予め記憶された各種機能表示データ等を表示制御回路に転送し、モニタ画面の上下左右等にアイコンやテキスト形式で表示され、撮像装置の現在の機能状態等を視覚的に把握しやすくするものとして活用されている。

また、デジタルカメラ等では、画像データや機能表示データの転送には共通のデータバスが用いられる。このため多くの処理を効率的に転送する技術として、ＤＭＡ（Direct Memory Access）転送技術が採用されている。このＤＭＡ転送技術は、デジタルカメラを構成する各種のモジュールが、メモリに記憶されている種々のデータを要求する際に、ＣＰＵ（Central Processing Unit）のデータ読出し転送指示を必要とせずに、直接各モジュールとメモリ間でデータの転送を可能とする。このためＣＰＵ等の制御負担及びデータバスでの転送データ量が軽減され、デジタルカメラ全体としての処理が早くなる利点がある。例えば、特許文献１では、デジタルカメラを構成する各種のモジュールがデータバスを共有するシステムにおいて、各モジュールがデータ転送を行うサイクル（周期）を予め設定し、転送データの優先順位等を原因とする特定データの転送遅延を防止する技術が提供されている。

また、画像データと機能表示データとの合成手段としては、例えば特許文献２に開示されるように、モニタの表示領域に合わせた記憶領域を有する複数のＶＲＡＭ（Video Random Access Memory）にそれぞれ画像データを記憶させ、これらＶＲＡＭから同時に画像データを読出し、合成して、モニタに表示する技術が知られている。
特開２００３−１３２００７号公報 特開２００４−３６３９９４号公報

しかしながら、撮影モードや撮影日時等の機能表示のテキストデータ又はアイコンデータ等は、ＶＲＡＭ上では、１フレーム分の画像を構成するものとしてモニタの表示領域分のデータが記憶されている。即ち、一般に機能表示データ等は、モニタ上の周辺部や一部分に表示されているが、それ以外の表示領域分のデータも有する形で記憶されている。そのため、被写体画像データと機能表示データを合成回路で合成する際に、ＶＲＡＭから転送される機能表示データは、モニタ上に機能表示が行われない領域、即ち、機能表示が表示されずに被写体画像のみを表示する領域についても、機能表示データ（データとしては全て「０」）がＤＭＡ転送によって送られていたので、共通のデータバスのトラフィックが増加し、データ転送に時間がかかるばかりか無駄な電力消費になるという問題があった。

更には、モニタ上で、テキストデータやアイコンデータなどの表示位置を変更するような場合、ＶＲＡＭの記憶位置を書き換えてからＤＭＡ転送しなければならないので時間がかかるという問題もあった。

本発明の目的は、表示装置及び撮像装置において、不必要なデータ転送を無くして必要な表示データのみのＤＭＡ転送を可能とし、転送時間の短縮化や無駄な消費電力の低減化を達成することである。

上記課題を解決するために、請求項１に記載の発明は、第１の画像情報を記憶する第１の記憶手段と、第２の画像情報を記憶する第２の記憶手段と、前記第１及び第２の記憶手段に記憶された前記第１及び第２の画像情報がＤＭＡ転送され前記第１及び第２の画像情報の合成画像情報を得る合成手段と、該合成手段で得られた前記合成画像情報を表示する表示手段とを備えた表示装置であって、
前記第１の画像情報の表示位置情報を記憶する位置情報記憶手段と、
前記第２の記憶手段に記憶された第２の画像情報を所定量の画像情報ずつ前記合成手段にＤＭＡ転送して前記表示手段による表示を行わせる第１のＤＭＡ転送手段と、
前記第１のＤＭＡ転送手段による前記表示手段の表示位置が前記位置情報記憶手段に記憶された表示位置になった際に、前記第１の記憶手段に記憶された前記第１の画像情報を所定量の画像情報ずつ前記合成手段にＤＭＡ転送して前記表示手段による表示を行わせる第２のＤＭＡ転送手段と、を備えたことを特徴とする。

この構成によれば、第１画像情報用と第２画像情報用のＤＭＡ転送を行う第１及び第２のＤＭＡ転送手段を独立して備えることで、各画像情報の種類や特質に応じたＤＭＡ転送を行うことができる。また、第１の画像情報が表示手段上で表示される表示位置の情報を記憶する位置情報記憶手段を備え、この表示位置情報に基づいて、第２の画像情報の表示手段上での表示位置と第１の画像情報の表示位置とが一致した場合に第１の画像情報を第２のＤＭＡ転送手段により合成手段に転送することで、両データの合成タイミングを一致させることができる。

請求項２に記載の発明は、請求項１に記載の表示装置において、
前記表示位置情報は、前記表示手段に表示される前記第１の画像情報の先頭表示位置情報を少なくとも含むことを特徴とする。

表示位置情報に、第１の画像情報が表示される位置の先頭表示位置情報を含むため、第１の画像情報を表示手段上で表示しない領域のデータ（データとしては「０」となるデータ）を第１記憶手段に記憶する必要が無くなる。また、第１画像情報を第２ＤＭＡ転送手段に転送する際に、表示手段上で表示しない領域のデータを軽減することができる。

請求項３に記載の発明は、請求項１又は２に記載の表示装置において、
前記第１及び第２のＤＭＡ転送手段は、それぞれ少なくとも２つのバッファメモリを備え、前記少なくとも２つのバッファメモリは、前記所定量の画像情報を交互に記憶し且つ交互に出力することを特徴とする。

第１及び第２のＤＭＡ転送手段に、少なくとも２つのバッファメモリを備え、これらが交互に画像データの読込み及び転送を行うことで、一方のバファメモリが画像データを転送している間に、他方のバッファメモリが次の画像データを読み込むことができる。

請求項４に記載の発明は、被写体像を撮影して被写体画像情報を得る撮像手段と、該撮像手段によって得られる被写体画像情報とは異なる画像情報を記憶する画像情報記憶手段と、前記被写体画像情報と前記画像情報記憶手段に記憶された前記異なる画像情報とがＤＭＡ転送され前記被写体画像情報と前記異なる画像情報とから合成画像情報を得る合成手段と、該合成手段によって得られた前記合成画像情報を表示する表示手段とを備えた撮像装置であって、
前記異なる画像情報の表示位置情報を記憶する位置情報記憶手段と、
前記被写体画像情報を所定量の画像情報ずつ前記合成手段にＤＭＡ転送して前記表示手段による表示を行わせる第１のＤＭＡ転送手段と、
前記第１のＤＭＡ転送手段によって前記表示手段の表示位置が前記位置情報記憶手段に記憶された表示位置になった際に前記画像情報記憶手段に記憶された前記異なる画像情報を所定量の画像情報ずつ前記合成手段にＤＭＡ転送して前記表示手段による表示を行わせる第２のＤＭＡ転送手段と、を備えたことを特徴とする。

この構成によれば、撮像手段から取得した被写体画像情報用とこれと異なる画像情報用のＤＭＡ転送を行う第１及び第２のＤＭＡ転送手段を独立して備えることで、各画像情報の種類や特質に応じたＤＭＡ転送を行うことができる。また、異なる画像情報が表示手段上で表示される表示位置の情報を記憶する位置情報記憶手段を備え、この表示位置情報に基づいて、被写体画像情報の表示手段上での表示位置と異なる画像情報の表示位置とが一致した場合に、異なる画像情報を第２のＤＭＡ転送手段によって合成手段に転送することで、両データの合成タイミングを一致させることができる。

請求項５に記載の発明は、請求項４に記載の撮像装置において、前記画像情報記憶手段に記憶された前記異なる画像情報は、前記撮像装置の機能を表す文字、記号、アイコン又はこれらの組合せからなる画像情報であることを特徴とする。

請求項６に記載の発明によれば、請求項４又は５に記載の撮像装置において、前記表示位置情報は、前記表示手段に表示される前記異なる画像情報の先頭表示位置情報を少なくとも含むことを特徴とする。

表示位置情報に、異なる画像情報が表示される位置の先頭表示位置情報を含むため、異なる画像情報を表示手段上で表示しない領域のデータ（データとしては「０」となるデータ）を画像情報記憶手段に記憶する必要が無くなる。また、異なる画像情報を第２ＤＭＡ転送手段に転送する際に、表示手段上で表示しない領域分の転送データを軽減することができる。

請求項７に記載の発明は、請求項４〜６のいずれか一項に記載の発明において、前記第１及び第２のＤＭＡ転送手段は、それぞれ少なくとも２つのバッファメモリを備え、この２つのバッファメモリは前記所定量の画像情報を交互に記憶し且つ交互に出力することを特徴とする。

第１及び第２のＤＭＡ転送手段に、少なくとも２つのバッファメモリを備え、これらが交互に画像データの読込み及び転送を行うことで、一方のバファメモリが画像データを転送している間に、他方のバッファメモリが次の画像データを読み込むことができる。

請求項１に記載の発明によれば、第１画像情報用と第２画像情報用のＤＭＡ転送を行う第１及び第２のＤＭＡ転送手段を独立して備えることで、各画像情報の種類や特質に応じたＤＭＡ転送を行うことができる。また、第１の画像情報が表示手段上で表示される表示位置の情報を記憶する位置情報記憶手段を備え、この表示位置情報に基づいて、第２の画像情報の表示手段上での表示位置と第１の画像情報の表示位置とが一致した場合に第１の画像情報を第２のＤＭＡ転送手段により合成手段に転送することで、両データの合成タイミングを一致させることができる。これにより、合成を必要とする画像データのみをＤＭＡ転送することが可能となり、ＤＭＡ転送するデータ量及び記憶手段で記憶するデータ量の軽減を図り記憶手段を有効活用することができるとともに消費電力が低減されるという効果がある。

請求項２に記載の発明によれば、表示位置情報に、第１の画像情報が表示される位置の先頭表示位置情報を含むため、第１の画像情報を表示手段上で表示しない領域のデータ（データとしては「０」となるデータ）を第１記憶手段に記憶する必要が無くなる。また、第１画像情報を第２ＤＭＡ転送手段に転送する際に、表示手段上で表示しない領域のデータを軽減することができる。
これにより、合成を必要とする画像データのみをＤＭＡ転送することが可能となり、ＤＭＡ転送するデータ量及び記憶手段で記憶するデータ量の軽減を図り記憶手段を有効活用することができるとともに消費電力が低減されるという効果が有る。

請求項３に記載の発明によれば、第１及び第２のＤＭＡ転送手段に、少なくとも２つのバッファメモリを備え、これらが交互に画像データの読込み及び転送を行うことで、一方のバファメモリが画像データを転送している間に、他方のバッファメモリが次の画像データを読み込むことができる。このため、画像情報の転送処理速度が向上するという効果がある。

請求項４に記載の発明によれば、撮像手段から取得した被写体画像情報用とこれと異なる画像情報用のＤＭＡ転送を行う第１及び第２のＤＭＡ転送手段を独立して備えることで、各画像情報の種類や特質に応じたＤＭＡ転送を行うことができる。また、異なる画像情報が表示手段上で表示される表示位置の情報を記憶する位置情報記憶手段を備え、この表示位置情報に基づいて、被写体画像情報の表示手段上での表示位置と異なる画像情報の表示位置とが一致した場合に、異なる画像情報を第２のＤＭＡ転送手段によって合成手段に転送することで、両データの合成タイミングを一致させることができる。これにより、合成を必要とする画像データのみをＤＭＡ転送することが可能となり、ＤＭＡ転送するデータ量及び記憶手段で記憶するデータ量の軽減を図り記憶手段を有効活用することができるとともに消費電力が低減されるという効果がある。

請求項５に記載の発明によれば、異なる画像情報が、表示手段上で部分的に表示される撮像装置の機能を表す文字、記号、アイコン又はこれらの組合せからなる画像情報であるため、表示手段上で表示されない領域のデータ（データとしては「０」のデータ）を記憶手段で記憶する必要が無くなり又ＤＭＡ転送するデータ量も軽減することができ、特に、記憶手段を有効活用することができるとともに消費電力が低減されるという効果がある

請求項６に記載の発明によれば、表示位置情報に、異なる画像情報が表示される位置の先頭表示位置情報を含むため、異なる画像情報を表示手段上で表示しない領域のデータ（データとしては「０」となるデータ）を画像情報記憶手段に記憶する必要が無くなる。また、異なる画像情報を第２ＤＭＡ転送手段に転送する際に、表示手段上で表示しない領域分の転送データを軽減することができる。

請求項７に記載の発明によれば、第１及び第２のＤＭＡ転送手段に、少なくとも２つのバッファメモリを備え、これらが交互に画像データの読込み及び転送を行うことで、一方のバファメモリが画像データを転送している間に、他方のバッファメモリが次の画像データを読み込むことができる。このため、一方のバファメモリが画像データを転送している間に、他方のバッファメモリが次の画像データを読み込むことができ、画像情報の転送処理速度が向上するという効果がある。

〔第１の実施形態〕
以下に、図を用いて本発明を実施するための最良の形態について説明する。図１は、本発明を適用したデジタルカメラ１の外観構成を示したものである。なお、図１（ａ）は、デジタルカメラ１の主に前面（レンズ側）の構成を示し、図１（ｂ）は、主に背面の構成を示している。

デジタルカメラ１は、略矩形の形状を有する筐体を有し、その前面に撮影レンズ２、光学ファインダ窓４、ストロボ発光部５、セルフタイマランプ３が備えられ、上側面には、シャッタ７及び電源キー６が設けられている。また、デジタルカメラ１の背面には、モード切換えスイッチ８、メニューキー９、十字キー１０、光学ファインダ１１、ストロボチャージランプ１２及び表示装置１３が設けられている。

モード切換えスイッチ８は、被写体の撮影を行う撮影モードと、撮影モードで取得された画像を表示装置１３に表示させる再生表示モードとを切換えるものである。メニューキー９は、各種メニューの選択操作に使用する入力手段である。また、十字キー１０は、各種メニューの機能選択や、この機能に応じた種々の操作に使用する入力手段である。

表示装置１３は、ＴＦＴ（Thin film Transistor）液晶パネル、ＥＬ（Electro Luminescence）素子等を適用することが可能であるが、第１の実施形態では、バックライト付きのカラー液晶パネルで構成されている。撮影モード時には、電子ファインダとして撮影レンズ２を通して取得されるモニタリング画像の表示を行い、再生表示モード時には、取得された電子画像を再生表示するようになっている。

次に、図２を参照して上記デジタルカメラ１の電子回路構成を説明する。
デジタルカメラ１は、制御部１５、ＣＣＤ１６、ＣＣＤ駆動回路１７、ＣＤＳ（Correlated Double Sampling）回路１８、Ａ／Ｄ（Analog／Digital）変換回路１９、ＤＭＡ制御回路２０、記憶部制御回路２１、記憶部２２、ＹＵＶ変換回路２３、解像度変換回路２４、圧縮伸張回路２５、記録媒体制御回路２６、記録媒体２７、表示制御回路２８、表示装置１３、入力部３２、時計回路３１、各素子間のデータ転送を中継するバッファ３０ａ〜３０ｇ及びこれら素子を接続するデータバス３３から構成される。

制御部１５は、図示しないＣＰＵ、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）等から構成される。この制御部１５は、ＲＯＭに記憶されたプログラムに基づいて、デジタルカメラ１の全体動作の制御を実行し、データバス３３を介して各種の回路に制御信号を供給するものである。ＲＯＭには、後述する機能表示データが予め記憶されている。この機能表示データは、入力部３２の操作により読み出され、記憶部２２に記憶される。

撮像素子であるＣＣＤ（Charge Coupled Device）１６は、撮影レンズ２（図１（ａ）参照）を通して光学画像をとらえ、光電変換作用により被写体像のアナログ信号を取得するものである。被写体像のアナログ信号は、デジタルカメラ１の各部にタイミングパルス信号を供給するタイミングジェネレータ２９から出力されるパルス信号に基づいてＣＣＤ駆動回路１７から供給される読出しパルスによって読み出され、読み出されたアナログ信号はＣＤＳ回路１８に送られる。

ＣＤＳ回路１８ではアナログ画像信号の相関二重サンプリングが行われて雑音が除去されるとともにゲイン調整が行われる。ゲイン調整された信号はＡ／Ｄ（Analog／Digital）変換回路１９でデジタル画像信号に変換され、順次バッファ３０ａに送られるとともに、後述するＤＭＡ制御回路２０を介して記憶部制御回路２１に送られる。

記憶部制御回路２１は、制御部１５や後述するＤＭＡ制御回路２０からの指示信号を受けて記憶部２２への情報の書き込み及び読み出しを制御するものである。記憶部２２は、ＤＲＡＭ（Direct Random Access Memory）、ＳＤＲＡＭ（Synchronous DRAM）、ＥＰＲＯＭ（Erasable Programmable ROM）或いはフラッシュメモリ（Flash Memory）等の大容量の記憶素子などから構成され、ＤＭＡ制御回路２０を介してＣＣＤ１６から送られてくる画像信号を順次記憶し１フレームの画像信号を格納する格納領域が設けられている。また、記憶部２２には、画像データから輝度（Ｙ）と色差（ＵＶ）の信号に生成されたＹＵＶ画像データ、このＹＵＶ画像データから解像度を変換して生成した解像度変換ＹＵＶ画像データ及びＹＵＶ画像データを圧縮若しくは伸張した圧縮ＹＵＶ画像データをフレーム単位でそれぞれ記憶する格納領域が設けられている。また、制御部１５のＲＯＭに予め記憶され、入力部３２の操作により設定された機能表示データ等を格納する格納領域も備えられる。

記憶部２２に記憶されたＣＣＤ１６からの１フレーム分の画像データは、記憶媒体制御回路２１を介して直ちに読み出され、ＤＭＡ制御回路２０及びバッファ３０ｂを介してＹＵＶ変換回路２３に送られる。ＹＵＶ変換回路２３は、画像データから輝度信号（Ｙ）と色差信号（ＵＶ）からなるＹＵＶ画像データを生成する。生成されたＹＵＶ画像データは、バッファ３０ｃ及びＤＭＡ制御回路２０を介して記憶部制御回路２１に送出され、記憶部２２に記憶される。

更に、シャッタ７が操作され、静止画もしくは動画の撮影が指示された際には、記憶部２２に記憶されたＹＵＶ画像データは、記憶部制御回路２１を介して読み出され、ＤＭＡ制御回路２０及びバッファ３０ｆを介して圧縮伸張回路２５に送られる。圧縮伸張回路２５は、予め定められたデータ圧縮／伸張規格に基づいて圧縮画像データの生成を行う。ここで、データ圧縮／伸張規格とは、例えば、静止画であればＪＰＥＧ規格形式の画像情報、動画であればモーションＪＰＥＧあるいはＭＰＥＧ規格形式等である。圧縮伸張回路２５にて変換された圧縮画像データは、バッファ３０ｇ及びＤＭＡ制御回路２０を介して記録媒体制御回路２６に送られ、記録媒体２７に記録される。

記録媒体２７は、カメラ本体に着脱可能な不揮発性のメモリから構成され、例えば、ＥＰＲＯＭ（Erasable Programmable ROM）或いはフラッシュメモリ（Flash Memory）等の半導体メモリ、あるいは光磁気ディスクなどから構成されており、多数の静止画あるいは動画が記録可能とされている。

また、デジタルカメラ１は、静止画あるいは動画の撮影モードにおいて、ＣＣＤ１６から取得した被写体画像を、表示制御回路２８を介して、モニタリング画像として表示装置１３に表示するようになっている。表示装置１３は、カラーのＴＦＴ（Thin Film Transistor）液晶表示素子等からなるものであり、表示画素が水平及び垂直方向にマトリクス状に配置されることにより画像表示を行うものである。また、表示装置１３は、ＣＣＤ１６から取得された被写体画像を表示することにより、撮影時における電子ファインダ（モニタ表示）の役目を果たしている。このとき、表示面の一部に重畳して撮影条件や撮影日時等のカメラの機能等を示す機能表示も表示されるようになっている。

モニタリング画像の表示は、記憶部２２に記憶されたＹＵＶ画像データから解像度変換回路２４で表示装置１３の画像サイズに適合する解像度を有する解像度変換ＹＵＶ画像データが生成されることにより可能となる。即ち、記憶部２２に記憶されたＹＵＶ画像データが記憶部制御回路２１を介して読み出され、ＤＭＡ制御回路２０及びバッファ３０ｄを介して解像度変換回路２４に送られる。解像度変換回路２４で表示装置１３の画素数（画像サイズ）にあった画像データ（解像度変換ＹＵＶ画像データ）が生成され、バッファ３０ｅ及びＤＭＡ制御回路２０を介して表示制御回路２８に送られることにより表示装置１３に被写体画像が表示されるものである。

デジタルカメラの機能表示に関するデータは、各機能を表す文字、記号あるいはアイコンなどのデータが予め制御部１５のＲＯＭ等に記憶されている。予め各種の設定がなされたこれらのデータは、一旦記憶部２２に記憶された後、記憶部制御回路２１及びＤＭＡ制御回路２０を介して表示制御回路２８に送られる。ここで、解像度変換回路２４により生成された解像度変換ＹＵＶ画像データと合成されて表示装置１３に被写体画像と機能表示画像とが重畳的に表示されるようになっている。

時計回路３１では、現在の日付及び時刻のデータを計時するもので、この時計回路３１で計時されている現在の日付及び時刻のデータも、このデジタルカメラの機能表示に関するデータの一つとされ、一旦記憶部２２に記憶された後、記憶部制御回路２１及びＤＭＡ制御回路２０を介して表示制御回路２８に送信され、解像度変換回路２４で生成された解像度変換ＹＵＶ画像データと合成されて表示装置１３に被写体画像と撮像日時画像が重畳的に表示されるようになっている。

次に、表示制御回路２８について説明する。
表示制御回路２８は、第１ＤＭＡインターフェイス制御回路４０、第２ＤＭＡインターフェイス制御回路４１、コード変換回路４３、合成回路４４、バッファ３０ｈ〜３０ｋ及び表示タイミングジェネレータ４５から構成される。

第１ＤＭＡインターフェイス制御回路４０には、機能表示データが表示装置１３上で表示される位置を示した表示位置データを記憶するメモリ４２Ａが内部に設けられており、また、第２ＤＭＡインターフェイス制御回路４１には、ＹＵＶ画像データが表示装置１３上で表示される位置を示した表示位置データを記憶するメモリ４２Ｂが内部に設けられている。

そして、記憶部２２に記憶されたデジタルカメラ１の各種機能等を表示する機能表示データは、第１ＤＭＡインターフェイス制御回路４０に送られる。また、同じく記憶部２２に記憶されたＣＣＤ１６から取得され種々の信号変換が施された解像度変換ＹＵＶ画像データは、第２ＤＭＡインターフェイス制御回路４１に送信される。具体的には、第１ＤＭＡインターフェイス制御回路４０が、ＤＭＡ要求信号及びＤＭＡ開始アドレス信号をＤＭＡ制御回路２０に送信すると、ＤＭＡ制御回路２０が、記憶部制御回路２１を介して記憶部２２から機能表示データを読み出す。その後、この機能表示データとＤＭＡ応答信号とが第１ＤＭＡインターフェイス制御回路４０に送信されるようになっている。

一方、第２ＤＭＡインターフェイス制御回路４１は、ＤＭＡ要求信号及びＤＭＡ開始アドレス信号をＤＭＡ制御回路２０に送信すると、ＤＭＡ制御回路２０を介して解像度変換回路２４から送信される解像度変換ＹＵＶ画像データとＤＭＡ応答信号とを受信するようになっている。

バッファ３０ｈ及び３０ｉは、第１ＤＭＡインターフェイス制御回路４０から機能表示データが供給されて記憶すると共に、記憶した機能表示データをコード変換回路４３に送り、コード変換回路４３では送られてきた機能表示データを表示装置１３で表示可能な画像信号に変換して合成回路４４に供給するものである。なお、バッファ３０ｈ及び３０ｉは、機能表示データを後述するバースト長単位Ｌで交互に送受信するようになっている。

同様に、バッファ３０ｊ及び３０ｋは、第２ＤＭＡインターフィス４１から被写体画像データの解像度変換ＹＵＶ画像データが供給されて記憶すると共に、記憶したＹＵＶ画像データを合成回路４４に供給するものである。

なお、バッファ３０ｈ及び３０ｉでの機能表示データの記憶と読み出し及びバッファ３０ｊ及び３０ｋでのＹＵＶ画像データの記憶と読み出しのタイミングに関しては詳細を後述する。

合成回路４４は、コード変換回路４３から送信される機能表示データと被写体画像データとを合成して、両画像の重畳的な表示を可能とする１フレーム分の画像データを生成するものである。合成された画像データは、後述する表示タイミングジェネレータ４５により制御される表示制御回路２８の駆動タイミングに同期して表示装置１３に出力され表示される。

表示タイミングジェネレータ４５は、水平カウンタ４６、垂直カウンタ４７及びデコーダ回路４８からなる。水平カウンタ４６及び垂直カウンタ４７は、それぞれタイミングゲネレータ２９から供給される基準クロックパルスに基づいて水平同期信号と垂直同期信号とを発生させ、表示制御回路２８の各素子を所定のフレーム周期で駆動させる同期信号を、デコーダ回路４８を介して供給する。

次に、機能表示データ及び被写体画像データの構成について説明する。
図３（ａ）は、機能表示データ及び被写体画像データが表示装置１３上に表示された状態を示した模式図である。「ＦＩＮＥ ＭＯＤＥ」は、デジタルカメラ１の現在の撮像モードにおける機能表示データを示し、撮影が通常の画質（ＮＯＲＭＡＬ ＭＯＤＥ）よりも高画質で行われることを示している。「２００５／０２／１４」も機能表示データを示し、現在の年日付情報（２００５年２月１４日）を示す。これら２つの機能表示データが、被写体画像データと合成されて表示されている。図３（ｂ）は、ＣＣＤ１６から取得され記憶部２２に展開された被写体画像データだけの表示状態を示す。図３（ｃ）は、機能表示データが表示装置１３で表示される表示位置を示す。

被写体画像データは、表示装置１３において、図３（ｂ）に示す画面上の左上角の座標Ｃ（Ｘ₀、Ｙ₀）を走査のスタート座標位置として、順次水平方向にノンインターレース走査がなされて表示される。

一方、機能表示データは、表示装置１３上で部分的に表示するものであるため、図３（ｃ）に示す画面上の予め定められた座標位置であるＡ（Ｘ_i、Ｙ_j）及びＢ（Ｘ_m、Ｙ_n）をそれぞれスタート座標位置として順次表示される。

図４（ａ）は、記憶部２１に記憶された機能表示データの「ＦＩＮＥ ＭＯＤＥ」を拡大したものを示す。このデータは、転送時にＤＭＡ制御回路２０のバースト長Ｌを基準として、水平方向に４つ、垂直方向に５つに分割されてなる。なお、各々のバースト長Ｌは、図４（ｂ）示すように、８つのワードから構成される。

表示に先立ち、表示装置１３で表示する機能表示データ「ＦＩＮＥ ＭＯＤＥ」の表示位置を示す情報が、第１ＤＭＡインターフェイス制御回路４１のメモリ４２Ａに格納される。図４（ｃ）は、その格納状態を示す。表示開始位置データとしてＡ（Ｘ_i、Ｙ_j）が記憶され、このＡから開始されて水平方向に続くバースト長Ｌの数をＨ（図４（ｃ）の例では「４」）又垂直方向に続く数をＶ（図４（ｃ）の例では「５」）として、それぞれＡＨ及びＡＶとして記憶されている。

もう一方の機能表示データである「２００５／０２／１４」も同様に、走査のスタート座標位置データとしてＢ（Ｘ_m、Ｙ_n）が記憶され、このＢから開始される一連のバースト長Ｌの水平方向に続く数をＨ又垂直方向に続く数をＶとしてそれぞれＢＨ及びＢＶとして記憶されている。尚、図示していないが、第２ＤＭＡインターフェイス制御回路４２のメモリ４２Ｂにも、被写体画像のスタート座標位置データＣ（Ｘ₀、Ｙ₀）と水平及び垂直数が格納される。

以上のような構成を有するデジタルカメラ１の動作について説明する。
入力部３２の操作により、デジタルカメラ１が撮影モードに設定されると、制御部１５は、ＲＯＭに予め記憶された機能表示データ（「ＦＩＮＥ ＭＯＤＥ」及び時計回路３１の現在時刻データ「２００５／０２／１４」）が記憶部２２に記憶される。また、撮影レンズ２を介してＣＣＤ１６により取得された被写体画像データを記憶部２２に記憶させた後、ＹＵＶ変換回路２３及び解像度変換回路２４により解像度変換ＹＵＶ画像データとして新たに生成させ記憶部２２に記憶される。

上記記憶部２２に記憶された各データは、ＤＭＡ制御回路２０を介して第１ＤＭＡインターフェイス制御回路４０及び第２ＤＭＡインターフェイス制御回路４１にＤＭＡ転送される。

図５（ａ）は、表示装置１３の表示領域の走査タイミングを示したタイミングチャートである。Ｔ１、Ｔ２、Ｔ３及びＴ４は一つの水平走査期間をそれぞれ示す。また、Ｔ２、Ｔ３及びＴ４におけるＬ１、Ｌ２及びＬ３は、機能表示データを表示するタイミングを示す。図５（ｂ）は、この機能表示データの表示タイミングＬ１、Ｌ２及びＬ３におけるバッファ３０ｈ及び３０ｉによるデータ出力の具体的なデータ処理タイミングを詳細に示したものである。なお、図５（ｂ）中のバッファ３０ｈ及び３０ｉの残量とは、有効データの入力及び出力状況を示す。

Ｔ１の走査期間（図５（ａ）参照）は、機能表示データを表示しないためデータの出力はなされない。このとき第１ＤＭＡインターフェイス制御回路４０は、ＤＭＡ制御回路２０にＤＭＡ要求信号を出力するとともにバースト長Ｌの先頭ワードのアドレスを送信する。ＤＭＡ要求信号を受信したＤＭＡ制御回路２０は、同時に受信した先頭ワードのアドレスに基づいて、記憶部制御回路２１を介して記憶部２２にアクセスする。更に、ＤＭＡ制御回路２０は、先頭アドレスを保持し、ワード単位でインクリメント（又はディクリメント）したワード単位のアドレスを生成して記憶部２２にアクセスを行う。このアクセスにより読み出された１つのバーストデータ（８つのワードからなる。）をＤＭＡ応答信号とともに第１ＤＭＡインターフェイス制御回路４０にバースト転送する。バースト転送が行われた第１ＤＭＡインターフェイス制御回路４０は、このデータを先ずバッファ３０ｈに読み込ませる。

次いで、第１ＤＭＡインターフェイス制御回路４０は、２つ目のＤＭＡ要求信号及び２つ目のバーストデータの先頭ワードのアドレスをＤＭＡ制御回路２０に送信する。ＤＭＡ制御回路２０は、１つ目のバーストデータの読出しと同様に、記憶部２２からバーストデータを読出し、第１ＤＭＡインターフェイス制御回路４０に送信する。第１ＤＭＡインターフェイス制御回路４０は、２つ目のバーストデータをバッファ３０ｉに読み込ませる。

このように、バーストデータを受信したバッファ３０ｈ及び３０ｉは、記憶したデータの表示タイミングまで待機状態となる。

Ｔ２の期間において、バーストデータの表示位置データが垂直カウンタ（垂直方向の座標値）及び水平カウンタ（水平方向の座標値）の値と一致するタイミングで、バッファ３０ｈから１つ目のバーストデータが出力される。バッファ３０ｈから１つ目のバーストデータの出力が終了すると、第１ＤＭＡインターフェイス制御回路４０は３つ目のＤＭＡ要求信号及び３つ目のバーストデータの先頭アドレスをＤＭＡ制御回路２０に出力する。ＤＭＡ制御回路２０は、先に述べたバーストデータの読出しと同様に、３つ目のバーストデータを記憶部２２から読出し、ＤＭＡ応答信号とともに第１ＤＭＡインターフェイス制御回路４０に送信する。

一方、バッファ３０ｈが１つ目のバーストデータを送信し終わると同時に、バッファ３０ｉから２つ目のバーストデータの送信が開始される。その後、２つ目のバーストデータの出力が終了すると同時に、既に３つ目のバーストデータの読込みを完了したバッファ３０ｈから３つ目のバーストデータの送信が開始される。バッファ３０ｉに、バッファ３０ｈが３つ目のバーストデータを送信している間に４つ目のバーストデータを受信させ、送信のタイミングまで待機する。このように、バッファ３０ｈと３０ｉで交互にバーストデータの出力を行う。

また、第２ＤＭＡインターフェイス制御回路４１からは、被写体画像のスタート座標位置データＣ（Ｘ₀、Ｙ₀）からＤＭＡ制御回路２０にＤＭＡ要求信号とＤＭＡ開始アドレス信号を出力し、ＤＭＡ応答信号及び解像度変換回路２４から被写体画像データ情報を受信させる。被写体画像データは、第１ＤＭＡインターフェイス制御回路４０と同様に、バースト長Ｌ単位でバッファ３０ｊ及び３０ｋへと交互に出力される。

その後、バッファ３０ｈと３０ｉとから出力され、コード変換回路４３で表示画像に変換がなされた機能表示データ及びバッファ３０ｊと３０ｋとから出力される被写体画像データを合成回路４４に出力して合成画像データを生成する。そして、合成回路４４では、合成画像データを表示装置１３に出力し、画面上に被写体画像と機能表示画像が重畳された合成画像表示を行うこととなる。尚、機能表示画像とその近辺或いは重なる被写体画像との表示色が類似或いは同色の場合には機能表示の内容が見づらくなるので、機能表示画像は、例えば黒字背景に白色文字表示としておき、これを被写体画像に嵌め込むようにして合成してもよい。

以上のように、第１の実施形態におけるデジタルカメラ１によれば、機能表示データを表示する領域のみのデータをＤＭＡ転送するだけで機能表示データの表示を行うことが可能となる。このため、従来であれば、機能表示データが表示画面の一部に表示される場合であっても、表示領域全体のデータ転送を要したが、機能表示データの表示領域だけのデータ転送のみで好適な機能表示データの表示を行うことが可能となる。この結果、記憶部２２へのアクセスを始めデータバス３３上でのデータ伝送負担及び各素子のデータ処理負担が大幅に軽減され、メモリ帯域の有効活用及び省電力という効果がある。

また、第１ＤＭＡインターフェイス制御回路４０に、機能表示データの表示位置データを記憶するメモリ４２Ａを備えることで、個々のバーストデータを独立して送受信することができる。このため、機能表示データの表示装置１３上での表示位置を変更するような場合であっても、従来のように機能表示データ全体を書換えることなく新たな表示位置に機能表示データを表示することが可能となる。この結果、新たなデータ生成に要するデータ伝送負担及び各素子の処理負担がなくなるという効果がある。

更には、機能表示データと被写体データとのそれぞれに２つのバッファを設けてバーストデータを交互に転送処理する構成とするため、一方のバッファがデータを読み込む間にももう一方のバッファに記憶されたデータを転送出力することが可能となる。このため、バッファのデータ読込み期間にもデータ転送を行うことが可能となり、より高速なデータ転送処理を行うという効果がある。

なお、第１の実施形態では、第１及び第２のＤＭＡインターフェイス制御回路４０及び４１からのデータ受信を行うバッファを２つにした構成としているが、２つ以上のバッファを設ける構成とすることも可能である。

また、機能表示データ毎に、専用のＤＭＡインターフェイス制御回路及びバッファを設ける構成とすることも可能である。この場合、機能表示データのデータ転送量を大幅に削減することができ、メモリ帯域の有効活用やアクセスの軽減による省電力という効果がある。

〔第２の実施形態〕
次に、本発明を適用した第２の実施形態について説明する。
第１の実施形態におけるデジタルカメラ１では、２つの機能表示データである「ＦＩＮＥ ＭＯＤＥ」及び「２００５／０２／１４」が異なる行（垂直走査方向が異なる座標）に表示される場合を示した。この場合、先ず「ＦＩＮＥ ＭＯＤＥ」を表示させ、その後、異なる表示タイミングで「２００５／０２／１４」を表示すればよいため、ＤＭＡ転送を円滑に行うことができる。

第２の実施形態では、図６に示すように同じ走査方向に複数の機能表示データ（機能表示Ｃ及びＤ）を表示させる場合にも、機能表示データのバーストデータを比較して表示装置のラスタスキャンに則したデータ転送を行うことで、転送データ量を軽減化するとともに省電力化を達成する表示装置を備えたデジタルカメラを開示する。
なお、第１の実施形態と同一機能を有する部分は同一符号を使用し説明を省略する。また、メニューキー９等（図１参照）の操作により設定された各種機能表示データやＣＣＤ１６を介して取得され各種のデータ処理が施された被写体画像データ（解像度変換ＹＵＶ画像データ）が記憶部２２に記憶される点について、第１の実施形態におけるデジタルカメラ１と同様であるため詳細な説明を省略する。

図８は、デジタルカメラ４９の電子回路構成を示したブロック図である。
第１ＤＭＡインターフェイス制御回路５０のメモリ５１Ａは、機能表示Ｃ及びＤの各種設定値が記憶されている。具体的には、各表示領域に対して、水平方向のバースト数、垂直方向のライン数、バースト長Ｌの単位及び表示開始座標のデータを記憶する。

更に、第１ＤＭＡインターフェイス制御回路５０は、バースト転送が行われる度に、メモリ５１Ａに記憶された各種設定データに基づいて、表示位置座標の値を更新する座標カウンタ５２を備える。座標カウンタ５２はアキュムレータ等の演算素子からなり、バーストリードが行われると、第１ＤＭＡインターフェイス制御回路５０のメモリ５１Ａに記憶された座標データを順次更新するようになっている。
図９は、座標カウンタ５２による表示位置座標値等の更新を示した模式図である。図９中Ｃ及びＤは、機能表示Ｃ及びＤを示し、ｘ、ｙは、表示装置１３における各バーストデータの座標値を示す。

また、記憶部２２に記憶された機能表示Ｃ及びＤのバーストデータは、第１ＤＭＡインターフェイス制御回路５０から送信されるＤＭＡ要求信号及び先頭アドレスに基づいて、ＤＭＡ制御回路２０によって以下のように読み出されるようになっている。
図７は、図６に示した機能表示の模式図から、機能表示Ｃ及びＤの部分を抽出拡大して示したものである。機能表示Ｃの１つ目のバーストデータであるデータｃ１の読出しに続いてデータｃ２の読出しを行うと、機能表示Ｄの１つ目のバーストデータであるデータｄ１及びｄ２の読込みを行い、その後、表示Ｄのデータｃ３を読み出す。このように、表示装置１３のラスタスキャンと同様にしてデータｃ１２まで順次読み出されていく。読み出されたバーストデータは、ＤＭＡ応答信号とともに第１ＤＭＡインターフェイス制御回路５０に送信される。

また、第１のＤＭＡインターフェイス制御回路４９は、第１の実施形態と同様にバッファ３０ｈ及び３０ｉへ交互にバーストデータを出力するものである。バッファ３０ｈ又は３０ｉのいずれかのデータ残量が０となったときに、機能表示ＣとＤとのどちらのバーストデータを出力するかを決定する。即ち、図７に示すように、バーストリードは表示装置１３のラスタスキャンに合わせてデータｃ１、ｃ２、ｄ１、ｄ２、ｃ３・・・の順で読み込ませる必要がある。そのため、機能表示ＣやＤというデータの種類に関係なく、同一走査ライン上に存在するバーストデータを走査順序に合わせて、バーストデータ単位で区別する処理が必要となる。
この処理は、第１ＤＭＡインターフェイス制御回路５０に内蔵されたメモリ５１Ａに記憶される両機能表示データの表示位置座標データに基づいて第１ＤＭＡインターフェイス制御回路５０により行われる。具体的には、バーストリードを繰り返す毎に更新される両機能表示データの表示位置座標データを参照して、次にＤＭＡ制御回路２０から読み込むべきバーストデータの先頭アドレスを決定することにより行われる。以下、この処理について説明する。

図１０は、バッファ３０ｈ及び３０ｉのいずれかのデータ残量が０となった際に、バーストリード毎に更新される表示位置座標データに基づいて、第１ＤＭＡインターフェイス制御回路５０がＤＭＡ制御回路２０に送信するＤＭＡ要求信号の先頭アドレスを機能表示Ｃ又はＤのいずれとするかを決定する処理手順を示したフロー図である。

先ず、バッファ３０ｈあるいは３０ｉのデータ残量が０であるときに（ステップＳ１：ＹＥＳ）、第１ＤＭＡインターフェイス制御回路４０は、メモリ５１Ａに格納される機能表示Ｃ及びＤの表示位置座標データのうち、ｙ座標の値を比較する（ステップＳ２）。

機能表示Ｃのｙ座標の値が機能表示Ｄのｙ座標の値より低い（小さい）場合は（ステップＳ２：ＹＥＳ）、機能表示Ｃの先頭アドレスデータ及びＤＭＡ要求信号をＤＭＡ制御回路２０に送信する（ステップＳ３）。

また、上記ステップＳ２で、機能表示Ｃのｙ座標の値が機能表示Ｄのｙ座標の値より低くない（小さくない）場合は（ステップＳ２：ＮＯ）、両ｙ座標の値が等しいかが判断される（ステップＳ４）。

ステップＳ４で、機能表示ＣとＤのｙ座標の値が等しい場合は（ステップＳ４：ＹＥＳ）、次に、機能表示Ｃのｘ座標の値が機能表示Ｄの座標の値より低いかが判断される（ステップＳ５）。

ステップＳ５で、機能表示Ｃのｘ座標の値が低い（小さい）場合は（ステップＳ５：ＹＥＳ）、機能表示Ｃの先頭アドレスデータ及びＤＭＡ要求信号をＤＭＡ制御回路２０に送信する。

ステップＳ５で、機能表示Ｃのｘ座標の値が低くない（小さくない）場合は（ステップＳ５：ＮＯ）、機能表示Ｄの先頭アドレスデータ及びＤＭＡ要求信号をＤＭＡ制御回路２０に送信する（ステップＳ６）。

また、上記ステップ４で、機能表示ＣとＤのｙ座標の値が等しくない場合（ステップＳ４：ＮＯ）も同様に、機能表示Ｄの先頭アドレスデータ及びＤＭＡ要求信号をＤＭＡ制御回路２０に送信する（ステップＳ６）。

上記ステップＳ３で、機能表示Ｃの先頭アドレスデータ及びＤＭＡ要求信号をＤＭＡ制御回路２０に送信した後は、機能表示Ｃの表示位置座標データを座標カウンタ５２に更新させる（ステップＳ７）。

同様に、上記ステップＳ６で、機能表示Ｄの先頭アドレスデータ及びＤＭＡ要求信号をＤＭＡ制御回路２０に送信した後は、機能表示Ｄの表示位置座標データを座標カウンタ５２に更新させる（ステップＳ８）。

ＤＭＡ要求信号と機能表示Ｃ（又はＤ）のバーストデータの先頭アドレスとを受信したＤＭＡ制御回路２０は、記憶部制御回路２１を介して記憶部２２にアクセスし、機能表示Ｃ（又はＤ）のバーストデータを読み込む。この後、ＤＭＡ応答信号とともに第１ＤＭＡインターフェイス制御回路５０に送信する。

第１ＤＭＡインターフェイス制御回路５０は、受信したバーストデータを適宜バッファ３０ｈ及び３０ｉに送信する。バッファ３０ｈ及び３０ｉは、第１の実施形態と同様に、表示タイミングジェネレータ４５から供給される同期信号に合わせて、コード変換回路４３へ交互にバーストデータを送信する。コード変換回路４３で信号形式を被写体画像データの形式（ＹＵＶ形式）に変換されたバーストデータは、合成回路４４で順次表示が合わせられて被写体画像データと合成され、合成画像データとして生成される。その後、表示装置１３に送信され、表示画面上に機能表示画像（Ｃ、Ｄ等）と被写体画像が重畳された画像として表示される。

以上のように、第２の実施形態におけるデジタルカメラ４９によれば、第１ＤＭＡインターフェイス制御回路５０に機能表示の表示位置座標データを更新する座標カウンタ５２を設けるため、異なる機能表示データのバーストデータの比較を行うことができる。これにより、複数の機能表示、特に、ラインが重複し処理が複雑化する虞の有る機能表示データのＤＭＡ転送において、１つのＤＭＡインターフェイス制御回路及び２つのバッファで、表示装置１３のラスタスキャンの順序に適合したバーストデータの転送を行うことができる。この結果、少ない回路規模で且つメモリの使用帯域やデータバス３３のデータ伝送量を軽減化して有効に活用できるとともに省電力化を可能とする効果がある。

なお、第２の実施形態では、第１の実施形態と同様に、第１及び第２のＤＭＡインターフェイス制御回路５０及び４１にそれぞれバッファ３０ｈ及び３０ｉと３０ｊ及び３０ｋとを備える構成としているが、２つ以上のバッファを設ける構成とすることも可能である。

〔第３の実施形態〕
第３の実施形態は、回動型表示装置を有するデジタルカメラに本発明を適用したものである。本実施の形態では、第１及び第２の実施形態に示したデジタルカメラ１及び４９と同一機能を有する部分は同一符号を付して詳細な説明を省略する。

図１１に、回動型表示装置を備えたデジタルカメラ５９を示す。
図１１（ａ）にデジタルカメラ５９の正面図を示す。デジタルカメラ５９の表示装置１３は、蝶番等を用いて筐体と回動可能に連結され、電子ファインダとして撮影者等の見易い表示位置を確保するバリアングル型である。図１１（ａ）では、回動した状態を示し、通常の設置状態に対して表示画面の上下及び左右を反対に表示する。撮影者等は、通常の設置状態と同様の画像を観察することとなる。また、図１１（ｂ）に表示装置１３を収納した背面図を示す。表示装置１３は、通常の表示状態で画像を表示する。
図１２に反転した表示装置を通常の収納状態から観察した場合の機能表示等の表示画面を示す。なお、図１２は、第２の実施形態における図６に対応しており、図中Ｆ、Ｇ及びＨは、機能表示でありそれぞれ図６の機能表示であるＣ、Ｄ及びＥに対応する。また、図１３に機能表示Ｅ及びＦを特に抽出拡大して示す。図中ｆ１、ｇ１等はバーストデータを示し、矢印は走査方向及び順序を示す。
表示制御回路から表示装置１３に送信する被写体画像データや機能表示データのバーストデータの読込み順序において、個々のバーストデータのＤＭＡ転送は、通常の表示状態と同様に順方向から行われて表示回路内でワード単位の入れ替えが行われ、バースト転送の先頭アドレス自体はバースト転送毎に逆方向からディクリメントするものとする。

図１４にデジタルカメラ５９の電子回路構成を示す。
なお、被写体画像データの取得、記憶若しくはデータ変換及び機能表示データの記憶等の構成は、第１及び第２の実施形態と同様であるため詳細な説明を省略し、表示制御回路２８、ＤＭＡ制御回路２０等を中心に説明する。

表示装置反転検出回路６３は、表示装置１３が回動により反転され表示画像の上下左右が逆となる場合に、表示装置反転信号を制御部１５のＣＰＵに送信するものである。制御部１５は、この信号を受信して表示制御回路２８にＤＭＡ転送の逆転指示信号を送信するようになっている。

表示制御回路２８において、第１ＤＭＡインターフェイス制御回路６０は、読み込むべき機能表示データのバーストデータを示すアドレスとこのデータのＤＭＡ要求信号とをＤＭＡ制御回路２０に送信し、記憶部２２に記憶された機能表示Ｆ、Ｇ及びＨの機能表示データを取得してバッファ３０ｈ及び３０ｉに送信するものである。
更に、第１及び第２の実施形態と同様に、バッファ３０ｈ及び３０ｉに交互にバーストデータを出力するものである。バッファ３０ｈ又は３０ｉのいずれかのデータ残量が０であるときに、機能表示ＦとＧとのどちらのバーストデータを出力するかを決定する。即ち、図１３に示すように、バーストリードは、表示装置１３のラスタスキャンに合わせてデータｅ６、ｅ５、ｆ６、ｆ５、ｅ４・・・の順で読み込まれるため、この順序に合わせて読み込むべきバーストデータを区別する必要があるためである。バーストデータの決定処理については後述する。

第１ＤＭＡインターフェイス制御回路６０に内蔵されるメモリ６２Ａは、機能表示Ｆ、Ｇ及びＨの各種設定値が記憶されている。具体的には、各表示領域に対して、水平方向のバースト数、垂直方向のライン数、バースト長Ｌの単位及び表示装置１３上での表示開始座標のデータを記憶する。

座標カウンタ６４は、メモリ６２Ａに記憶された機能表示Ｆ及びＧの表示位置座標データをバーストリードが行われる度にカウントし、順次更新を行うものである。第３の実施形態での座標カウンタ６４は、表示装置反転検出回路６３からの反転検出信号を受信すると、通常表示状態における機能表示Ｆ、Ｇ及びＨの各バーストデータの最終バーストデータの座標値を１つ目の表示位置座標データとしてカウントするようになっている。即ち、通常の表示状態における表示開始位置座標のデータから上下左右が逆となる表示開始位置座標のデータを生成し（つまり通常の表示状態における最終バーストデータ）、バーストリードを行う度に順次カウントして表示位置座標データを更新するようになっている。図１５に座標カウンタ６４による表示位置座標データの更新を模式的に示す。図１５中Ｆ及びＧは、機能表示Ｆ及びＧを示し、ｘ、ｙは、表示装置１３上で各バーストデータが表示される位置の座標値を示す。

バッファ３０ｈ及び３０ｉは、第１及び第２の実施形態と同様に、第１ＤＭＡインターフェイス制御回路６０から送信されるバースト単位での機能表示データを交互に受信してコード変換回路４３に出力するものである。

次に、バッファ３０ｈ及び３０ｉのいずれかのデータ残量０である場合に、第１ＤＭＡインターフェイス制御回路６０が機能表示ＦとＧのいずれのバースト転送をＤＭＡ制御回路２０に要求するかについての処理を説明する。
この処理は、第２の実施形態と同様に、メモリ６２Ａに記憶される両機能表示データの表示位置座標データに基づいて決定される。即ち、バーストリードを繰り返す毎に更新される両機能表示データの表示位置座標データを参照して、次にＤＭＡ制御回路２０を介して記憶部２２から取得するバーストデータの先頭アドレスを決定することにより行われる。
しかしながら、第３の実施形態では、表示装置１３の走査方向が逆であることから、第１ＤＭＡインターフェイス制御回路６０からＤＭＡ制御回路２０に送信する先頭アドレスは通常の状態における最終バーストデータのアドレスである点、表示位置座標データのスタート座標が異なる点及び表示位置座標データの更新が通常の状態と逆に更新される点で異なる。

図１６は、バッファ３０ｈ及び３０ｉのいずれかのデータ残量が０となった際に、バーストリード毎に更新される表示位置座標データに基づいて、第１ＤＭＡインターフェイス制御回路６０がＤＭＡ制御回路２０に送信するＤＭＡ要求信号の先頭アドレスを機能表示Ｆ又はＧのいずれとするかを決定する処理手順を示したフロー図である。

先ず、バッファ３０ｈあるいは３０ｉのデータ残量が０であるときに（ステップＳ１１：ＹＥＳ）、第１ＤＭＡインターフェイス制御回路６０は、メモリ６２Ａに格納される機能表示Ｆ及びＧの表示位置座標データのうち、ｙ座標の値を比較する（ステップＳ１２）。

機能表示Ｆのｙ座標の値が機能表示Ｄのｙ座標の値より低い（小さい）場合は（ステップＳ１２：ＹＥＳ）、機能表示Ｆの通常の状態における最終バーストデータを先頭アドレスデータとしてＤＭＡ要求信号とともにＤＭＡ制御回路２０に送信する（ステップＳ１３）。

また、上記ステップＳ１２で、機能表示Ｆのｙ座標の値が機能表示Ｇのｙ座標の値より低くない（小さくない）場合は（ステップＳ１２：ＮＯ）、両ｙ座標の値が等しいかが判断される（ステップＳ１４）。

ステップＳ１４で、機能表示ＦとＧのｙ座標の値が等しい場合は（ステップＳ１４：ＹＥＳ）、次に、機能表示Ｆのｘ座標の値が機能表示Ｇの座標の値より低いかが判断される（ステップＳ１５）。

ステップＳ１５で、機能表示Ｆのｘ座標の値が低い（小さい）場合は（ステップＳ１５：ＹＥＳ）、機能表示Ｇの通常の状態における最終バーストデータを先頭アドレスデータとしてＤＭＡ要求信号とともにＤＭＡ制御回路２０に送信する。

ステップＳ１５で、機能表示Ｆのｘ座標の値が低くない（小さくない）場合は（ステップＳ１５：ＮＯ）、機能表示Ｄの通常の状態における最終バーストデータを先頭アドレスデータとしてＤＭＡ要求信号とともにＤＭＡ制御回路２０に送信する（ステップＳ１６）。

また、上記ステップ１４で、機能表示ＦとＧのｙ座標の値が等しくない場合（ステップＳ１４：ＮＯ）も同様に、機能表示Ｇの通常の状態における最終バーストデータを先頭アドレスデータとしてＤＭＡ要求信号とともにＤＭＡ制御回路２０に送信する（ステップＳ１６）。

上記ステップＳ１３で、機能表示Ｆの先頭アドレスデータ及びＤＭＡ要求信号をＤＭＡ制御回路２０に出力した後は、機能表示Ｆの表示位置座標データを座標カウンタ６４に更新させる（ステップＳ１７）。

同様に、上記ステップＳ１６で、機能表示Ｇの先頭アドレスデータ及びＤＭＡ要求信号をＤＭＡ制御回路２０に送信した後は、機能表示Ｇの表示位置座標データを座標カウンタ６４に更新させる（ステップＳ１８）。

このようにしてバッファ３０ｈ及び３０ｉからコード変換回路４３に送信された機能表示データと第２ＤＭＡインターフェイス制御回路６１から出力された被写体データとが、合成回路４４で合成画像データとして生成され、回動により上下左右が逆転した表示装置１３に、通常の状態と同様の合成画像を表示することとなる。

以上のように、第３の実施形態におけるデジタルカメラ５９によれば、表示装置反転検出回路６３からの反転検出信号に基づいて、第１ＤＭＡインターフェイス制御回路６０からＤＭＡ制御回路２０に送信される先頭アドレスを通常の状態における最終バーストデータのものとするため、走査方向が逆になるのにともなってデータの転送順序を逆にすることができる。このため、表示装置１３を回動しても通常の状態で表示されるのと同様の画像を表示することができ。
この結果、表示装置１３がバリアングル型であっても、少ない回路規模で且つメモリの使用帯域やデータバスのデータ伝送量を軽減して有効に活用できるとともに省電力を可能とする効果がある。

以上、本発明を適用した第１、第２及び第３の実施形態について説明したが、本発明はこれら種々の例に限定されるものではない。

（ａ）は、第１の実施形態におけるデジタルカメラの正面部の外観を示した概要図である。（ｂ）は、第１の実施形態におけるデジタルカメラの背面部の外観を示した概要図である。 第１の実施形態におけるデジタルカメラの電子回路構成を示したブロック図である。 （ａ）は、第１の実施形態におけるデジタルカメラの表示装置の表示画面を示した模式図である。（ｂ）は、取得した被写体データを展開したもの及び表示開始位置を示した模式図である。（ｃ）は、機能表示データの表示開始位置を示した模式図である。 （ａ）は、第１の実施形態における機能表示をバースト長Ｌに分割して示した模式図である。（ｂ）は、１つのバーストデータを更にワード単位で分割して示した模式図である。（ｃ）は、機能表示データの各種設定値の記憶状態を示した模式図である。 （ａ）は、装置表示の同期信号及び機能表示データの表示タイミングを示したタミングチャートである。（ｂ）は、第１ＤＭＡインターフェイス制御回路での機能表示データの転送及び流れのタイミングを示したタイミングチャートである。 第２の実施形態における表示装置の表示画面をバースト長Ｌ単位で分割し、被写体画像データと機能表示データの表示領域を示した模式図である。 第２の実施形態における機能表示データのデータ転送方向を示した模式図である。 第２の実施形態におけるデジタルカメラの電子回路構成を示したブロック図である。 第２の実施形態における第１ＤＭＡインターフェイス制御回路に記憶された表示位置座標データ及びその更新データを示した模式図である。 第２の実施形態における第１ＤＭＡインターフェイス制御回路でのＤＭＡ要求をおこなうバーストデータの先頭アドレスの選択処理を示したフロー図である。 （ａ）は、第３の実施形態におけるデジタルカメラが表示装置を回動させた状態の正面部の外観を示した概要図である。（ｂ）は、第の実施形態におけるデジタルカメラが表示装置を収納した状態の背面部の外観を示した概要図である。 第３の実施形態におけるデジタルカメラの表示装置を回動状態としたときに表示される画面を通常の収納状態時に観察できる方向から示した模式図である。 第３の実施形態におけるデジタルカメラの表示装置を回動状態としたときに表示される機能表示データのデータ転送方向を、通常の収納状態時に観察できる方向から示した模式図である。 第３の実施形態におけるデジタルカメラの電子回路構成を示したブロック図である。 第３の実施形態における第１ＤＭＡインターフェイス制御回路に記憶された表示位置座標データ及びその更新データを示した模式図である。 第３の実施形態における第１ＤＭＡインターフェイス制御回路でのＤＭＡ要求をおこなうバーストデータの先頭アドレスの選択処理を示したフロー図である。

符号の説明

１、４９、５９ デジタルカメラ
２ 撮影レンズ
３ セルフタイマランプ
４ 光学ファインダ窓
５ ストロボ発光部
６ 電源キー
７ シャッタ
８ モード切換えスイッチ
９ メニューキー
１０ 十字キー
１１ 光学ファインダ
１２ ストロボチャージランプ
１３ 表示装置
１５ 制御部
１６ ＣＣＤ
１７ ＣＣＤ駆動回路
１８ ＣＤＳ回路
１９ Ａ／Ｄ変換回路
２０ ＤＭＡ制御回路
２１ 記憶部制御回路
２２ 記憶部
２３ ＹＵＶ変換回路
２４ 解像度変換回路
２５ 圧縮伸張回路
２６ 記録媒体制御回路
２７ 記録媒体
２８ 表示制御回路
３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅ、３０f、３０g、３０ｈ、３０ｉ バッファ
３１ 時計回路
３２ 入力部
３３ データバス
４０、５０、６０ 第１ＤＭＡインターフェイス制御回路
４１、６１ 第２ＤＭＡインターフェイス制御回路
４２Ａ、５１Ａ、６２Ａ メモリ
４２Ｂ、６２Ｂ メモリ
４３ コード変換回路
４４ 合成回路
４５ 表示タイミングジェネレータ
４６ 水平カウンタ
４７ 垂直カウンタ
４８ デコーダ回路
５２、６４ 座標カウンタ
６３、表示装置反転検出回路

Claims (7)

1. 第１の画像情報を記憶する第１の記憶手段と、第２の画像情報を記憶する第２の記憶手段と、前記第１及び第２の記憶手段に記憶された前記第１及び第２の画像情報がＤＭＡ転送されて前記第１及び第２の画像情報から合成画像情報を得る合成手段と、該合成手段で得られた前記合成画像情報を表示する表示手段とを備えた表示装置であって、
   前記第１の画像情報の表示位置情報を記憶する位置情報記憶手段と、
   前記第２の記憶手段に記憶された第２の画像情報を所定量の画像情報ずつ前記合成手段にＤＭＡ転送して前記表示手段による表示を行わせる第１のＤＭＡ転送手段と、
   前記第１のＤＭＡ転送手段による前記表示手段の表示位置が前記位置情報記憶手段に記憶された表示位置になった際に、前記第１の記憶手段に記憶された前記第１の画像情報を所定量の画像情報ずつ前記合成手段にＤＭＡ転送して前記表示手段による表示を行わせる第２のＤＭＡ転送手段と、
   を備えたことを特徴とする表示装置。
2. 前記表示位置情報は、前記表示手段に表示される前記第１の画像情報の先頭表示位置情報を少なくとも含むことを特徴とする請求項１に記載の表示装置。
3. 前記第１及び第２のＤＭＡ転送手段は、それぞれ少なくとも２つのバッファメモリを備え、前記少なくとも２つのバッファメモリは、前記所定量の画像情報を交互に記憶し且つ交互に出力することを特徴とする請求項１又は２に記載の表示装置。
4. 被写体像を撮影して被写体画像情報を得る撮像手段と、該撮像手段によって得られる被写体画像情報とは異なる画像情報を記憶する画像情報記憶手段と、前記被写体画像情報と前記画像情報記憶手段に記憶された前記異なる画像情報とがＤＭＡ転送され前記被写体画像情報と前記異なる画像情報とから合成画像情報を得る合成手段と、該合成手段によって得られた前記合成画像情報を表示する表示手段とを備えた撮像装置であって、
   前記異なる画像情報の表示位置情報を記憶する位置情報記憶手段と、
   前記被写体画像情報を所定量の画像情報ずつ前記合成手段にＤＭＡ転送して前記表示手段による表示を行わせる第１のＤＭＡ転送手段と、
   前記第１のＤＭＡ転送手段によって前記表示手段の表示位置が前記位置情報記憶手段に記憶された表示位置になった際に前記画像情報記憶手段に記憶された前記異なる画像情報を所定量の画像情報ずつ前記合成手段にＤＭＡ転送して前記表示手段による表示を行わせる第２のＤＭＡ転送手段と、
   を備えたことを特徴とする撮像装置。
5. 前記画像情報記憶手段に記憶された前記異なる画像情報は、前記撮像装置の機能を表す文字、記号、アイコン又はこれらの組合せからなる画像情報であることを特徴とする請求項４に記載の撮像装置。
6. 前記表示位置情報は、前記表示手段に表示される前記異なる画像情報の先頭表示位置情報を少なくとも含むことを特徴とする請求項４又は５に記載の撮像装置。
7. 前記第１及び第２のＤＭＡ転送手段は、それぞれ少なくとも２つのバッファメモリを備え、該２つのバッファメモリは前記所定量の画像情報を交互に記憶し且つ交互に出力することを特徴とする請求項４〜６のいずれか一項に記載の撮像装置。

Images